CN110164860A - 一种低表面电流强鲁棒性的双向esd防护结构 - Google Patents

一种低表面电流强鲁棒性的双向esd防护结构 Download PDF

Info

Publication number
CN110164860A
CN110164860A CN201810268325.6A CN201810268325A CN110164860A CN 110164860 A CN110164860 A CN 110164860A CN 201810268325 A CN201810268325 A CN 201810268325A CN 110164860 A CN110164860 A CN 110164860A
Authority
CN
China
Prior art keywords
area
injection region
trap
metal
epi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810268325.6A
Other languages
English (en)
Other versions
CN110164860B (zh
Inventor
任舰
苏丽娜
李文佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaiyin Normal University
Original Assignee
Huaiyin Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaiyin Normal University filed Critical Huaiyin Normal University
Priority to CN201810268325.6A priority Critical patent/CN110164860B/zh
Publication of CN110164860A publication Critical patent/CN110164860A/zh
Application granted granted Critical
Publication of CN110164860B publication Critical patent/CN110164860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种低表面电流强鲁棒性的双向ESD防护结构,包括具有提高维持电压作用的PNP结构和具有大电流泄放能力的寄生SCR结构;PNP结构由P型衬底(101)、第一N‑epi区(102)、第一N‑epi区(102)、第二N‑epi区(104)、第一N阱(105)、第二N阱(106)、第一P+注入区(108)及第三P+注入区(110)构成,SCR结构由第一N‑epi区(102)、P‑body区(103)、第一N阱(105)、第一P+注入区(108)及第二P+注入区(109)构成,防护结构还包括第一N+注入区(107)、第二N+注入区(111)、第一场氧隔离区(112)、第二场氧隔离区(113)。本发明可快速的泄放ESD电流,同时极大的增强的器件的抗ESD鲁棒性,此外该结构的阱间间距可调,还实现了可调节的触发电压,满足不同集成电路的静电防护要求。

Description

一种低表面电流强鲁棒性的双向ESD防护结构
技术领域
本发明涉及一种低表面电流强鲁棒性的双向ESD防护结构,属于集成电路的静电放电保护领域。
背景技术
集成电路产业的发展日新月异,产品的集成度不断提高,在功能性不断提升的同时,小尺寸的集成电路产品对ESD现象也更加敏感。据统计,在半导体行业,每年因ESD所造成的损失高达数十亿美元,如何降低集成电路的静电损失已经收到了业界的高度关注。目前最有效的提高集成电路产品抗ESD能力的方法时在集成电路的I/O端口设计相应的ESD保护器件,以保护内部电路不被静电脉冲所破坏。
目前,针对低压工艺的ESD防护器件设计方案较为成熟,通常使用二极管,双极型晶体管以及SCR等,但低压ESD静电防护器件往往具有维持电压较低,鲁棒性不强等缺陷,很难抑制到高压集成电路中进行使用,容易造成高压集成电路产生闩锁效应。
发明内容
本发明的目的是针对现有技术中的不足,提供一种低表面电流强鲁棒性的双向ESD防护结构,它一方面具有寄生的SCR结构,可以在ESD脉冲作用时,快速的泄放ESD电流,同时加入阱间间距的设计,可以有效的降低寄生三极管的电流放大增益,减小器件在导通时的表面电流,将电流导向器件内部,从而避免了器件表面局部温度过高而发生热失效,极大的增强的器件的抗ESD鲁棒性,此外该结构的阱间间距可调,因此实现了可调节的触发电压,满足不同集成电路的静电防护要求。
为实现上述目的,本发明公开了如下技术方案:
一种低表面电流强鲁棒性的双向ESD防护结构,包括具有提高维持电压作用的PNP结构和具有大电流泄放能力的寄生SCR结构;PNP结构由P型衬底(101)、第一N-epi区(102)、第一N-epi区(102)、第二N-epi区(104)、第一N阱(105)、第二N阱(106)、第一P+注入区(108)及第三P+注入区(110)构成,SCR结构由第一N-epi区(102)、P-body区(103)、第一N阱(105)、第一P+注入区(108)及第二P+注入区(109)构成,防护结构还包括第一N+注入区(107)、第二N+注入区(111)、第一场氧隔离区(112)、第二场氧隔离区(113)、第三场氧隔离区(114)及第四场氧隔离区(115),所述P型衬底(101)的表面区域从左到右依次设有第一N-epi区(102)、P-body区(103)、第二N-epi区(104);
所述第一N-epi的右侧与P-body区(103)的左侧相连,所述P-body区(103)的右侧与第二N-epi(104)的左侧相连;在所述第一N-epi区(102)的表面区域从左到右依次设有第一N阱(105)和第二场氧隔离区(113),第一N阱(105)的表面从左到右依次设有第一场氧隔离区(112)、第一N+注入区(107)及第一P+注入区(108),第一场氧隔离区(112)的左侧与第一N(105)阱的左侧相连,第一场氧隔离区(112)的右侧与第一N+注入区的左侧相连,第一N阱(105)的右侧与第二场氧隔离区(113)的左侧相连,所述第二场氧隔离区(113)的右侧与P-body区(103)的左侧相连;所述P -body区(109)的表面区域设有第二P+注入区(109);
所述第二N-epi区(104)的表面区域从左到右依次设有第三场氧隔离区(114)和第二N阱(106),所述第二N阱(106)的表面从左到右依次设有第三P+注入区(110)、所述第二N+注入区(111)及第四场氧隔离(115),所述第三场氧隔离区(114)的左侧与P-body区的右侧相连,所述第三场氧隔离区(114)的右侧与第二N阱(106)的左侧相连,所述第二N+注入区(111)的右侧与第四场氧隔离区(115)的左侧相连,所述第四场氧隔离区115的右侧与第二N阱(106)的右侧相连;
所述第一N+注入区(105)与第一金属1(120)相连接,所述第一P+注入区(108)与第二金属1(121)相连接,所述第二P+注入区(109)与第三金属1(122)相连接,所述第三P+注入区(110)与第四金属1(123)相连接,所述第二N+注入区(111)与第五金属1(124)相连接,所述第一金属1(120)与第二金属1(121)均与第一金属2(125)相连接,并从所述第一金属2(125)引出一电极(128)作为器件的第一金属电极;所述第三金属1(122)与第二金属2(126)相连接,并从第二金属2(126)引出一电极(129)作为器件的接地电极;
所述第四金属1(123)及第五金属1(124)均与第三金属2(127)相连接,并从第三金属2(127)引出一电极(130)作为器件的第二金属电极。
作为本发明的一种优选技术方案,所述第一N阱(105)与所述P-body区(103)之间有一段可调节的距离D1,所述第二N阱(106)与所述P-body区(103)之间有一段可调节的距离D2。
作为本发明的一种优选技术方案,所述的双向ESD防护器件为左右对称结构。
本发明公开的一种低表面电流强鲁棒性的双向ESD防护结构,具有以下有益效果:
①.本发明实例器件利用第一P+注入区、第一N阱、第一P+跨桥、P阱、第二P+注入区构成的内嵌PNP结构,第二P+注入区始终与电极GND相连,以有效的抑制SCR器件发生回滞,提高器件的维持电压。
②.本发明实例器件利用一种低表面电流强鲁棒性的双向ESD防护结构,第一N阱与P-body区之间有一段可调节的距离D1,第二N阱与P-body区之间有一段可调节的距离D2,通过改变D1和D2 的大小,可以实现调节器件在ESD脉冲下的触发电压,减小器件的表面电流,以实现更强的器件鲁棒性。
③.本发明实例器件为左右对称结构,可以实现双向ESD防护功能。
附图说明
图1是本发明的内部结构剖面示意图;
图2是本发明用于ESD保护的电路连接图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。
如图1-图2所示,一种低表面电流强鲁棒性的双向ESD防护结构,包括具有提高维持电压作用的PNP结构和具有大电流泄放能力的寄生SCR结构;PNP结构由P型衬底(101)、第一N-epi区(102)、第一N-epi区(102)、第二N-epi区(104)、第一N阱(105)、第二N阱(106)、第一P+注入区(108)及第三P+注入区(110)构成,SCR结构由第一N-epi区(102)、P-body区(103)、第一N阱(105)、第一P+注入区(108)及第二P+注入区(109)构成,防护结构还包括第一N+注入区(107)、第二N+注入区(111)、第一场氧隔离区(112)、第二场氧隔离区(113)、第三场氧隔离区(114)及第四场氧隔离区(115),所述P型衬底(101)的表面区域从左到右依次设有第一N-epi区(102)、P-body区(103)、第二N-epi区(104);
所述第一N-epi的右侧与P-body区(103)的左侧相连,所述P-body区(103)的右侧与第二N-epi(104)的左侧相连;在所述第一N-epi区(102)的表面区域从左到右依次设有第一N阱(105)和第二场氧隔离区(113),第一N阱(105)的表面从左到右依次设有第一场氧隔离区(112)、第一N+注入区(107)及第一P+注入区(108),第一场氧隔离区(112)的左侧与第一N(105)阱的左侧相连,第一场氧隔离区(112)的右侧与第一N+注入区的左侧相连,第一N阱(105)的右侧与第二场氧隔离区(113)的左侧相连,所述第二场氧隔离区(113)的右侧与P-body区(103)的左侧相连;所述P -body区(109)的表面区域设有第二P+注入区(109);
所述第二N-epi区(104)的表面区域从左到右依次设有第三场氧隔离区(114)和第二N阱(106),所述第二N阱(106)的表面从左到右依次设有第三P+注入区(110)、所述第二N+注入区(111)及第四场氧隔离(115),所述第三场氧隔离区(114)的左侧与P-body区的右侧相连,所述第三场氧隔离区(114)的右侧与第二N阱(106)的左侧相连,所述第二N+注入区(111)的右侧与第四场氧隔离区(115)的左侧相连,所述第四场氧隔离区115的右侧与第二N阱(106)的右侧相连;
所述第一N+注入区(105)与第一金属1(120)相连接,所述第一P+注入区(108)与第二金属1(121)相连接,所述第二P+注入区(109)与第三金属1(122)相连接,所述第三P+注入区(110)与第四金属1(123)相连接,所述第二N+注入区(111)与第五金属1(124)相连接,所述第一金属1(120)与第二金属1(121)均与第一金属2(125)相连接,并从所述第一金属2(125)引出一电极(128)作为器件的第一金属电极;所述第三金属1(122)与第二金属2(126)相连接,并从第二金属2(126)引出一电极(129)作为器件的接地电极;
所述第四金属1(123)及第五金属1(124)均与第三金属2(127)相连接,并从第三金属2(127)引出一电极(130)作为器件的第二金属电极。
其中,所述第一N阱(105)与所述P-body区(103)之间有一段可调节的距离D1,所述第二N阱(106)与所述P-body区(103)之间有一段可调节的距离D2。
其中,所述的双向ESD防护器件为左右对称结构。
本发明一方面具有寄生的SCR结构,可以在ESD脉冲作用时,快速的泄放ESD电流,同时加入阱间间距的设计,可以有效的降低寄生三极管的电流放大增益,减小器件在导通时的表面电流,将电流导向器件内部,从而避免了器件表面局部温度过高而发生热失效,极大的增强的器件的抗ESD鲁棒性,此外该结构的阱间间距可调,因此实现了可调节的触发电压,满足不同集成电路的静电防护要求。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。

Claims (3)

1.一种低表面电流强鲁棒性的双向ESD防护结构,包括具有提高维持电压作用的PNP结构和具有大电流泄放能力的寄生SCR结构;其特征在于:PNP结构由P型衬底(101)、第一N-epi区(102)、第一N-epi区(102)、第二N-epi区(104)、第一N阱(105)、第二N阱(106)、第一P+注入区(108)及第三P+注入区(110)构成,SCR结构由第一N-epi区(102)、P-body区(103)、第一N阱(105)、第一P+注入区(108)及第二P+注入区(109)构成,防护结构还包括第一N+注入区(107)、第二N+注入区(111)、第一场氧隔离区(112)、第二场氧隔离区(113)、第三场氧隔离区(114)及第四场氧隔离区(115),所述P型衬底(101)的表面区域从左到右依次设有第一N-epi区(102)、P-body区(103)、第二N-epi区(104);
所述第一N-epi的右侧与P-body区(103)的左侧相连,所述P-body区(103)的右侧与第二N-epi(104)的左侧相连;在所述第一N-epi区(102)的表面区域从左到右依次设有第一N阱(105)和第二场氧隔离区(113),第一N阱(105)的表面从左到右依次设有第一场氧隔离区(112)、第一N+注入区(107)及第一P+注入区(108),第一场氧隔离区(112)的左侧与第一N(105)阱的左侧相连,第一场氧隔离区(112)的右侧与第一N+注入区的左侧相连,第一N阱(105)的右侧与第二场氧隔离区(113)的左侧相连,所述第二场氧隔离区(113)的右侧与P-body区(103)的左侧相连;所述P -body区(109)的表面区域设有第二P+注入区(109);
所述第二N-epi区(104)的表面区域从左到右依次设有第三场氧隔离区(114)和第二N阱(106),所述第二N阱(106)的表面从左到右依次设有第三P+注入区(110)、所述第二N+注入区(111)及第四场氧隔离(115),所述第三场氧隔离区(114)的左侧与P-body区的右侧相连,所述第三场氧隔离区(114)的右侧与第二N阱(106)的左侧相连,所述第二N+注入区(111)的右侧与第四场氧隔离区(115)的左侧相连,所述第四场氧隔离区115的右侧与第二N阱(106)的右侧相连;
所述第一N+注入区(105)与第一金属1(120)相连接,所述第一P+注入区(108)与第二金属1(121)相连接,所述第二P+注入区(109)与第三金属1(122)相连接,所述第三P+注入区(110)与第四金属1(123)相连接,所述第二N+注入区(111)与第五金属1(124)相连接,所述第一金属1(120)与第二金属1(121)均与第一金属2(125)相连接,并从所述第一金属2(125)引出一电极(128)作为器件的第一金属电极;所述第三金属1(122)与第二金属2(126)相连接,并从第二金属2(126)引出一电极(129)作为器件的接地电极;
所述第四金属1(123)及第五金属1(124)均与第三金属2(127)相连接,并从第三金属2(127)引出一电极(130)作为器件的第二金属电极。
2.根据权利要求1所述的一种低表面电流强鲁棒性的双向ESD防护结构,其特征在于:所述第一N阱(105)与所述P-body区(103)之间有一段可调节的距离D1,所述第二N阱(106)与所述P-body区(103)之间有一段可调节的距离D2。
3.根据权利要求1所述的一种低表面电流强鲁棒性的双向ESD防护结构,其特征在于:所述的双向ESD防护器件为左右对称结构。
CN201810268325.6A 2018-03-29 2018-03-29 一种低表面电流强鲁棒性的双向esd防护结构 Active CN110164860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810268325.6A CN110164860B (zh) 2018-03-29 2018-03-29 一种低表面电流强鲁棒性的双向esd防护结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810268325.6A CN110164860B (zh) 2018-03-29 2018-03-29 一种低表面电流强鲁棒性的双向esd防护结构

Publications (2)

Publication Number Publication Date
CN110164860A true CN110164860A (zh) 2019-08-23
CN110164860B CN110164860B (zh) 2024-08-20

Family

ID=67636707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810268325.6A Active CN110164860B (zh) 2018-03-29 2018-03-29 一种低表面电流强鲁棒性的双向esd防护结构

Country Status (1)

Country Link
CN (1) CN110164860B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171149A1 (en) * 2009-01-06 2010-07-08 Texas Instruments Incorporated Symmetrical bi-directional semiconductor esd protection device
US20140225156A1 (en) * 2013-02-11 2014-08-14 Freescale Semiconductor, Inc. Esd protection with integrated ldmos triggering junction
CN205081096U (zh) * 2013-02-28 2016-03-09 株式会社村田制作所 Esd保护器件
CN105957833A (zh) * 2016-05-16 2016-09-21 深圳市国微电子有限公司 低触发耐正负压的scr esd防护器件及其工艺方法
CN107658295A (zh) * 2017-11-10 2018-02-02 江南大学 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件
CN107731814A (zh) * 2017-11-15 2018-02-23 淮阴师范学院 一种内嵌低触发电压pnp结构的双向esd防护结构
CN209880616U (zh) * 2018-03-29 2019-12-31 淮阴师范学院 一种低表面电流强鲁棒性的双向esd防护结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171149A1 (en) * 2009-01-06 2010-07-08 Texas Instruments Incorporated Symmetrical bi-directional semiconductor esd protection device
US20140225156A1 (en) * 2013-02-11 2014-08-14 Freescale Semiconductor, Inc. Esd protection with integrated ldmos triggering junction
CN205081096U (zh) * 2013-02-28 2016-03-09 株式会社村田制作所 Esd保护器件
CN105957833A (zh) * 2016-05-16 2016-09-21 深圳市国微电子有限公司 低触发耐正负压的scr esd防护器件及其工艺方法
CN107658295A (zh) * 2017-11-10 2018-02-02 江南大学 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件
CN107731814A (zh) * 2017-11-15 2018-02-23 淮阴师范学院 一种内嵌低触发电压pnp结构的双向esd防护结构
CN209880616U (zh) * 2018-03-29 2019-12-31 淮阴师范学院 一种低表面电流强鲁棒性的双向esd防护结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DA-WEI LAI;ET., AL.: "Bidirectional ESD Protection Device Using PNP With pMOS-Controlled Nwell Bias", IEEE ELECTRON DEVICE LETTERS, 18 January 2018 (2018-01-18) *
王威: "高压功率集成电路防静电保护芯片的研究", 中国优秀硕士论文电子期刊网, 15 February 2017 (2017-02-15) *

Also Published As

Publication number Publication date
CN110164860B (zh) 2024-08-20

Similar Documents

Publication Publication Date Title
CN105428354B (zh) 一种具有内嵌叉指nmos双向scr结构的esd保护器件
TWI343119B (zh)
WO2011056335A3 (en) Electrostatic protection device and method of manufacturing the same
CN100583429C (zh) Pmos管嵌入式双向可控硅静电防护器件
CN105489603B (zh) 一种pmos触发ldmos-scr结构的高维持电压esd保护器件
CN108695316A (zh) 一种双向二极管串触发scr结构的esd保护器件
CN104241274B (zh) 一种基于横向pnp结构的双向esd保护器件
CN104600068B (zh) 一种基于纵向npn结构的高压双向esd保护器件
CN102142440A (zh) 一种可控硅器件
CN107301994B (zh) 瞬态电压抑制器及其制作方法
CN101789428B (zh) 一种内嵌pmos辅助触发可控硅结构
CN103413807B (zh) 低电容单向瞬态电压抑制器
CN104269401A (zh) 一种基于scr结构的新型esd保护器件
CN103390618A (zh) 内嵌栅接地nmos触发的可控硅瞬态电压抑制器
CN110164860A (zh) 一种低表面电流强鲁棒性的双向esd防护结构
CN205177841U (zh) 一种具有内嵌叉指nmos双向scr结构的esd保护器件
CN105428353B (zh) 一种具有类鳍式ldmos结构的高压esd保护器件
CN103730461A (zh) 一种具有高维持电压的scr结构及其制作方法
CN104282665B (zh) 高压静电保护结构
CN103545310B (zh) 一种pnpn型esd保护器件及esd保护电路
CN103545365A (zh) 用于静电保护的高压nldmos结构
TW201334183A (zh) 半導體元件
CN107579065A (zh) 一种高维持电压可控硅静电防护器件
CN209880616U (zh) 一种低表面电流强鲁棒性的双向esd防护结构
CN103811483B (zh) 静电保护结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant