CN110162484B - 存储器控制器及具有该存储器控制器的存储器系统 - Google Patents

存储器控制器及具有该存储器控制器的存储器系统 Download PDF

Info

Publication number
CN110162484B
CN110162484B CN201811131710.2A CN201811131710A CN110162484B CN 110162484 B CN110162484 B CN 110162484B CN 201811131710 A CN201811131710 A CN 201811131710A CN 110162484 B CN110162484 B CN 110162484B
Authority
CN
China
Prior art keywords
memory
firmware
controller
blocks
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811131710.2A
Other languages
English (en)
Other versions
CN110162484A (zh
Inventor
崔炯弼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110162484A publication Critical patent/CN110162484A/zh
Application granted granted Critical
Publication of CN110162484B publication Critical patent/CN110162484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2094—Redundant storage or storage space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1433—Saving, restoring, recovering or retrying at system level during software upgrading
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/82—Solving problems relating to consistency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器控制器和具有该存储器控制器的存储器系统。存储器控制器包括：控制处理器，基于参考值将存储器装置中的存储块中的存储块组设置为各个超级块，并且存储和执行分别分配至超级块的固件块；以及缓冲存储器，存储关于由控制处理器设置的超级块的信息。

Description

存储器控制器及具有该存储器控制器的存储器系统
相关申请的交叉引用
本申请要求于2018年2月14日提交的申请号为10-2018-0018290的韩国专利申请的优先权，其全部公开内容通过引用整体并入本文。
技术领域
本公开总体涉及一种存储器控制器以及具有该存储器控制器的存储器系统，并且更特别地，涉及一种用于控制存储装置的存储器控制器，以及具有该存储器控制器的存储器系统。
背景技术
通常，存储器系统可以包括一个或多个存储器或存储装置和存储器控制器。
存储器装置可以存储数据或输出存储的数据。例如，存储器装置可以被配置成当电源被中断时存储的数据丢失的易失性存储器装置或者被配置成即使在电源被中断时也保留存储的数据的非易失性存储器装置。
存储器控制器可以控制主机和存储器装置之间的数据通信。
主机可以通过使用诸如以下的接口协议通过存储器控制器与存储器装置通信：高速外围组件互连(PCI-e或PCIe)、高级技术附件(SATA)、串联ATA(SATA)、并联ATA(PATA)或串列SCSI(SAS)。可以用于主机和存储器系统之间通信的其它接口可以包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)的各种接口。
发明内容
实施例提供一种存储器控制器以及包括该存储器控制器的存储器系统，该存储器控制器用于将具有相似特性的存储块划分为超级块并通过使用固件来管理超级块。
根据本公开的方面，提供一种存储器控制器，其包括：控制处理器，其被配置成基于参考值将存储器装置的存储块中的存储块组设置为各个超级块，并且存储和执行分别分配至超级块的固件块；以及缓冲存储器，其被配置成存储关于由控制处理器设置的超级块的信息。
根据本公开的方面，提供一种存储器控制器，其包括：存储器装置，其包括具有多个平面的存储块；以及存储器控制器，其被配置成基于参考值将存储器装置的存储块中的存储块组设置为各个超级块，存储分别分配至超级块的固件块，并且管理存储的固件块中的每一个。
根据本公开的方面，提供一种存储器控制器，其包括：存储器装置，其包括平面，平面中的每一个包括存储块；以及存储器控制器，其被配置成基于存储器装置的输入/输出速度、页面大小和平面数量中的至少一个将至少两个平面中的存储块中的一些分组为至少一个超级块，并且执行为至少一个超级块分配的固件。
附图说明
现在将参照附图更全面地描述各个实施例；然而，本公开的元件和特征可以与本文所示或所述不同地配置或布置。因此，本发明不限于本文阐述的实施例。相反，提供这些实施例使得本公开是彻底且完全的，并且向本领域技术人员完全传达实施例的范围。在整个说明书中，对“实施例”等的参考不一定意味着仅仅一个实施例，并且对“实施例”等的不同参考不一定针对相同的实施例。
在附图中，为了清楚起见，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件，或也可存在一个或多个中间元件。相同的附图标记始终表示相同的元件。
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出根据本公开的实施例的存储器装置的示图。
图3是示出根据本公开的实施例的存储器单元阵列的示图。
图4是示出根据本公开的实施例的平面的示图。
图5是示出图4的示例性存储块的电路图。
图6是示出图4的示例性三维配置的存储块的示图。
图7是示出图4的示例性三维配置的存储块的示图。
图8是示出根据本公开的实施例的超级块的示图。
图9是示出根据本公开的实施例的超级块的示图。
图10是示出根据本公开的实施例的控制处理器的示图。
图11是示出根据本公开的实施例的超级块表的示图。
图12是示出根据本公开的实施例的基于存储块的初始不良情况的超级块设置方法的示图。
图13是示出根据本公开的实施例的基于存储块的渐进不良情况的超级块设置方法的示图。
图14是示出根据本公开的实施例的当固件发生错误时恢复固件的方法的示图。
图15是示出根据本公开的实施例的固件更新方法的示图。
图16是示出根据本公开的另一实施例的包括存储器控制器的存储器系统的示图。
图17是示出根据本公开的另一实施例的包括存储器控制器的存储器系统的示图。
图18是示出根据本公开的另一实施例的包括存储器控制器的存储器系统的示图。
图19是示出根据本公开的另一实施例的包括存储器控制器的存储器系统的示图。
具体实施方式
在以下详细描述中，仅通过示例的方式示出并描述本公开的各个实施例。如本领域技术人员将认识到的，在所有均不脱离本公开的技术方案的前提下，描述的实施例可以各种不同的方式修改。因此，附图和描述在本质上被认为是说明性的而不是限制性的。
在整个说明书中，当元件被称为“连接”或“联接”到另一元件时，该元件可以直接地连接或联接到另一元件，或者可以利用插入的一个或多个中间元件间接地连接或联接到另一元件。另外，当元件被称为“包括”部件时，这指示元件可以进一步包括一个或多个其它部件，而不是排除这样的其它部件，除非上下文另有指示。
图1是示出根据本公开的实施例的存储器系统1000的示图。
参照图1，存储器系统1000可以包括用于存储数据的存储装置1100以及用于在存储装置1100和主机2000之间通信的存储器控制器1200。
存储装置1100可以包括多个存储器装置100。例如，存储器装置100可以利用当电源被关闭或中断时存储的数据丢失的易失性存储器装置来实施。可选地，存储器装置100可以利用当电源被关闭或中断时存储的数据保留的非易失性存储器装置来实施。在图1中，示出利用非易失性存储器装置实施的存储器装置100作为示例。例如，非易失性存储器装置可以是闪速存储器装置。
存储器装置100可以连接到多个通道CH1到CHk。例如，k组存储器装置100可以分别连接到第一至第k通道CH1至CHk。
存储器控制器1200可以包括控制处理器200、只读存储器(ROM)210、内部存储器220、存储器接口230、缓冲存储器240以及主机接口250。
控制处理器200可以执行用于控制存储装置1100的各种操作或者生成命令和地址。控制处理器200可以根据固件代码运行固件。为此，控制处理器200可以包括用于运行固件的固件控制器。此外，控制处理器200可以包括超级块控制器，该超级块控制器用于以超级块为单位管理存储器装置100中的存储块。超级块是逻辑单元，并且可以是用于将多个物理存储块作为一个逻辑块来管理的单元。
ROM 210是只读存储器，并且可以包括即使在电源被中断时也保留信息的非易失性存储器装置。由于难以校正存储在ROM 210中的数据，因此ROM 210可以存储用于存储器系统1000的必要操作的固件代码，诸如在存储器系统1000被启动时可以执行的启动固件代码。
内部存储器220可以存储存储器控制器1200的操作所需的各种信息。例如，内部存储器220可以包括逻辑和物理地址映射表。地址映射表也可以被存储在存储器装置100中。当存储器系统1000被启动时存储在存储器装置100中的地址映射表可以被重新加载到内部存储器220。内部存储器220可以利用随机存取存储器(RAM)、动态RAM(DRAM)、静态RAM(SRAM)和紧密耦合存储器(TCM)中的至少一个来实施。
存储器接口230可以在存储器控制器1200和存储装置1100之间交换命令、地址、数据等。例如，存储器接口230可以通过第一至第k通道CH1至CHk将命令、地址、数据等传输到存储器装置100，并且从存储器装置100接收数据等。命令可以是内部命令，并且地址可以是逻辑地址。
当执行存储器系统1000的操作时，缓冲存储器240可以临时存储数据。例如，在编程操作中，缓冲存储器240可以临时存储原始编程数据，直到所选择存储器装置100的编程操作通过。可选地，在读取操作中，缓冲存储器240可以临时存储从所选择存储器装置100读取的数据，并且然后将数据顺序地传输到主机接口250。地址映射表也可以被存储在缓冲存储器240中。缓冲存储器240可以利用SRAM或DRAM来实施。
主机接口250可以在存储器控制器1200和主机2000之间交换命令、地址、数据等。例如，主机接口250可以从主机2000接收请求、地址、数据等，并且将数据等传输到主机2000。控制处理器200、ROM 210、内部存储器220、存储器接口230，缓冲存储器240和主机接口250可以通过总线260彼此通信。
主机2000可以包括主处理器2100和存储接口2200。主机处理器2100和存储接口2200可以通过总线2300彼此通信。
主机处理器2100可以生成能够控制存储器系统1000的编程操作的编程请求或能够控制存储器系统1000的读取操作的读取请求。例如，编程请求可以包括被传输到存储器系统1000的编程外部命令和物理地址。例如，读取请求可以包括被传输到存储器系统1000的读取外部命令和物理地址。另外，可以控制诸如擦除请求的各种操作请求。
存储接口2200可以通过使用诸如以下的各种接口协议中的一种与存储器系统1000通信：高速外围组件互连(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串列SCSI(SAS)或高速非易失性存储器(NVMe)。存储接口2200不限于上述示例，并且可以包括诸如以下的各种接口：通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
图2是示出根据本公开的实施例的例如图1的存储器装置100中的一个的存储器装置的示图。
参照图2，存储器装置100可以包括用于存储数据的存储器单元阵列10和被配置成执行编程操作、读取操作、擦除操作等的外围电路20。
存储器单元阵列10可以包括多个平面，并且该平面可以包括多个存储块。存储块可以包括多个存储器单元，并且可以以二维(2D)结构或三维(3D)结构来实施。例如，在具有2D结构的存储块中，存储器单元可以在水平方向被布置在衬底上。在具有3D结构的存储块中，存储器单元可以在垂直方向被堆叠在衬底上。
外围电路20可以通过通道连接到装置，例如图1的存储器控制器1200，并且可以通过通道与存储器控制器1200交换命令、地址ADD和数据DATA。外围电路20可以通过响应于命令CMD和地址ADD输出操作信号OP_SIG来执行编程操作、读取操作或擦除操作。在编程操作中，数据DATA可以通过外围电路20被写入存储器单元阵列10中。在读取操作中，可以从存储器单元阵列10读取数据DATA。
图3是示出根据本公开的实施例的例如图2的存储器单元阵列10的存储器单元阵列的示图。
参照图3，存储器单元阵列10可以包括多个平面P1至Pi(其中i是正整数)。例如，第一平面P1至第i平面Pi可以被包括在存储器单元阵列10中。第一平面P1至第i平面Pi可以根据存储器装置100来改变。通常，两个或四个平面可以被包括在一个存储器装置100中。
图4是示出根据本公开的实施例的例如图3的平面中的一个的平面的示图。
参照图4，图3的第一平面P1至第i平面Pi可以彼此相同地配置，因此，将描述第一平面P1至第i平面Pi中的一个平面Pi作为示例。
第i平面Pi可以包括多个存储块B1至Bk(其中k是正整数)。例如，第一存储块B1至第k存储块Bk可以被包括在第i平面Pi中。
图5是示出根据本公开的实施例的存储块，例如图4的存储块的电路图。
参照图5，图4中所示的多个存储块B1至Bk可以彼此相同地配置，因此，将描述存储块B1至Bk中的任何存储块Bk作为示例。
存储块Bk可以包括连接在位线BL1至BLI与源极线SL之间的多个单元串ST。例如，单元串ST可以分别连接到位线BL1至BLI，并共同连接到源极线SL。由于单元串ST彼此类似地配置，因此，将描述连接到第一位线BL1的单元串ST作为示例。
单元串ST可以包括在源极线SL和第一位线BL1之间串联连接的源极选择晶体管SST、第一存储器单元F1至第n存储器单元Fn(其中n是正整数)以及漏极选择晶体管DST。源极选择晶体管SST和漏极选择晶体管DST的数量不限于图5中所示的数量。源极选择晶体管SST可以连接在源极线SL与第一存储器单元F1之间。第一存储器单元F1至第n存储器单元Fn可以串联地连接在源极选择晶体管SST和漏极选择晶体管DST之间。漏极选择晶体管DST可以连接在第n存储器单元Fn和第一位线BL1之间。虽然在附图中未示出，但是虚拟单元可以进一步连接在存储器单元F1至Fn之间或者在源极选择晶体管SST和漏极选择晶体管DST之间。
包括在不同单元串ST中的源极选择晶体管SST的栅极可以连接到源极选择线SSL，包括在不同单元串ST中的第一存储器单元F1至第n存储器单元Fn的栅极可以连接至第一字线WL1至第n字线WLn，并且包括在不同单元串中的漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。连接到字线WL1至WLn中的每一个的存储器单元的组被称为页面PG。例如，包括在不同单元串ST中的存储器单元F1至Fn中连接到第一字线WL1的第一存储器单元F1的组可以变为一个页面PG。可以以页面PG为单位执行编程操作和读取操作。
图6是示出根据本公开的实施例的存储块的结构的示图。例如，图6示出三维配置的图4的存储块Bk。
参照图6，以三维结构实施的存储块Bk可以在垂直于衬底的方向(例如，Z方向)上以I型形成在衬底上，并且包括布置在位线BL和源极线SL之间的多个单元串ST。可选地，可以形成阱(well)而不是源极线SL。该结构还被称为位成本缩减(BiCS)结构。例如，当在衬底上方平行于衬底形成源极线SL时，可以在源极线SL的顶部上在Z方向上形成具有BiCS结构的单元串ST。
更具体地，单元串ST可以沿第一方向(例如，X方向)和第二方向(例如，Y方向)布置。单元串ST可以包括被堆叠并同时彼此间隔开的源极选择线SSL、字线WL和漏极选择线DSL。源极选择线SSL的数量、字线WL的数量以及漏极选择线DSL的数量不限于附图中所示的数量，并且可以根据存储器装置100而改变。单元串ST可以包括垂直穿透源极选择线SSL、字线WL和漏极选择线DSL的垂直沟道层CH、以及与突出到漏极选择线DSL的顶部的垂直沟道层CH的顶部接触并在Y方向上延伸的位线BL。存储器单元可以形成在字线WL和垂直沟道层CH之间。接触插塞CT可以进一步形成在位线BL和垂直沟道层CH之间。
图7是示出根据本公开的实施例的存储块的结构的另一示例的示图。例如，图7示出图4的存储块是三维配置的另一实施例。
参照图7，具有三维结构的存储块Bk可以在垂直于衬底的方向(例如，Z方向)以U型形成在衬底上，并且包括连接在位线BL与源极线SL之间并且形成对的源极串ST_S和漏极串ST_D。源极串ST_S和漏极串ST_D可以通过管道栅级PG彼此连接以形成U型结构。管道栅极PG可以形成在管道线PL中。更具体地，可以在源极线SL和管道线PL之间垂直于衬底形成源极串ST_S，并且可以在位线BL和管道线PL之间垂直于衬底形成漏极串ST_D。该结构还被称为管形位成本缩减(P-BiCS)结构。
更具体地，漏极串ST_D和源极串ST_S可以沿第一方向(例如，X方向)和第二方向(例如，Y方向)布置。漏极串ST_D和源极串ST_S可以沿Y方向交替地布置。漏极串ST_D可以包括被堆叠并同时彼此间隔开的字线WL和漏极选择线DSL以及垂直穿透字线WL和漏极选择线DSL的漏极垂直沟道层D_CH。源极串ST_S可以包括被堆叠并同时彼此间隔开的字线WL和源极选择线SSL以及垂直穿透字线WL和源极选择线SSL的源极垂直沟道层S_CH。漏极垂直沟道层D_CH和源极垂直沟道层S_CH可以通过管道线PL中的管道栅极PG彼此连接。位线BL可以与突出到漏极选择线DSL的顶部的漏极垂直沟道层D_CH的顶部接触，并且沿Y方向延伸。
除了图5至图7中描述的结构之外，存储块Bk可以以各种结构实施。
图8是示出根据本公开的实施例的超级块的示图。
参照图8，示出第一管芯D1和第二管芯D2，并且一个管芯可以被配置成一个存储器装置100。将描述通过相同通道连接到存储器控制器，例如，图1的存储器控制器1200的第一管芯D1和第二管芯D2作为示例。
第一管芯D1和第二管芯D2中的每一个可以包括第一平面P1至第四平面P4，并且第一平面P1至第四平面P4中的每一个可以包括第一存储块B1至第五存储块B5。图8中所示的管芯、平面和存储块的数量是示例性的，并且因此可以根据存储器装置100而改变。
在第一管芯D1和第二管芯D2的第一平面P1至第四平面P4中的第一存储块B1至第五存储块B5中的一些存储块可以被指定为超级块。可以在逻辑上作为一个块操作指定为超级块的存储块。可以单独操作未被包括在超级块中的其它存储块。例如，第一管芯D1和第二管芯D2的第一平面P1至第四平面P4中的第一存储块B1可以形成第一超级块SPB1，并且第一管芯D1和第二管芯D2的第一平面P1至第四平面P4中的第二存储块B2可以形成第二超级块SPB2。
包括在第一超级块SPB1中的存储块可以由第一固件驱动，并且包括在第二超级块SPB2中的存储块可以由第二固件驱动。第一固件和第二固件可以彼此相同或不同。然而，第一固件和第二固件可以由图1的存储器控制器1200单独管理。
图9是示出根据本公开的实施例的超级块的示图。
参照图9，第一管芯D1和第二管芯D2中的每一个可以包括第一平面P1至第四平面P4，并且第一平面P1至第四平面P4中的每一个可以包括第一存储块B1至第五存储块B5。图9中所示的管芯、平面和存储块的数量是示例性的，并且因此可以根据存储器装置100而改变。
第一管芯D1的第一平面P1和第二平面P2的第一存储块B1可以构成第一超级块SPB1。第一管芯D1的第三平面P3和第四平面P4的第一存储块B1可以构成第二超级块SPB2。第二管芯D2的第一平面P1和第二平面P2的第一存储块B1可以构成第三超级块SPB3。第二管芯D2的第三平面P3和第四平面P4的第一存储块B1可以构成第四超级块SPB4。以该方式，第一超级块SPB1至第八超级块SPB8可以被包括在第一管芯D1和第二管芯D2中。包括在超级块中的平面和存储块的数量可以根据存储块100而改变。即，包括在管芯中的多个平面中的一些平面中的存储块可以被指定为超级块。多个平面可以被包括在超级块中，并且多个平面中的平面中的每一个的仅一个存储块可以被包括在超级块中。即，超级块中的存储块的数量可以等于超级块中的平面的数量。例如，如图9所示，在管芯D1中，第一平面P1中的第一存储块B1和第二平面P2中的第一存储块B1可以被包括在第一超级块SPB1中。第一超级块SPB1中的存储块的数量是2，该数量等于平面的数量。
可以通过考虑存储器装置的物理特性和电气特性来设置超级块中的平面的数量。例如，可以设置平面的数量，使得通过计算输入/输出速度、页面大小和平面的数量而获得的值类似于读取操作时间。
将参照表1和表2详细描述这一点。
表1
参考值 MD1 MD2
读取操作时间(tR) 50μs 50μs
平面的数量(PL#) 4 4
表2
参考值 MD1 MD2
输入/输出速度(IOs) 667MHz 667MHz
正常页面大小(NPs) 8KB 16KB
页面大小(NPs) 1KB 2KB
表1包括第一存储器装置MD1和第二存储器装置MD2的读取操作时间tR以及平面的数量PL#。假设虽然第一存储器装置MD1和第二存储器装置MD2是不同的，但是读取操作时间tR是相同的，即50μs，并且平面的数量是相同的，即4。
表2包括与表1相同的第一存储器装置MD1和第二存储器装置MD2的输入/输出速度IO和页面大小。输入/输出速度表示在对应的存储器装置中输入/输出数据的速度。页面大小表示一个物理页面的存储容量。一个物理页面可以根据用途被划分为普通页面和备用页面，因此，页面大小也可以被划分为正常页面大小NP和备用页面大小SP。
在每个存储器装置中，可以通过以下等式1计算一个超级块中包括的平面的数量。
等式1
(1/IOs)×(NPs+SPs)×NP＝REF
参照等式1，如表2所示，IO表示存储器装置的输入/输出速度，NP表示正常页面大小，并且SP表示备用页面大小。NP是待获得的平面的数量并且对应于表1的PL#。REF是通过等式1计算的参考值，该参考值与读取操作时间tR进行比较。
计算包括在第一存储器装置MD1的超级块中的平面的数量的方法如下。
(1/667MHz)*(8KB+1KB)*3＝约40μs……(REF1)
(1/667MHz)*(8KB+1KB)*4＝约54μs……(REF2)
(1/667MHz)*(8KB+1KB)*5＝约67μs……(REF3)
在平面的数量NP为3的配置中获得第一参考值REF1。在平面的数量NP为4的配置中获得第二参考值REF2。在平面的数量NP为5的配置中获得第三参考值REF3。
首先，可以获得第一参考值REF1至第三参考值REF3之间的差和第一存储器装置MD1的读取操作时间tR。接下来，可以从差的绝对值中获得最小绝对值。最后，在具有最小绝对值的等式中使用的平面的数量NP可以被确定为第一存储器装置MD1的超级块中的平面的数量。由于第一存储器装置MD1中的读取操作时间tR为50μs，因此第二参考值REF2与读取操作时间tR之间的差最小。因此，四(4)，即在计算第二参考值REF2的等式中使用的平面的数量NP，是第一存储器装置MD1的超级块中的平面的数量。因此，在第一存储器装置MD1中，四个平面被包括在一个管芯中，并且从四个平面提取的存储块被包括在一个超级块中。
计算包括在第二存储器装置MD2的超级块中的平面的数量的方法如下。
(1/667MHz)*(16KB+2KB)*1＝约27μs……(REF4)
(1/667MHz)*(16KB+2KB)*2＝约54μs……(REF5)
(1/667MHz)*(16KB+2KB)*3＝约81μs……(REF6)
第四参考值REF4是当平面的数量NP为1时获得的值。第五参考值REF5是当平面的数量NP为2时获得的值。第六参考值REF6是当平面的数量NP为3时获得的值。
首先，可以获得第四参考值REF4至第六参考值REF6之间的差和第二存储器装置MD2的读取操作时间tR。接下来，可以在差的绝对值中获得最小绝对值。最后，在具有最小绝对值的等式中使用的平面的数量NP可以被确定为包括在第二存储器装置MD2的超级块中的平面的数量。由于第二存储器装置MD2中的读取操作时间tR为50μs，因此第五参考值REF5与读取操作时间tR之间的差最小。因此，二(2)，即在计算第五参考值REF5的等式中使用的平面的数量NP，是第二存储器装置MD2的超级块中的平面的数量。因此，在第二存储器装置MD2中，四个平面被包括在一个管芯中，但是从二个平面提取的存储块被包括在一个超级块中。
在该实施例中，可以对每个超级块分配固件。例如，用于分别管理第一超级块SPB1至第八超级块SPB8的固件的块或部分(pieces)可以被存储在图1的存储器控制器1200中。下面将描述管理与每个超级块相对应的固件的方法。
图10是示出根据本公开的实施例的控制处理器的示图。图11是示出根据本公开的实施例的超级块表SPT的示图。例如，图10的控制处理器可以是图1的控制处理器200，并且图11的超级块表SPT可以在图1的缓冲存储器240中实施。
参照图10，控制处理器200可以包括固件控制器FWCON和超级块控制器SPBCON。固件控制器FWCON可以存储用于分别管理超级块的固件的块，并且执行每个固件。固件块是用于管理具体超级块而分配的固件。超级块控制器SPBCON可以将关于所选择超级块的信息传输到固件控制器FWCON。
参照图11，缓冲存储器240不仅可以存储地址映射表，而且可以存储超级块表SPT。
参照图10和11，超级块控制器SPBCON可以通过根据上述等式1执行计算操作来计算包括在存储器装置的超级块中的平面的数量。此外，超级块控制器SPBCON可以通过根据计算的数量生成超级块映射来将超级块表SPT存储在缓冲存储器240中。与超级块地址相对应的索引IND和与索引IND中的每一个相对应的物理地址PADD可以被存储在超级块表SPT中。物理地址PADD可以包括管芯地址、平面地址和存储块地址。例如，第一管芯D1的地址、第一平面P1和第二平面P2的地址以及第一存储块B1的地址可以被存储在SPT的索引中以示出它们与第一超级块SPB1的关联。即，根据超级块表SPT，分别包括在第一管芯D1中的平面中的第一平面P1和第二平面P2中的第一存储块B1可以被包括在第一超级块SPB1中。以该方式，第m管芯Dm(其中m是正整数)的地址、第三平面P3和第四平面P4的地址以及第b存储块Bb(其中b是正整数)的地址可以被映射到第a超级块SPBa的索引(其中m是正整数)。
根据上述实施例，设置每个超级块中的存储块，并且通过将固件的块分配至至各个超级块来管理超级块，使得可以容易地管理超级块和固件块。下面将描述与该布置有关的各种实施例。
图12是示出根据本公开的实施例的基于存储块的初始不良情况的超级块设置方法的示图。
参照图12，当在存储器装置100的制造阶段中检测到具有初始不良情况的存储块时，包括初始坏块121的超级块可以被改变为另一存储块。即，可以改变与包括初始坏块121的超级块的图11的索引IND相对应的图11的物理地址PADD。
例如，图10的超级块控制器SPBCON可以在图11的缓冲存储器240的超级块表SPT中搜索包括初始坏块121的超级块的索引，并且将与所识别的索引相对应的物理地址PADD改变为不包括在该超级块中的一些正常存储块。例如，考虑初始坏块121是第一管芯D1的第一平面P1中的第二存储块B2。当不发生初始不良情况时，第一管芯D1的第一平面P1和第二平面P2中的第二存储块B2被映射到第五超级块SPB5。然而，当在一些存储块中检测到初始不良情况时，其它正常存储块可以被映射到第五超级块SPB5。例如，可以改变超级块表SPT使得第一管芯D1的第一平面P1和第二平面P2中的第三存储块B3被映射到第五超级块SPB5。
图10的固件控制器FWCON可以基于从超级块控制器SPBCON接收的超级块信息，在无任何改变的情况下驱动对应于第五超级块SPB5的固件块。即，固件控制器FWCON可以驱动固件块以对应于各个超级块。固件控制器FWCON可以基于从超级块控制器SPBCON接收的地址信息来驱动固件块。因此，虽然最初改变了第五超级块SPB5的物理地址PADD，但是可以在无任何改变的情况下使用对应于第五超级块SPB5的固件。
图13是示出根据本公开的实施例的基于存储块的渐进不良情况的超级块设置方法的示图。
参照图13，与参照图12描述的情况不同，在使用存储器装置100期间发生的不良情况可能是渐进不良情况。例如，当在第八超级块SPB8中发生渐进坏块131时，图10的超级块控制器SPBCON可以在超级块表SPT中删除第八超级块SPB8的映射信息。由于仅停用分配至第八超级块SPB8的固件，因此可以连续地保持分别分配至其它第一超级块SPB1至第七超级块SPB7的固件块。
图14是示出根据本公开的实施例的在固件发生错误时恢复固件的方法的示图。
参照图14，固件控制器FWCON可以单独地执行分别分配至第一超级块SPB1至第八超级块SPB8的固件块。当一些固件块发生错误时，可以使用另一固件块，即分配至另一超级块的固件来恢复发生错误的固件块。例如，当在第二超级块SPB2中包括的第三平面P3的第一存储块B1的操作期间固件发生错误(141)时，固件控制器FWCON可以使用第二超级块SPB2的固件来恢复分配至邻近第二超级块SPB2的第一超级块SPB1的固件，或者使用第二超级块SPB2的固件来恢复分配至邻近第二超级块SPB2的第三超级块SPB3的固件。
因此，虽然分配至一个块的固件发生错误，但是可以使用分配至另一超级块的固件来恢复该固件。因此，可以提高存储器系统1000的可靠性。
图15是示出根据本公开的实施例的固件更新方法的示图。
参照图15，固件控制器FWCON可以更新分配至第一超级块SPB1至第八超级块SPB8中的每一个的固件。当在固件更新期间发生突然断电(SPO)时，固件控制器FWCON可以使用未更新的另一固件将更新停止的固件的状态恢复到先前状态。例如，当在分配至第八超级块SPB8的固件的更新操作期间发生突然断电时，固件控制器FWCON可以使用分配至第四超级块SPB4或第七超级块SPB7的固件来恢复第八超级块SPB8的固件。可选地，固件控制器FWCON可以使用在SPO发生时未被更新的固件的任何块来恢复第八超级块SPB8的固件。
如上所述，当根据具体参考值设置超级块时，可以提高存储器装置的操作速度。此外，可以管理分配至超级块中的每一个的固件，使得当超级块及其固件发生错误时，可以容易地管理固件。
图16是示出根据本公开的另一实施例的存储器系统30000，例如，包括如图1所示的存储装置1100和存储器控制器1200的存储器系统1000的另一实施例的示图。
参照图16，存储器系统30000可以被实施为移动电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储装置1100和能够控制存储装置1100的操作的存储器控制器1200。存储器控制器1200可以在处理器3100的控制下控制存储装置1100的数据存取操作，例如，编程操作、擦除操作、读取操作等。
可以在存储器控制器1200的控制下通过显示器3200输出在存储装置1100中编程的数据。
无线电收发器3300可以通过天线ANT传输/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号变换为可以由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并且将处理的信号传输到存储器控制器1200或显示器3200。存储器控制器1200可以将由处理器3100处理的信号传输到存储装置1100。此外，无线电收发器3300可以将从处理器3100输出的信号变换为无线电信号，并且通过天线ANT将变换的无线电信号输出到外部装置。输入装置3400能够输入用于控制处理器3100的操作的控制信号或者待被处理器3100处理的数据。输入装置3400可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得能够通过显示器3200输出从存储器控制器1200输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据。
在一些实施例中，能够控制存储装置1100的操作的存储器控制器1200可以被实施为处理器3100的部分或被实施为与处理器3100分开的芯片。
图17是示出根据本公开的另一实施例的存储器系统40000，例如，包括如图1所示的存储装置1100和存储器控制器1200的存储器系统1000的另一实施例的示图。
参照图17，存储器系统40000可以被实施为个人计算机(PC)、平板PC、电子书、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储装置1100和能够控制存储装置1100的数据处理操作的存储器控制器1200。
处理器4100可以根据通过输入装置4200输入的数据通过显示器4300输出存储在存储装置1100中的数据。例如，输入装置4200可以被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的全部操作，并且控制存储器控制器1200的操作。在一些实施例中，能够控制存储装置1100的操作的存储器控制器1200可以被实施为处理器3100的部分或被实施为与处理器3100分开的芯片。
图18是示出根据本公开的另一实施例的存储器系统50000，例如，包括如图1所示的存储装置1100和存储器控制器1200的存储器系统1000的另一实施例的示图。
参照图18，存储器系统50000可以被实施为图像处理装置，例如，数码相机、具有附接到其上的数码相机的移动终端、具有附接到其上的数码相机的智能电话、或具有附接到其上的数码相机的平板PC。
存储器系统50000可以包括存储装置1100和能够控制存储装置1100的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器1200。
存储器系统50000的图像传感器5200可以将光学图像转换成数字信号，并且转换的数字信号可以被传输到处理器5100或存储器控制器1200。在处理器5100的控制下，转换的数字信号可以通过显示器5300输出，或通过存储器控制器1200被存储在存储装置1100中。另外，存储在存储装置1100中的数据可以在处理器5100或存储器控制器1200的控制下通过显示器5300输出。
在一些实施例中，能够控制存储装置1100的操作的存储器控制器1200可以被实施为处理器5100的部分或被实施为与处理器5100分开的芯片。
图19是示出根据本公开的另一实施例的存储器系统70000，例如，包括如图1所示的存储装置1100和存储器控制器1200的存储器系统1000的另一实施例的示图。
参照图19，存储器系统70000可以被实施为存储卡或智能卡。存储器系统70000可以包括存储装置1100、存储器控制器1200和卡接口7100。
存储器控制器1200可以控制存储装置1100和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但是本公开不限于此。
卡接口7100可以根据主机60000的协议来接口连接主机60000和存储器控制器1200之间的数据交换。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以指能够支持由主机60000使用的协议的硬件、嵌入在硬件中的软件或者信号传输方案。
当存储器系统70000联接到诸如个人计算机(PC)、平板PC、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可以在微处理器(μP)6100的控制下通过卡接口7100和存储器控制器1200执行与存储装置1100的数据通信。
在根据本公开的实施例的存储器控制器和具有存储器控制器的存储器系统中，固件被分配至超级块中的每一个，使得可以容易地管理固件。
本文已经公开各个实施例，并且虽然采用特定术语，但是它们被用于和解释为通用和描述性的含义，而不是为了限制的目的。在一些情况下，如从本申请提交起，对于本领域技术人员显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他它实施例描述的特征、特性和/或元件结合使用，除非另有具体指示。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本公开的技术方案的情况下，可以进行形式和细节上的各种改变。

Claims (21)

1.一种存储器控制器，控制存储器装置，所述存储器控制器包括：
控制处理器，其基于参考值将存储器装置的存储块中的存储块组设置为各个超级块，并且存储和执行分别分配至所述超级块的固件块；以及
缓冲存储器，其存储关于由所述控制处理器设置的所述超级块的信息，
其中使用所述存储器装置的输入/输出速度、所述存储器装置的页面大小和所述存储器装置中包括的平面的数量来计算所述参考值。
2.根据权利要求1所述的存储器控制器，其中所述控制处理器包括：
超级块控制器，其基于所述参考值设置所述超级块；以及
固件控制器，其管理分别分配至所述超级块的所述固件块。
3.根据权利要求2所述的存储器控制器，其中所述超级块控制器通过考虑所述存储器装置的物理特性和电气特性来确定待被包括在所述超级块中的每一个中的平面的数量，并且基于所述计算结果设置待被包括在所述超级块中的每一个中的所述存储块组。
4.根据权利要求3所述的存储器控制器，其中所述超级块控制器通过将所述存储器装置的读取操作时间与所述参考值进行比较来确定待被包括在所述超级块中的每一个中的所述平面的数量，所述参考值通过计算所述存储器装置的输入/输出速度、所述页面大小和所述平面的数量而获得。
5.根据权利要求4所述的存储器控制器，其中所述超级块控制器将在所述存储器装置中输入/输出数据的速度设置为所述输入/输出速度。
6.根据权利要求4所述的存储器控制器，其中所述超级块控制器将所述存储器装置中的物理页面中的任意一个物理页面的存储容量设置为所述页面大小。
7.根据权利要求4所述的存储器控制器，其中所述超级块控制器通过将所述平面的数量设置为各种值来计算所述参考值，并且将所述参考值中与所述读取操作时间的差最小的参考值设置为待被包括在所述超级块中的每一个中的所述平面的数量。
8.根据权利要求2所述的存储器控制器，其中当在所述存储器装置中的所述存储块中检测到由初始不良情况导致的初始坏存储块时，所述固件控制器将其它正常存储块映射到分配有所述初始坏存储块的超级块，来代替所述初始坏存储块以及与所述初始坏存储块形成组的超级块。
9.根据权利要求2所述的存储器控制器，其中当在所述存储器装置中的所述存储块中检测到由渐进不良情况导致的渐进坏存储块时，所述固件控制器停用映射到所述渐进坏存储块的超级块的固件。
10.根据权利要求2所述的存储器控制器，其中当所述固件块中的所有中的一些固件块发生错误时，所述固件控制器使用分配至另一超级块的固件块来恢复发生所述错误的固件块。
11.根据权利要求2所述的存储器控制器，其中当正在更新所述固件块中的一个时发生突然断电时，所述固件控制器使用在发生所述突然断电时未更新的另一个固件块将更新停止的所述固件块恢复到先前状态。
12.一种存储器系统，包括：
存储器装置，其包括具有多个平面的存储块；以及
存储器控制器，其基于参考值将所述存储器装置中的所述存储块中的存储块组设置为各个超级块，存储分别分配至所述超级块的固件块，并且管理所述存储的固件块中的每一个，
其中使用所述存储器装置的输入/输出速度、所述存储器装置的页面大小和所述存储器装置中包括的平面的数量来计算所述参考值。
13.根据权利要求12所述的存储器系统，包括：
超级块控制器，其基于所述参考值设置所述超级块；以及
固件控制器，其管理分别分配至所述超级块的所述固件块。
14.根据权利要求13所述的存储器系统，其中所述超级块控制器通过将所述存储器装置的读取操作时间与所述参考值进行比较来确定待被包括在所述超级块中的每一个中的平面的数量，所述参考值通过计算所述存储器装置的输入/输出速度、所述页面大小和所述平面的数量而获得。
15.根据权利要求14所述的存储器系统，其中所述超级块控制器将在所述存储器装置中输入/输出数据的速度设置为所述输入/输出速度。
16.根据权利要求14所述的存储器系统，其中所述超级块控制器将所述存储器装置中的物理页面中的任意一个物理页面的存储容量设置为所述页面大小。
17.根据权利要求14所述的存储器系统，其中所述超级块控制器通过将所述平面的数量设置为各种值来计算所述参考值，并且将所述参考值中与所述读取操作时间的差最小的参考值设置为待被包括在所述超级块中的每一个中的所述平面的数量。
18.根据权利要求13所述的存储器系统，其中当在所述存储器装置中的所述存储块中检测到由初始不良情况导致的初始坏存储块时，所述固件控制器将其它正常存储块映射到分配有所述初始坏存储块的超级块，来代替所述初始坏存储块，以及与所述初始坏存储块形成组的超级块。
19.根据权利要求13所述的存储器系统，其中当在所述存储器装置中的所述存储块中检测到由渐进不良情况导致的渐进坏存储块时，所述固件控制器停用映射到所述渐进坏存储块的超级块的固件。
20.根据权利要求13所述的存储器系统，其中当所述固件块中的所有中的一些固件块发生错误时，所述固件控制器使用分配至另一超级块的固件块来恢复发生所述错误的固件块。
21.根据权利要求13所述的存储器系统，其中当正在更新所述固件块中的一个时发生突然断电时，所述固件控制器使用在发生所述突然断电时未更新的另一个固件块将更新停止的所述固件块恢复到先前状态。
CN201811131710.2A 2018-02-14 2018-09-27 存储器控制器及具有该存储器控制器的存储器系统 Active CN110162484B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180018290A KR102516106B1 (ko) 2018-02-14 2018-02-14 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR10-2018-0018290 2018-02-14

Publications (2)

Publication Number Publication Date
CN110162484A CN110162484A (zh) 2019-08-23
CN110162484B true CN110162484B (zh) 2023-08-11

Family

ID=67540508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811131710.2A Active CN110162484B (zh) 2018-02-14 2018-09-27 存储器控制器及具有该存储器控制器的存储器系统

Country Status (3)

Country Link
US (1) US10852971B2 (zh)
KR (1) KR102516106B1 (zh)
CN (1) CN110162484B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200132171A (ko) * 2019-05-15 2020-11-25 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
KR20210068894A (ko) 2019-12-02 2021-06-10 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11640259B2 (en) * 2020-05-21 2023-05-02 Western Digital Technologies, Inc. Use of surplus erase block pairs in super block formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104781801A (zh) * 2012-12-21 2015-07-15 英特尔公司 使固态驱动器配置成采用存储模式或存储器模式操作的技术
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508821A (en) * 1992-04-09 1996-04-16 Matsushita Electric Industrial Co., Ltd. Image scanner and image forming apparatus with an interface for connection with an external computer
TWI451435B (zh) * 2010-10-08 2014-09-01 Phison Electronics Corp 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法
US9442842B2 (en) * 2013-08-19 2016-09-13 Sandisk Technologies Llc Memory system performance configuration
JP6206161B2 (ja) * 2013-12-18 2017-10-04 富士通株式会社 ストレージ制御装置、制御方法、および制御プログラム
KR20160127524A (ko) 2015-04-27 2016-11-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9836307B2 (en) * 2015-06-24 2017-12-05 Intel Corporation Firmware block dispatch based on fusing
US20170192796A1 (en) * 2015-12-30 2017-07-06 Robert Bosch Gmbh Methods and systems for configuring a device using a firmware configuration block
US10387243B2 (en) * 2017-12-08 2019-08-20 Macronix International Co., Ltd. Managing data arrangement in a super block
KR20190073132A (ko) * 2017-12-18 2019-06-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20190083148A (ko) * 2018-01-03 2019-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR102530369B1 (ko) * 2018-04-23 2023-05-10 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102578188B1 (ko) * 2018-05-15 2023-09-14 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
KR20200045925A (ko) * 2018-10-23 2020-05-06 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104781801A (zh) * 2012-12-21 2015-07-15 英特尔公司 使固态驱动器配置成采用存储模式或存储器模式操作的技术
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN107632777A (zh) * 2016-07-18 2018-01-26 爱思开海力士有限公司 存储器系统及其操作方法

Also Published As

Publication number Publication date
KR20190098393A (ko) 2019-08-22
US20190250822A1 (en) 2019-08-15
US10852971B2 (en) 2020-12-01
CN110162484A (zh) 2019-08-23
KR102516106B1 (ko) 2023-03-31

Similar Documents

Publication Publication Date Title
KR102518884B1 (ko) 메모리 시스템 및 그것의 동작 방법
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
US20120066438A1 (en) Non-volatile memory device, operation method thereof, and device having the same
CN110047549B (zh) 存储器系统及其操作方法
US10606758B2 (en) Memory system and method of operating the same
US20190121727A1 (en) Memory system and method for operating the same
US10877689B2 (en) Memory controller and operating method thereof
CN110162484B (zh) 存储器控制器及具有该存储器控制器的存储器系统
CN111580744B (zh) 存储器控制器及其操作方法
US10936421B2 (en) Memory system having storage device and memory controller and operating method thereof
CN114115708A (zh) 存储装置及其操作方法
US11139020B2 (en) Memory controller and method of operating the same
CN113253912A (zh) 存储器系统及其操作方法
CN114373495A (zh) 存储装置及其操作方法
CN111506515B (zh) 存储器控制器及其操作方法
US10977144B2 (en) Memory system and method of operating the same
US10769060B2 (en) Storage system and method of operating the same
CN114596906A (zh) 存储装置及其操作方法
CN115237337A (zh) 控制器及其操作方法
CN110858501B (zh) 存储器系统以及存储器系统的操作方法
CN110838334A (zh) 高速缓存缓冲器以及具有其的半导体存储器装置
CN112860180B (zh) 半导体存储器装置及其操作方法
CN110728998B (zh) 存储器装置及具有该存储器装置的存储器系统
CN112445419A (zh) 包括多个存储块的存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant