CN110137265A - 一种新型免封装二极管及其加工工艺 - Google Patents
一种新型免封装二极管及其加工工艺 Download PDFInfo
- Publication number
- CN110137265A CN110137265A CN201910358371.XA CN201910358371A CN110137265A CN 110137265 A CN110137265 A CN 110137265A CN 201910358371 A CN201910358371 A CN 201910358371A CN 110137265 A CN110137265 A CN 110137265A
- Authority
- CN
- China
- Prior art keywords
- area
- diode
- backlight unit
- substrate
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 15
- 238000005538 encapsulation Methods 0.000 title claims abstract description 13
- 238000005516 engineering process Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000009413 insulation Methods 0.000 claims abstract description 37
- 239000012535 impurity Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 22
- 239000010703 silicon Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 230000003447 ipsilateral effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 12
- 238000012360 testing method Methods 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 239000007787 solid Substances 0.000 claims description 3
- 239000004831 Hot glue Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 241000567030 Ampulloclitocybe clavipes Species 0.000 description 1
- 241001062009 Indigofera Species 0.000 description 1
- 206010043101 Talipes Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004568 cement Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 201000011228 clubfoot Diseases 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/298—Semiconductor material, e.g. amorphous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Device Packages (AREA)
Abstract
一种新型免封装二极管及其加工工艺；二极管包括绝缘硬质散热基板、第一绝缘导热胶、二极管芯片及第二绝缘导热胶；绝缘硬质散热基板的下表面通过第一绝缘导热胶与二极管芯片的上表面黏贴固定；二极管芯片包括硅片衬底，其下表面通过第一杂质掺杂形成有N+区，并通过第二杂质掺杂形成有P+区，且N+区与P+区间隔设置；N+区及P+区同侧且两者的表面均设有金属电极，第二绝缘导热胶贴敷于二极管芯片的下表面，并裸露出各金属电极。本发明通过大幅简化封装，能够降低材料费、人工费，实现最多可降低30%的加工成本，并能够提升单位时间的生产效率。
Description
技术领域
本发明涉及二极管的加工制造领域，具体涉及一种新型免封装二极管及其加工工艺。
背景技术
二极管广泛应用在各种电路中，可以说凡有电路处皆有二级管，利用其单向导通的特性把交流电转化为直流电，使电路的终端部件可以获得稳定的直流电输入。现有整流二极管的制造方法是以N 型〈111〉晶向单晶硅片为基本材料，在该硅片的上表面进行一次硼掺杂形成平的P 区，然后在下表面进行一次磷扩散形成平的N 区，然后再进行光刻、金属化、合金等工序，最终形成二极管的PN 结构和电极金属，制成整流二极管芯片（业界亦称“晶粒”）。最后通过封装工艺制成最终的二极管产品，传统的封装工艺通常包括框架组装、点焊膏、晶粒组装、焊接组合、清洗、注塑环氧成型、固化、去胶、切筋并弯脚、回流焊、电镀、退火、测试、激光印字、包装。
上述现有技术的不足包括：
一、由于采用芯片两面扩散的工艺形成PN结，不利于产品的小型化；
二、芯片两面都有电极和引线框架，进一步增加了厚度，并增加了电路连接工艺的复杂程度，而且在后续的封装工序中，芯片不能与外侧散热片直接接触，散热效果也会受到影响；
三、封装工艺的工序过多，导致资源浪费、成本提升、生产周期过长，并且过多的工序还提高了加工出错的概率。
因此，如何解决上述现有技术存在的不足，便成为本发明所要研究解决的课题。
发明内容
本发明的目的是提供一种新型免封装二极管及其加工工艺。
为达到上述目的，本发明采用的技术方案是：
一种新型免封装二极管；从上至下依次包括绝缘硬质散热基板、第一绝缘导热胶、二极管芯片以及第二绝缘导热胶；
所述绝缘硬质散热基板的下表面通过所述第一绝缘导热胶与所述二极管芯片的上表面黏贴固定；
所述二极管芯片包括一硅片衬底，其下表面通过第一杂质掺杂形成有N+区，并通过第二杂质掺杂形成有P+区，且N+区与P+区间隔设置；所述N+区以及所述P+区形成于硅片衬底的同侧，并且两者的表面均设有金属电极，构成两所述金属电极位于硅片衬底的同侧；
所述第二绝缘导热胶贴敷于二极管芯片的下表面，并裸露出各所述金属电极。
上述技术方案中的有关内容解释如下：
1．上述方案中，所述绝缘硬质散热基板为陶瓷基板，也可选用碳化硅基板或其它相同或相似功能的基板，优选陶瓷基板是因为陶瓷基板的膨胀系数和硅最为接近，可减少封装应力。
2．上述方案中，所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。
3．上述方案中，所述硅片衬底为N 型〈111〉晶向，所述P+区的边缘区域开有沟槽，该沟槽中填充有玻璃钝化层。
4．上述方案中，所述硅片衬底为P 型〈111〉晶向，所述N+区的边缘区域开有沟槽，该沟槽中填充有玻璃钝化层。
5．上述方案中，所述N+区、所述P+区的数量均至少为一个。
6．上述方案中，所述N+区和所述P+区在水平方向并列间隔设置，或者，所述N+区和所述P+区在水平方向一者被另一者包围。
为达到上述目的，本发明采用的另一技术方案是：
一种新型免封装二极管的加工工艺；基于权利要求1所述的二极管，所述工艺包括以下步骤：
步骤一、于二极管芯片的上表面，即非焊接面上涂敷第一绝缘导热胶，并通过该第一绝缘导热胶贴附绝缘硬质散热基板；
步骤二、通过网板遮挡各电极，对二极管芯片下表面进行局部印刷第二绝缘导热胶；
步骤三、高温烘烤固胶，烘烤温度为150±10℃，烘烤时间为0.5±0.1h。
上述技术方案中的有关内容解释如下：
1．上述方案中，步骤四、冷却后，在所述绝缘硬质散热基板的上表面贴附一层蓝膜，然后通过晶圆专用切割机分割为数个单独的晶粒。
2．上述方案中，步骤五、蓝膜携带产品装载自动测试机上，全数进行电性测试，通过测试的成品进行激光印字，合格品装载入载带中并热封表面覆带。
3．上述方案中，所述绝缘硬质散热基板选用陶瓷基板，其厚度为0.3~0.6mm，热导率为100~300W/m.K，线性热膨胀系数为2.4~4.8 10-6/K，绝缘强度为10~20 kV/mm，体积电阻率大于1010Ω.m。
4．上述方案中，所述第一绝缘导热胶的厚度为0.02~0.05mm，热导率为1~3W/m.K，绝缘强度为10~20 kV/mm，体积电阻率小于1015Ω.m，25℃时拉伸模量为5000~10000N/mm2，200℃时拉伸模量为50~200 N/mm2。
5．上述方案中，所述第二绝缘导热胶的厚度为0.02~0.05mm，热导率为1~3W/m.K，绝缘强度为10~20 kV/mm，体积电阻率小于1015Ω.m，25℃时拉伸模量为5000~10000N/mm2，200℃时拉伸模量为50~200 N/mm2。
本发明的工作原理及优点如下：
本发明一种新型免封装二极管；包括绝缘硬质散热基板、第一绝缘导热胶、二极管芯片及第二绝缘导热胶；绝缘硬质散热基板的下表面通过第一绝缘导热胶与二极管芯片的上表面黏贴固定；二极管芯片包括硅片衬底，其下表面通过第一杂质掺杂形成有N+区，并通过第二杂质掺杂形成有P+区，且N+区与P+区间隔设置；N+区及P+区同侧且两者的表面均设有金属电极，第二绝缘导热胶贴敷于二极管芯片的下表面，并裸露出各金属电极。
相比现有技术而言，本发明的优点包括：
一、二极管芯片的N+区与P+区位于硅片衬底的同一面，采用芯片同一面扩散的工艺形成PN结，有利于产品的小型化，并可保证高可靠性的品质；
二、无需在芯片两面都设电极和引线框架，降低了电路连接工艺的复杂程度，在封装工序中，芯片能与外侧散热片直接接触，散热效果大幅提升；
三、结合印刷技术可取消常规的铜引线，大大简化了流程，并节约成本；同时由于集成度的增加，器件的体积可以大幅度减小；
四、通过与绝缘硬质散热基板贴装后可直接应用于电路，取消了环氧，降低了热阻，提升了散热性能；
五、采用20~40um的浅沟槽，结合多晶硅钝化复合薄膜层加玻璃钝化的方式对PN结进行保护，工艺流程简单，化学品耗用少，正向功耗低，制造成本低但品质高；
六、通过选择性扩散形成U形的PN结，增加了PN结的有效面积，显著降低了二极管在电路中应用时的功耗；
七、结构适用于普通的整流二极管、快恢复二极管、TVS保护二极管、稳压管等。
综上，本发明打破了传统二极管封装结构及工艺，在保证二极管散热和绝缘性能的前提下，使得二极管的封装工艺更为简单、有效。不仅有利于降低大批量二极管半导体器件的加工成本，还能减少客户端的使用能耗，更有利于减少资源的浪费（免去对树脂、焊锡、铜引线等材料的消耗），对环保作出贡献。
相较传统二极管封装结构及工艺而言，本发明通过大幅简化封装，能够降低材料费、人工费，实现最多可降低30%的加工成本，并能够提升单位时间的生产效率。
附图说明
附图1为本发明实施例一的立体图；
附图2为本发明实施例一的结构示意图；
附图3为本发明实施例一的底面示意图；
附图4为本发明实施例一的分解爆炸图；
附图5为本发明实施例一二极管芯片的结构示意图；
附图6为本发明实施例二的立体图；
附图7为本发明实施例二的底面示意图；
附图8为本发明实施例三的立体图；
附图9为本发明实施例三的底面示意图。
以上附图中：1．绝缘硬质散热基板；2．第一绝缘导热胶；3．二极管芯片；4．第二绝缘导热胶；5．硅片衬底；6．N+区；7．P+区；8．沟槽；9．玻璃钝化层；10．电极；d．距离。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例一：参见附图1~5所示，一种新型免封装二极管；从上至下依次包括绝缘硬质散热基板1、第一绝缘导热胶2、二极管芯片3以及第二绝缘导热胶4。
所述绝缘硬质散热基板1的下表面通过所述第一绝缘导热胶2与所述二极管芯片3的上表面黏贴固定。所述绝缘硬质散热基板1优选陶瓷基板，因为陶瓷基板的膨胀系数和硅最为接近，可减少封装应力。也可选用碳化硅基板或其它相同或相似功能的基板。
如图5所示，所述二极管芯片3包括一硅片衬底5，其下表面通过第一杂质掺杂形成有N+区6，并通过第二杂质掺杂形成有P+区7，且N+区6与P+区7间隔设置；所述N+区6以及所述P+区7形成于硅片衬底5的同侧，并且两者的表面均通过沉积金属层形成金属电极10，构成两所述金属电极10位于硅片衬底5的同侧。所述第二绝缘导热胶4贴敷于二极管芯片3的下表面，并裸露出各所述金属电极10。通过第二绝缘导热胶4的设置，未来二极管在装配后得以实现与PCB板绝缘。
其中，所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。所述N+区6表面的掺杂浓度至少1021atm/cm3，扩散深度为30~50μm；所述P+区7表面的掺杂浓度至少1021atm/cm3，扩散深度为50~70μm。
所述硅片衬底5为N 型〈111〉晶向，所述P+区7的边缘区域开有沟槽8。或者，所述硅片衬底5为P 型〈111〉晶向，所述N+区6的边缘区域开有沟槽8。
所述沟槽8的深度为20~40um；沟槽8中填充有玻璃胶，其厚度为25~35μm，并通过高温烧结形成玻璃钝化层9。
其中，所述N+区6、所述P+区7的数量均为一个，且在水平方向并列间隔设置。其中，所述N+区6与所述P+区7的距离d为200~300um。之所以选择该距离参数，是因为N+区6和P+区7的距离设计必须保证一定的范围，当外加电场时，二极管PN结的空间电荷区会外扩展，N+区6和P+区7的距离太近则导致空间电荷区的展宽不够，二极管会提前击穿而达不到设计的电压要求，如果太宽则导致尺寸的增加和材料的浪费。
本发明二极管的加工工艺包括以下步骤：
步骤一、于二极管芯片3的上表面，即非焊接面上涂敷第一绝缘导热胶2，并通过该第一绝缘导热胶2贴附绝缘硬质散热基板1。
步骤二、通过网板遮挡各电极10，对二极管芯片3下表面进行局部印刷第二绝缘导热胶4；其中网板的选择可采用常规二极管加工工艺的网板，无特殊要求。
步骤三、高温烘烤固胶，烘烤温度为150±10℃，烘烤时间为0.5±0.1h。至此完成晶圆的加工。
步骤四、冷却后，在所述绝缘硬质散热基板1的上表面贴附一层蓝膜，然后通过晶圆专用切割机按照厂家设计的尺寸分割为数个单独的晶粒，即分割为数个二极管芯片3。其中所述蓝膜为具有一定粘附性的PVC材质薄膜，是晶圆切割的通用载体，在步骤五完成后去除。
步骤五、蓝膜携带产品装载自动测试机上，全数进行电性测试，通过测试的成品进行激光印字，合格品装载入载带中并热封表面覆带。其中自动测试机的选择和使用、电性测试的具体方式等均为常规技术，故不赘述。
其中，所述绝缘硬质散热基板1为陶瓷基板，其的厚度为0.3~0.6mm，热导率为100~300W/m.K，线性热膨胀系数为2.4~4.8（10-6/K），绝缘强度为10~20 kV/mm，体积电阻率大于1010Ω.m，在实际应用时可选用AN3170型号。陶瓷基板具有高导热高绝缘特性，同时可提高产品的强度，有助于保护二极管芯片3，并保证二极管芯片3的散热性和绝缘性。
其中，所述第一绝缘导热胶2的厚度为0.02~0.05mm，热导率为1~3W/m.K，绝缘强度为10~20 kV/mm，体积电阻率小于1015Ω.m，25℃时拉伸模量为5000~10000N/mm2（psi），200℃时拉伸模量为50~200 N/mm2（psi），可选用282-EN型号。
其中，所述第二绝缘导热胶4的厚度为0.02~0.05mm，热导率为1~3W/m.K，绝缘强度为10~20 kV/mm，体积电阻率小于1015Ω.m，25℃时拉伸模量为5000~10000N/mm2（psi），200℃时拉伸模量为50~200 N/mm2（psi），可选用282-EN型号。
于实施时，所述第一绝缘导热胶2与所述第二绝缘导热胶4的厚度、型号等可相同亦可不同，本领域技术人员可根据工艺要求进行选择或调整。
实施例二：参见附图6~7所示，一种新型免封装二极管；与实施例一不同之处在于：所述N+区6、所述P+区7的数量均为多个，且在水平方向一者被另一者包围。其他部分与实施例一相同，故不再赘述。
实施例三：参见附图8~9所示，一种新型免封装二极管；与实施例一不同之处在于：所述N+区6、所述P+区7的数量均为多个，且在水平方向并列间隔设置。其他部分与实施例一相同，故不再赘述。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种新型免封装二极管；其特征在于：
从上至下依次包括绝缘硬质散热基板、第一绝缘导热胶、二极管芯片以及第二绝缘导热胶；
所述绝缘硬质散热基板的下表面通过所述第一绝缘导热胶与所述二极管芯片的上表面黏贴固定；
所述二极管芯片包括一硅片衬底，其下表面通过第一杂质掺杂形成有N+区，并通过第二杂质掺杂形成有P+区，且N+区与P+区间隔设置；所述N+区以及所述P+区形成于硅片衬底的同侧，并且两者的表面均设有金属电极，构成两所述金属电极位于硅片衬底的同侧；
所述第二绝缘导热胶贴敷于二极管芯片的下表面，并裸露出各所述金属电极。
2.根据权利要求1所述的二极管，其特征在于：所述绝缘硬质散热基板为陶瓷基板。
3.根据权利要求1所述的二极管，其特征在于：所述第一杂质掺杂为磷杂质掺杂或砷杂质掺杂，所述第二杂质掺杂为硼杂质掺杂或镓杂质掺杂。
4.根据权利要求1所述的二极管，其特征在于：所述硅片衬底为N 型〈111〉晶向，所述P+区的边缘区域开有沟槽，该沟槽中填充有玻璃钝化层。
5.根据权利要求1所述的二极管，其特征在于：所述硅片衬底为P 型〈111〉晶向，所述N+区的边缘区域开有沟槽，该沟槽中填充有玻璃钝化层。
6.根据权利要求1所述的二极管，其特征在于：所述N+区、所述P+区的数量均至少为一个。
7.根据权利要求1所述的二极管，其特征在于：所述N+区和所述P+区在水平方向并列间隔设置，或者，所述N+区和所述P+区在水平方向一者被另一者包围。
8.一种新型免封装二极管的加工工艺；其特征在于：基于权利要求1所述的二极管，所述工艺包括以下步骤：
步骤一、于二极管芯片的上表面，即非焊接面上涂敷第一绝缘导热胶，并通过该第一绝缘导热胶贴附绝缘硬质散热基板；
步骤二、通过网板遮挡各电极，对二极管芯片下表面进行局部印刷第二绝缘导热胶；
步骤三、高温烘烤固胶，烘烤温度为150±10℃，烘烤时间为0.5±0.1h。
9.根据权利要求8所述的工艺，其特征在于：步骤四、冷却后，在所述绝缘硬质散热基板的上表面贴附一层蓝膜，然后通过晶圆专用切割机分割为数个单独的晶粒。
10.根据权利要求9所述的工艺，其特征在于：步骤五、蓝膜携带产品装载自动测试机上，全数进行电性测试，通过测试的成品进行激光印字，合格品装载入载带中并热封表面覆带。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910358371.XA CN110137265A (zh) | 2019-04-30 | 2019-04-30 | 一种新型免封装二极管及其加工工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910358371.XA CN110137265A (zh) | 2019-04-30 | 2019-04-30 | 一种新型免封装二极管及其加工工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110137265A true CN110137265A (zh) | 2019-08-16 |
Family
ID=67575853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910358371.XA Pending CN110137265A (zh) | 2019-04-30 | 2019-04-30 | 一种新型免封装二极管及其加工工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110137265A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026100A (zh) * | 2006-02-22 | 2007-08-29 | 联华电子股份有限公司 | 倒装芯片封装结构及其形成方法 |
| CN102194790A (zh) * | 2010-03-15 | 2011-09-21 | 王湘华 | 热电分离的金属载芯片板 |
| CN102324458A (zh) * | 2011-09-29 | 2012-01-18 | 南昌黄绿照明有限公司 | 具有透明有机支撑基板的半导体发光器件及其制备方法 |
| CN102651404A (zh) * | 2012-05-25 | 2012-08-29 | 常州银河电器有限公司 | 轴向二极管及保护胶层为聚酰亚胺胶的轴向二极管的制备方法 |
| CN103811560A (zh) * | 2012-11-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 钳位二极管及其版图结构和其制造方法 |
| CN104774470A (zh) * | 2015-03-25 | 2015-07-15 | 清华大学深圳研究生院 | 一种用于大功率led的密封剂及大功率led |
| CN104810281A (zh) * | 2015-03-11 | 2015-07-29 | 苏州启澜功率电子有限公司 | 一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺 |
| CN106449731A (zh) * | 2016-11-04 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种半导体整流二极管 |
| CN108109912A (zh) * | 2012-09-27 | 2018-06-01 | 罗姆股份有限公司 | 片状二极管及其制造方法、电路组件以及电子设备 |
| CN210182391U (zh) * | 2019-04-30 | 2020-03-24 | 苏州固锝电子股份有限公司 | 一种新型免封装二极管 |
-
2019
- 2019-04-30 CN CN201910358371.XA patent/CN110137265A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026100A (zh) * | 2006-02-22 | 2007-08-29 | 联华电子股份有限公司 | 倒装芯片封装结构及其形成方法 |
| CN102194790A (zh) * | 2010-03-15 | 2011-09-21 | 王湘华 | 热电分离的金属载芯片板 |
| CN102324458A (zh) * | 2011-09-29 | 2012-01-18 | 南昌黄绿照明有限公司 | 具有透明有机支撑基板的半导体发光器件及其制备方法 |
| CN102651404A (zh) * | 2012-05-25 | 2012-08-29 | 常州银河电器有限公司 | 轴向二极管及保护胶层为聚酰亚胺胶的轴向二极管的制备方法 |
| CN108109912A (zh) * | 2012-09-27 | 2018-06-01 | 罗姆股份有限公司 | 片状二极管及其制造方法、电路组件以及电子设备 |
| CN103811560A (zh) * | 2012-11-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 钳位二极管及其版图结构和其制造方法 |
| CN104810281A (zh) * | 2015-03-11 | 2015-07-29 | 苏州启澜功率电子有限公司 | 一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺 |
| CN104774470A (zh) * | 2015-03-25 | 2015-07-15 | 清华大学深圳研究生院 | 一种用于大功率led的密封剂及大功率led |
| CN106449731A (zh) * | 2016-11-04 | 2017-02-22 | 东莞市联洲知识产权运营管理有限公司 | 一种半导体整流二极管 |
| CN210182391U (zh) * | 2019-04-30 | 2020-03-24 | 苏州固锝电子股份有限公司 | 一种新型免封装二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803514B2 (en) | Mounting structure and mounting method of a photovoltaic element, mounting substrate for mounting a semiconductor element thereon and method for mounting a semiconductor element on said mounting substrate | |
| EP2169725B1 (en) | Solar cell module manufacturing method | |
| JP3220955U (ja) | 太陽電池ユニット及びその製造方法、アセンブリ、システム | |
| CN109887909B (zh) | 基于石墨烯的ipm混合模块封装结构及加工工艺 | |
| CN102270640B (zh) | 大电流整晶圆全压接平板式封装的igbt及其制造方法 | |
| CN110060965A (zh) | 免封装二极管及其加工工艺 | |
| CN218730911U (zh) | 一种内绝缘的双面散热封装结构 | |
| WO2020220666A1 (zh) | 一种浅沟槽的电极同侧二极管芯片的制造工艺 | |
| CN207398071U (zh) | 一种压接式igbt模块叠层组件及压接式igbt模块内部封装结构 | |
| CN210182391U (zh) | 一种新型免封装二极管 | |
| CN210182390U (zh) | 一种免封装二极管 | |
| CN210182364U (zh) | 免封装二极管 | |
| CN110137265A (zh) | 一种新型免封装二极管及其加工工艺 | |
| CN110137264A (zh) | 一种免封装二极管及其加工工艺 | |
| CN113838821A (zh) | 一种用于SiC平面封装结构的散热件及其制备方法 | |
| CN210182392U (zh) | 一种浅沟槽的电极同侧二极管芯片 | |
| CN110137266A (zh) | 新型免封装二极管及其加工工艺 | |
| CN107785470A (zh) | Uv‑led附框陶瓷基板及其制造方法 | |
| CN210182359U (zh) | 一种四颗二极管集成芯片 | |
| CN109244225B (zh) | 一种倒装式led芯片的封装方法 | |
| CN109449125B (zh) | 一种双排结构内绝缘型塑封半导体器件及其制造方法 | |
| CN101982875A (zh) | N基材二极管共阳半桥在to-220中的封装结构 | |
| CN219658717U (zh) | 一种新型免封装二极管 | |
| CN213212151U (zh) | 一种半导体封装结构 | |
| CN214477477U (zh) | 高温冶金键合玻璃钝化实体封装表贴二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |