CN110137254A - 半导体栅极电控量子点及其制备方法 - Google Patents

半导体栅极电控量子点及其制备方法 Download PDF

Info

Publication number
CN110137254A
CN110137254A CN201910366140.3A CN201910366140A CN110137254A CN 110137254 A CN110137254 A CN 110137254A CN 201910366140 A CN201910366140 A CN 201910366140A CN 110137254 A CN110137254 A CN 110137254A
Authority
CN
China
Prior art keywords
quantum dot
thickness
electrode
metal
automatically controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910366140.3A
Other languages
English (en)
Other versions
CN110137254B (zh
Inventor
李海欧
胡睿梓
王柯
张鑫
罗刚
郭国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Science and Technology of China USTC
Original Assignee
University of Science and Technology of China USTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Science and Technology of China USTC filed Critical University of Science and Technology of China USTC
Priority to CN201910366140.3A priority Critical patent/CN110137254B/zh
Publication of CN110137254A publication Critical patent/CN110137254A/zh
Application granted granted Critical
Publication of CN110137254B publication Critical patent/CN110137254B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体栅极电控量子点及其制备方法,结构包括:衬底(101);二氧化硅层(102),其形成在衬底(101)上,二氧化硅层(102)上形成有离子注入区域(200)和量子点大电极(400),离子注入区域(200)制备有欧姆接触电极(300),二氧化硅层(102)上制备有量子点小电极(500),其中,量子点大电极(400)与量子点小电极(500)相连;绝缘层(600),其形成在二氧化硅层(102)上,只覆盖量子点区域,其中,量子点区域包括量子点小电极(500)、量子点大电极(400)的内部区域和离子注入区域(200)的内部区域。该半导体栅极电控量子点只保留量子点区域的氧化铝绝缘层,解决了传统硅基半导体材料空穴型量子点中出现的本底电流问题。

Description

半导体栅极电控量子点及其制备方法
技术领域
本发明涉及量子技术领域,尤其涉及一种半导体栅极电控量子点及其制备方法。
背景技术
近年来,为了实现用于量子计算的量子比特制备,固态半导体量子点以其独特的性质吸引了科学家的广泛关注。硅基-金属-氧化物-半导体(Si-MOS)结构,由于其与传统集成电路芯片相近的制备工艺,以及其上的量子点结构在二维平面上的可扩展性,成为量子点体系研究的热门。
然而,在硅基半导体材料的两种掺杂方式中,载流子为电子的N型硅MOS基片上制备的量子点的研究更受关注。而对于空穴载流子的P型硅MOS基片,由于经过约400摄氏度高温退火处理后,在二氧化硅与绝缘层氧化铝的界面处会产生二维束缚电子层,从而在基片表面硅-二氧化硅界面处激发出二维空穴载流子。在传统的栅极电控增强型量子点结构中,由于用于绝缘的氧化铝层几乎覆盖在整个器件表面,使得二维空穴载流子也相应的分布在整个器件表面的界面处,从而产生较大的、无法调节的本底电流,导致量子点无法工作。
发明内容
(一)要解决的技术问题
针对于现有的技术问题,本发明提出一种半导体栅极电控量子点及其制备方法,用于获得优质的半导体量子点体系。
(二)技术方案
本发明一方面提供一种半导体栅极电控量子点,包括:
衬底101;二氧化硅层102,其形成在衬底101上,二氧化硅层102上形成有离子注入区域200及量子点大电极400,离子注入区域200制备有欧姆接触电极300,二氧化硅层102上制备有量子点小电极500,其中,量子点大电极400与量子点小电极500相连;绝缘层600,其形成在二氧化硅层102上,只覆盖量子点区域,其中,量子点区域包括量子点小电极500、量子点大电极400的内部区域和离子注入区域200的内部区域。
可选地,绝缘层600的厚度为10~50nm。
可选地,二氧化硅层102的厚度为5~50nm。
可选地,量子点小电极500为厚度为2~10nm的钛(Ti)与厚度为25~50nm的金(Au)的两层金属,或者厚度为2~10nm的钛(Ti)与厚度为25~50nm的钯(Pd)的两层金属;量子点大电极400为厚度为5~10nm的钛(Ti)与厚度为30~70nm的金(Au)两层金属,或者厚度为5~10nm的钛(Ti)与厚度为30~70nm的钯(Pd)的两层金属;欧姆接触电极300为厚度为2~5nm的钛(Ti)和厚度为35~100nm的铝(A1)的两层金属。
可选地,绝缘层600为氧化铝层。
本发明另一方面提供一种半导体栅极电控量子点的制备方法,包括:S1,在二氧化硅层102上制备离子注入区域200,并进行离子注入和退火;S2,在离子注入区域200制备欧姆接触电极300,并制备量子点大电极400;S3,在二氧化硅层102上制备量子点小电极500,其中,量子点大电极400与量子点小电极500相连;S4,在二氧化硅层102上制备绝缘层600,其中,绝缘层600只覆盖量子点区域,该量子点区域包括量子点小电极(500)、量子点大电极(400)的内部区域和离子注入区域(200)的内部区域;S5,对步骤S4后的器件作退火处理,得到量子点区域的二维空穴气。
可选地,在步骤S5中,在0.05~0.2MPa的5%~15%氢气和95%~85%氮气的气氛中,380℃~430℃温度下退火10~30分钟。
可选地,在步骤S4中,制备厚度为10~50nm的绝缘层600。
可选地,在步骤S2中,镀厚度为2~5nm的钛(Ti)和35~100nm的铝(Al)作为欧姆接触电极300;镀厚度为5~10nm的钛(Ti)与厚度为30~70nm的金(Au)的两层金属,或者厚度为5~10nm的钛(Ti)与厚度为30~70nm的钯(Pd)的两层金属作为量子点大电极400;在步骤S3中,镀厚度为2~10nm的钛(Ti)与厚度为25~50nm的金(Au)的两层金属,或者厚度为2~10nm的钛(Ti)与厚度为25~50nm的钯(Pd)的两层金属作为量子点小电极500;在步骤S4中,生长厚度为10~50nm的氧化铝作为绝缘层600。
可选地,在步骤S1中,注入离子为硼(B),注入计量为1015cm-2,退火真空度小于10- 3Pa,离子注入的深度为二氧化硅层102与衬底101界面处朝向衬底101方向1~10nm,退火温度为950~1050℃,时间为5~15分钟。
可选地,在步骤S1之前还包括:S0,在二氧化硅层102上制作金属标记104,金属标记为厚度为5-10nm的钛(Ti)与厚度为30~70nm的金(Au)的两层金属。
(三)有益效果
本发明提出一种半导体栅极电控量子点及其制备方法,有益效果为:
1、刻蚀掉大部分氧化铝绝缘层,只保留半导体栅极电控量子点的量子点区域的氧化铝绝缘层,解决了传统硅基半导体材料空穴型量子点中出现的本底电流问题。
2、半导体栅极电控量子点通过传统的耗尽型量子点的栅极结构进行电控调节,便可对量子点器件进行全电控。
3、该制备方法为空穴自旋量子比特制备开辟了新思路。
附图说明
图1示意性示出了本发明实施例半导体栅极电控量子点制备方法的流程图。
图2示意性示出了本发明实施例本征硅基片上金属标记的示意图。
图3示意性示出了本发明实施例本征硅基片上离子注入区域的示意图。
图4示意性示出了本发明实施例本征硅基片上制备欧姆接触电极结构后的示意图。
图5示意性示出了本发明实施例本征硅基片上制备外围量子点大电极结构后的示意图。
图6示意性示出了本发明实施例本征硅基片上制备量子点小电极结构后的示意图。
图7示意性示出了本发明实施例图6中量子点的内部量子点小电极放大后的结构示意图。
图8示意性示出了本发明实施例本征硅基片上刻蚀后剩余量子点区域的氧化铝的示意图。
图9示意性示出了本发明实施例半导体栅极电控量子点沿图7中301和304切开后的剖面示意图。
图10示意性示出了本发明实施例半导体栅极电控量子点器件的导通曲线。
图11示意性示出了本发明实施例半导体栅极电控量子点器件的库仑振荡曲线。
图12示意性示出了本发明实施例半导体栅极电控量子点器件的库仑振荡三维蜂窝图。
【附图标记】
101-衬底 102-二氧化硅
103-二维空穴气 104-金属标记
200-离子注入区域(201、202、203、204)
300-欧姆接触电极(301、302、303、304)
400-量子点大电极(401、402、403、404、405、406)
500-量子点小电极(501、502、503、504、505、506)
600-绝缘层
701-第一量子点 702-第二量子点
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
为了规避在传统结构增强型量子点中二维空穴载流子的影响,本发明设计一种新的量子点结构,使用湿法刻蚀将大部分氧化铝绝缘层移除,只保留量子点区域的氧化铝绝缘层,经过退火后,有氧化铝覆盖的区域具有二维空穴载流子,再利用传统的耗尽型量子点的栅极结构进行电控调节,便可以获得全电控的栅型空穴量子点器件。这种思路巧妙地利用了高温退火后,氧化铝与二氧化硅的界面可以束缚电子从而可以在硅和二氧化硅界面感应形成二维空穴载流子。具体地,利用p型硅半导体材料的二氧化硅层与氧化铝绝缘层界面退火后形成束缚电子层,获得优质的半导体量子点体系,为基于半导体量子点的量子计算研究提供一种新的量子点体系。
本发明实施例提出一种半导体空穴型栅极电控量子点器件的制备方法,通过在本征硅MOS基片上进行新型半导体量子点的设计。该方法所采用的基片为非掺杂的本征硅MOS基片,与普通的本征硅基片并无不同。其制备流程如图1所示,包括:
S0,在二氧化硅层102上制作金属标记104。
在本发明一实施例中,利用光学曝光和电子束镀膜在基片(包括衬底101和二氧化硅层102)上获得外围定位的大的金属标记104,再利用标记作为套刻对准,如图2所示。其中,金属标记104为厚度为5~10nm钛(Ti)与厚度为30~70nm的金(Au)的两层金属,二氧化硅层102的厚度为5~50nm。
S1,在二氧化硅层102上制备离子注入区域200,并进行离子注入和退火。
在本发明一实施例中,利用光刻掩膜技术、离子注入技术,在二氧化硅层102上制备空穴型的离子注入区域200,如图3所示,本实施例制备了四个离子注入区域201、202、203及204。然后进行离子注入后再利用高温退火技术进行退火,注入离子为硼(B),注入计量为1015cm-2,离子注入的深度为二氧化硅层102与衬底101界面处朝向衬底101方向1~10nm,退火条件为真空度小于10-3Pa,退火温度为950~1050℃,时间为5~15分钟。
S2,在离子注入区域200制备欧姆接触电极300,并制备量子点大电极400。
在本发明一实施例中,利用紫外光刻、电子束蒸发镀膜、湿法浅刻蚀和金属剥离技术制备欧姆接触电极300,如图4所示,本实施例制备四个欧姆接触电极301、302、303及304,在此离子注入区域上一共曝光出4个接触窗口,利用湿法浅刻蚀技术,使用BOE将4个接触窗口内基片表面的二氧化硅层102刻蚀干净,然后立即使用电子束蒸发镀膜技术沉积厚度为2~5nm的钛(Ti)和厚度为35~100nm的铝(A1),再使用丙酮浸泡完成金属剥离,形成覆盖4个接触窗口处的硅MOS基片的欧姆接触电极301、302、303及304,其中,金属钛(Ti)作为粘附层。其中,所用的光刻胶为AZ5214E,烤胶温度为95℃,烤胶时间为90秒,刻蚀液为BOE,与传统的BOE并无区别,刻蚀在常温下进行,时间为15秒。
利用紫外光刻、电子束蒸发镀膜制备外围的量子点大电极400,如图5所示。在上述制备基础上,使用紫外光学套刻曝光,曝光出需要的量子点大电极400的窗口,利用电子束蒸发镀膜,先后沉积厚度为5~10nm钛(Ti)和厚度为30~70nm的金(Au)的两层金属或厚度为5~10nm钛(Ti)和厚度为30~70nm的钯(Pd)的两层金属,再使用丙酮浸泡完成金属剥离形成量子点大电极400,本实施例制备了6个量子点大电极(401、402、403、404、405、406),与后续制备的量子点小电极500对应。
S3,在二氧化硅层102上制备量子点小电极500,其中,量子点大电极400与量子点小电极500相连。
在本发明一实施例中,首先,利用电子束曝光技术进行纳米量级的电子束曝光(10nm~500nm尺度),套刻曝光时使用光刻制备的10Sm*10μn大小的金属标记进行对准。然后,进行图形显影,之后再进行电子束蒸发镀膜,镀膜金属选择厚度为2~10nm钛(Ti)与厚度为25~50nm金(Au)的两层金属或厚度为2~10nm钛(Ti)与厚度为25~50nm的钯(Pd)的两层金属;使用丙酮浸泡完成金属剥离之后形成来量子区域的纳米级量子点小电极500(501、502、503、504、505、506),如图6所示,其放大示意图如图7所示。纳米尺度的6个量子点小电极(501、502、503、504、505、506)分别与外围量子点大电极中的6个量子点大电极(401、402、403、404、405、406)的一端相连。量子点小电极500用于调节量子点的电势,量子点大电极400用于将小电极连接至大尺度,用于在实验上接线测量。其中,电子束曝光胶是双层PMMA950A2胶,烤胶温度为180℃,时间分别为5分钟和10分钟。
S4,在二氧化硅层102上制备绝缘层600,其中,绝缘层600只覆盖量子点区域。
在本发明一实施例中,首先利用原子层沉积(ALD)技术在二氧化硅层102上生长氧化铝层作为绝缘层600,其中,绝缘层600的厚度为10~50nm,优选厚度为20nm,如图8所示。
然后,使用紫外光学套刻曝光,曝光出半导体空穴型栅极电控量子点的量子区域的氧化铝,再利用湿法浅刻蚀技术,将其余部分的氧化铝刻蚀干净,使氧化铝层只覆盖量子点区域,其中,量子点区域包括量子点小电极500、量子点大电极400的内部区域和离子注入区域200的内部区域。
其中,所用的光刻胶为AZ5214E,烤胶温度为95℃,烤胶时间为90秒,刻蚀液为TRANSETCH-N,刻蚀在120℃油浴中进行,刻蚀时间为10秒。
S5,对步骤S4后的器件作退火处理,得到量子点区域的二维空穴气。
在本发明一实施例中,利用高温还原气保护退火技术,在0.05~0.2MPa的95%~85%氮气+5%~15%氢气的保护下,380℃~430℃温度下退火处理10-30分钟,形成二维空穴气。
本发明实施例提出一种半导体空穴型栅极电控量子点,如图9所示,包括:
衬底101,在本发明一实施例中,使用本征硅作为衬底101。
二氧化硅层102,其形成在衬底101上。二氧化硅层102上形成有离子注入区域200及量子点大电极400,离子注入区域200制备有欧姆接触电极300,二氧化硅层102上制备有量子点小电极500,其中,量子点大电极400与量子点小电极500相连。在本发明一实施例中,二氧化硅层102的厚度为5~50nm,优选20nm。欧姆接触电极300为厚度为2~5nm的钛(Ti)和厚度为35~10nm的铝(Al)的两层金属。量子点小电极500为厚度为5~10nm的钛(Ti)和厚度为30~70nm的金(Au)的两层金属或厚度为5~10nm的钛(Ti)和厚度为30~70nm的钯(Pd)的两层金属。量子点大电极400为厚度为5~10nm的钛与厚度为30~70nm的金两层金属,或者厚度为5~10nm的钛与厚度为30~70nm的钯的两层金属;
绝缘层600,其形成在二氧化硅层102上,只覆盖量子点区域,量子点区域包括量子点小电极500、量子点大电极400的内部区域和离子注入区域200的内部区域。在本发明一实施例中,绝缘层600为氧化铝层,厚度为10~50nm,优选厚度为20nm。
为了更进一步验证通过本发明提出的半导体空穴型栅极电控量子点制备方法制作的半导体空穴型栅极电控量子点的性能,对半导体量子芯片做了一系列测试。通过测试,为基于半导体量子点的量子计算研究提供一种新的量子点材料和结构体系。
如图6及图7所示,以第一量子点701为例,利用绝缘层600退火后形成的束缚电荷,在下方激发出二维空穴气,形成导电沟道。通过改变施加在量子点小电极501(金属栅极)上的电压大小可以获得不同空穴载流子密度的导通条带。先将量子点小电极503、504、505接地,以避免对第一量子点701的干扰。在第一量子点701的欧姆接触电极303(源电极)上施加约20uV的交流激励电压,欧姆接触电极302(漏电极)接入锁相放大器SR830中测量通道的输运信号,如图10所示,通过扫描量子点小电极501(金属栅极)上施加的直流电压,可以看到电压值在约1V时,欧姆接触电极302(漏电极)开始有电流,随着金属栅极501上的电压逐步减小,导通电流增加。
对第二量子点702,通过调节量子点小电极中的三个电极L(505)、M(504)和R(503),可以改变第二量子点702的大小,当量子点的大小变小,可以将量子点中的空穴一个个排出。在电极L和R电压不变的条件下,扫描施加在量子点电极M上的电压值变化,可以获得如图11所示的一系列量子点中空穴从欧姆接触电极301(源电极)经过量子点输运到欧姆接触电极304(漏电极)中的库仑峰振荡过程。在电极M电压不变的条件下,同时扫描施加在量子点电极L、R的电极的电压值变化,可以获得如图12所示的三维库仑振荡蜂窝图。
所谓的库仑峰振荡即为量子隧穿过程,在宏观的经典世界中,物体不能穿过一个比自己高的势垒,但是在微观的量子力学中,电子或者空穴载流子在势阱的里面和外面都是概率分布的,电子或者空穴可以隧穿通过一定高度和宽度的势垒,不同的势垒高度和宽度,可以示意电子或者空穴不同的隧穿几率,也可以表示其在势阱里面和势阱外面分布几率。
图10、图11和图12所示的实验数据表明:本发明设计和制备的硅基空穴型栅极电控量子点可以很好地工作并且有着优秀的样品性能。因此,可以逐个地精确控制量子点中的空穴数量,当量子点中的空穴排到最后一个空穴时,通过施加平行于二维空穴气层的磁场,让自旋向上和向下的两个空穴状态分别编码量子比特的0和1,即形成了空穴型量子比特。使用电脉冲和微波可以对其进行量子比特操控。此外如上所述使用另外一个量子点701作为探测器进行探测,相当于制备了一个带探测器的空穴自旋量子比特芯片器件。本发明为后续量子比特制备与操控和量子计算研究奠定了坚实的基础。
综上所述,本发明提出一种半导体空穴型栅极电控量子点及其制备方法,通过刻蚀掉大部分氧化铝绝缘层,只保留半导体栅极电控量子点的量子点区域的氧化铝绝缘层,解决了传统硅半导体材料空穴型量子点中出现的本底电流问题。该半导体空穴型栅极电控量子点通过传统的耗尽型量子点的栅极结构进行电控调节,便可对量子点器件进行全电控。该制备方法为空穴自旋量子比特制备开辟了新思路。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种半导体栅极电控量子点,其特征在于,包括:
衬底(101);
二氧化硅层(102),其形成在所述衬底(101)上,所述二氧化硅层(102)上形成有离子注入区域(200)及量子点大电极(400),所述离子注入区域(200)制备有欧姆接触电极(300),所述二氧化硅层(102)上制备有量子点小电极(500),其中,所述量子点大电极(400)与所述量子点小电极(500)相连;
绝缘层(600),其形成在所述二氧化硅层(102)上,只覆盖量子点区域,其中,所述量子点区域包括所述量子点小电极(500)、所述量子点大电极(400)的内部区域和所述离子注入区域(200)的内部区域。
2.根据权利要求1所述的半导体栅极电控量子点,其特征在于,所述绝缘层(600)的厚度为10~50nm,所述二氧化硅层(102)的厚度为5~50nm。
3.根据权利要求1所述的半导体栅极电控量子点,其特征在于,所述量子点小电极(500)为厚度为2~10nm的钛与厚度为25~50nm的金的两层金属,或者厚度为2~10nm的钛与厚度为25~50nm的钯的两层金属;
所述量子点大电极(400)为厚度为5~10nm的钛与厚度为30~70nm的金的两层金属,或者厚度为5~10nm的钛与厚度为30~70nm的钯的两层金属;
所述欧姆接触电极(300)为厚度为2~5nm的钛和厚度为35~100nm的铝的两层金属。
4.根据权利要求1所述的半导体栅极电控量子点,其特征在于,所述绝缘层(600)为氧化铝层。
5.一种半导体栅极电控量子点的制备方法,其特征在于,包括:
S1,在二氧化硅层(102)上制备离子注入区域(200),并进行离子注入和退火;
S2,在所述离子注入区域制备欧姆接触电极(300),并制备量子点大电极(400);
S3,在所述二氧化硅层(102)上制备量子点小电极(500),其中,所述量子点大电极(400)与所述量子点小电极(500)相连;
S4,在所述二氧化硅层(102)上制备绝缘层(600),其中,所述绝缘层(600)只覆盖所述量子点区域,所述量子点区域包括所述量子点小电极(500)、所述量子点大电极(400)的内部区域和所述离子注入区域(200)的内部区域;
S5,对步骤S4后的器件作退火处理,得到所述量子点区域的二维空穴气。
6.根据权利要求5所述的半导体栅极电控量子点的制备方法,其特征在于,在所述步骤S5中,在0.05~0.2MPa的5%~15%氢气和95%~85%氮气的气氛中,380℃~430℃温度下退火10~30分钟。
7.根据权利要求5所述的半导体栅极电控量子点的制备方法,其特征在于,在所述步骤S4中,制备厚度为10~50nm的绝缘层(600)。
8.根据权利要求5所述的半导体栅极电控量子点的制备方法,其特征在于,在所述步骤S2中,镀厚度为2~5nm的钛和厚度为35~100nm的铝的两层金属作为所述欧姆接触电极(300);镀厚度为5~10nm的钛与厚度为30~70nm金的两层金属,或者厚度为5~10nm的钛与厚度为30~70nm钯的两层金属作为所述量子点大电极(400);
在所述步骤S3中,镀厚度为2~10nm的钛与厚度为25~50nm的金的两层金属,或者厚度为2~10nm的钛与厚度为25~50nm的钯的两层金属作为所述量子点小电极(500);
镀厚度为10~50nm的氧化铝作为所述绝缘层(600)。
9.根据权利要求5所述的半导体栅极电控量子点的制备方法,其特征在于,在所述步骤S1中,注入离子为硼,注入计量为1015cm-2,离子注入的深度为二氧化硅层(102)与衬底(101)界面处朝向衬底(101)方向1~10nm;退火真空度小于10-3Pa,退火温度为950~1050℃,时间为5~15分钟。
10.根据权利要求5所述的半导体栅极电控量子点的制备方法,其特征在于,在所述步骤S1之前还包括:
S0,在所述二氧化硅层(102)上制作金属标记(104),金属标记为厚度为5~10nm的钛与厚度为30~70nm的金的两层金属。
CN201910366140.3A 2019-04-30 2019-04-30 半导体栅极电控量子点及其制备方法 Active CN110137254B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910366140.3A CN110137254B (zh) 2019-04-30 2019-04-30 半导体栅极电控量子点及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910366140.3A CN110137254B (zh) 2019-04-30 2019-04-30 半导体栅极电控量子点及其制备方法

Publications (2)

Publication Number Publication Date
CN110137254A true CN110137254A (zh) 2019-08-16
CN110137254B CN110137254B (zh) 2021-07-09

Family

ID=67576043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910366140.3A Active CN110137254B (zh) 2019-04-30 2019-04-30 半导体栅极电控量子点及其制备方法

Country Status (1)

Country Link
CN (1) CN110137254B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211165A (zh) * 2020-03-09 2020-05-29 中国科学技术大学 一种量子芯片立体结构及其制作和封装方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244828A (en) * 1991-08-27 1993-09-14 Matsushita Electric Industrial Co., Ltd. Method of fabricating a quantum device
CN1399791A (zh) * 1999-11-25 2003-02-26 塞珀特尔电子有限公司 硅毫微结构,硅量子线阵列的形成方法,以及基于此的设备
US20050142753A1 (en) * 2003-12-31 2005-06-30 Kwan-Ju Koh Methods of forming silicon quantum dots and methods of fabricating semiconductor memory device using the same
CN206349380U (zh) * 2016-10-19 2017-07-21 中国人民解放军国防科学技术大学 一种基于石墨烯量子点的THz单光子探测器
CN107170813A (zh) * 2017-06-26 2017-09-15 中国科学技术大学 空穴型半导体电控量子点器件,其制备及使用方法
CN107706262A (zh) * 2017-09-18 2018-02-16 东南大学 光晶体管结构的柔性紫外探测器
CN109509787A (zh) * 2018-12-29 2019-03-22 中国科学技术大学 自组织锗硅纳米线量子点芯片及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5244828A (en) * 1991-08-27 1993-09-14 Matsushita Electric Industrial Co., Ltd. Method of fabricating a quantum device
CN1399791A (zh) * 1999-11-25 2003-02-26 塞珀特尔电子有限公司 硅毫微结构,硅量子线阵列的形成方法,以及基于此的设备
US20050142753A1 (en) * 2003-12-31 2005-06-30 Kwan-Ju Koh Methods of forming silicon quantum dots and methods of fabricating semiconductor memory device using the same
CN206349380U (zh) * 2016-10-19 2017-07-21 中国人民解放军国防科学技术大学 一种基于石墨烯量子点的THz单光子探测器
CN107170813A (zh) * 2017-06-26 2017-09-15 中国科学技术大学 空穴型半导体电控量子点器件,其制备及使用方法
CN107706262A (zh) * 2017-09-18 2018-02-16 东南大学 光晶体管结构的柔性紫外探测器
CN109509787A (zh) * 2018-12-29 2019-03-22 中国科学技术大学 自组织锗硅纳米线量子点芯片及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李海欧,等: "基于半导体量子点的量子计算", 《中国科学:信息科学》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211165A (zh) * 2020-03-09 2020-05-29 中国科学技术大学 一种量子芯片立体结构及其制作和封装方法

Also Published As

Publication number Publication date
CN110137254B (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
JP3902883B2 (ja) ナノ構造体及びその製造方法
US20090214851A1 (en) Nanostructure arrays
CN107170813B (zh) 空穴型半导体电控量子点器件,其制备及使用方法
He et al. Helium-ion-beam nanofabrication: extreme processes and applications
CN103578933B (zh) 具有降低的偏置温度不稳定性(bti)的器件
JP6283963B2 (ja) 電極対、その作製方法、デバイス用基板及びデバイス
Tilke et al. Low-energy electron-beam lithography using calixarene
CN110050187B (zh) 用于测量试样的小电位的设备、该设备的制造方法和应用
CN110137254A (zh) 半导体栅极电控量子点及其制备方法
CN209896068U (zh) 半导体栅极电控量子点
Tivarus et al. Direct measurement of quantum confinement effects at metal to quantum-well nanocontacts
Kubena et al. Dot lithography for zero‐dimensional quantum wells using focused ion beams
CN207068864U (zh) 空穴型半导体电控量子点器件和装置
CN210006742U (zh) 半导体量子芯片
CN107293581B (zh) 薄膜晶体管及制造方法与应用方法
Schloh et al. Microfabrication of WO3‐based microelectrochemical devices
Carlomagno et al. Surface Zn enrichment induced by excimer laser annealing in ZnO nanorods
Hartmann et al. Writing electronically active nanometer‐scale structures with a scanning tunneling microscope
Lee et al. Fabrication of ultrasmall devices on thin active GaAs membranes
CN1170318C (zh) 对电荷超敏感的库仑计及其制备方法
JP2005324325A (ja) ナノ構造体、電子放出素子及びカーボンナノチューブデバイスの製造方法
CN1160797C (zh) 点接触平面栅型单电子晶体管及其制备方法(二)
US20100072472A1 (en) Nanostructures With 0, 1, 2, and 3 Dimensions, With Negative Differential Resistance and Method for Making These Nanostructures
RU2489768C1 (ru) Способ получения пористого слоя оксида алюминия на изолирующей подложке
EP1070768B1 (de) Verfahren zur Herstellung von Monolagen aus Silizium-Nanoclustern in Siliziumdioxid

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant