CN110136769B - Otp寄存器数据修正方法、装置、计算机设备和存储介质 - Google Patents
Otp寄存器数据修正方法、装置、计算机设备和存储介质 Download PDFInfo
- Publication number
- CN110136769B CN110136769B CN201910302001.4A CN201910302001A CN110136769B CN 110136769 B CN110136769 B CN 110136769B CN 201910302001 A CN201910302001 A CN 201910302001A CN 110136769 B CN110136769 B CN 110136769B
- Authority
- CN
- China
- Prior art keywords
- data
- target
- target write
- ecc
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请涉及一种OTP寄存器数据修正方法、装置、计算机设备和存储介质。一个实施例中的方法包括:获取目标写入数据,由ECC辅助工具计算得到目标写入数据对应的目标校验数据;获取OTP寄存器中当前地址存储的第一数据,由ECC辅助工具计算得到第一数据对应的第一校验数据;将目标校验数据中与第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;将目标写入数据中与第一数据中数据位为0对应的所有数据位置零,得到第二数据;根据第二数据以及第二校验数据,采用ECC校验算法进行校验,得到输出数据;当输出数据等于目标写入数据时,得到目标写入数据的数据地址为当前地址,并根据目标写入数据对当前地址存储的第一数据进行修正。
Description
技术领域
本申请涉及数据处理领域,特别是涉及一种OTP寄存器数据修正方法、装置、计算机设备和存储介质。
背景技术
OTP(One Time Programmable,一次性可编程)寄存器属于单片机的一种存储器,程序烧入单片机后,将不可更改和清除。为了保证寄存器中存储数据的可靠及稳定性,通常会引入ECC(Error Correcting Code,错误检查和纠正)算法,ECC是一种能够实现错误检查和纠正的技术。在嵌入式系统中,所有代码和系统数据被存储在FLASH芯片或OTP寄存器中,FLASH芯片的特点是可多次擦写,而且掉电数据不会丢失。
而OTP寄存器很特殊,只可以编程一次,编程后就不可修改,具体来说,即数据位1能被改成0,但0永远不能改成1。比如一个32位的OTP寄存器,出厂的值是0XFFFFFFFF。如果将OTP寄存器的值写成了0XFFFFFFF0,那么最后4位再也不可能从0变成1,而其它数据位的1还可以改成0。通过ECC可以将写入数据计算出校验值,在数据写入的时候在数据后面跟着写入校验值数据,校验数据与OTP具有相同的特性,只能将1变成0。在读取OTP寄存器的数据时,程序读取的数据也是校验之后的数据。
传统的对OTP寄存器中的存储数据,只能进行一次烧写,当测试过程中发现程序出错,则将整个单片机丢弃。或者通过分区形式管理OTP寄存器的存储空间,将整个OTP寄存器的存储空间分为A区、B区、C区等,比如本次烧写A区,当发现程序出错,则丢弃整个A区所用程序。再重新烧写B区,以此使用整个OTP寄存器。即传统的方法对于OTP寄存器中的数据烧写,具有一次性的限制,无法实现数据修正。
发明内容
基于此,有必要针对上述技术问题,提供一种能够实现对OTP寄存器中数据进行更改的OTP寄存器数据修正方法、装置、计算机设备和存储介质。
一种OTP寄存器数据修正方法,所述方法包括:
获取目标写入数据,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据;
获取OTP寄存器中当前地址存储的第一数据,通过所述ECC辅助工具计算得到所述第一数据对应的第一校验数据;
将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;
将目标写入数据中与所述第一数据中数据位为0对应的所有数据位置零,得到第二数据;
根据所述第二数据以及所述第二校验数据,采用ECC校验算法进行校验,得到输出数据;
当所述输出数据等于所述目标写入数据时,得到所述目标写入数据的数据地址为所述当前地址,并根据所述目标写入数据对所述当前地址存储的第一数据进行修正。
在一个实施例中,所述将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零之前,还包括:
计算所述目标写入数据中数据位为1且所述第一数据对应的数据位为0的数据位数量;
所述通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据,包括:
当所述数据位数量小于或等于预设的ECC校正错误数量时,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据。
在一个实施例中,所述计算所述目标写入数据中数据位为1且所述第一数据对应的数据位为0的数据位数量之后,还包括:
当所述数据位数量大于预设ECC校正错误数量时,将所述当前地址存储的第一数据清零,并获取下一地址,将所述下一地址重新作为所述当前地址。
在一个实施例中,所述获取下一地址,将所述下一地址重新作为所述当前地址,包括:
获取下一地址,当所述下一地址为函数入口时,新增预设程序片段;
当新增预设程序片段后的下一地址为函数返回地址时,将处理后的下一地址重新作为所述当前地址。
在一个实施例中,所述将所述当前地址存储的第一数据清零,包括:通过对所述当前地址先后写入0X00000000和0X4000813的方式将所述当前地址存储的第一数据清零。
在一个实施例中,所述获取目标写入数据,包括:
根据输入的指令码获取目标写入数据,所述指令码为能跳转至所述OTP寄存器中存储的数据0XFFFFFFFF对应的校验数据0X3F的所有非程序区指令对应的指令码。
一种OTP寄存器数据修正装置,所述装置包括:
目标数据模块,用于获取目标写入数据,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据;
当前地址模块,用于获取OTP寄存器中当前地址存储的第一数据,通过所述ECC辅助工具计算得到所述第一数据对应的第一校验数据;
第一置零模块,用于将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;
第二置零模块,用于将目标写入数据中与所述第一数据中数据位为0对应的所有数据位置零,得到第二数据;
数据输出模块,用于根据所述第二数据以及所述第二校验数据,采用ECC校验算法进行校验,得到输出数据;
数据修正模块,用于当所述输出数据等于所述目标写入数据时,得到所述目标写入数据的数据地址为所述当前地址,并根据所述目标写入数据对所述当前地址存储的第一数据进行修正。
一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现以下步骤:
获取目标写入数据,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据;
获取OTP寄存器中当前地址存储的第一数据,通过所述ECC辅助工具计算得到所述第一数据对应的第一校验数据;
将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;
将目标写入数据中与所述第一数据中数据位为0对应的所有数据位置零,得到第二数据;
根据所述第二数据以及所述第二校验数据,采用ECC校验算法进行校验,得到输出数据;
当所述输出数据等于所述目标写入数据时,得到所述目标写入数据的数据地址为所述当前地址,并根据所述目标写入数据对所述当前地址存储的第一数据进行修正。
一种计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现以下步骤:
获取目标写入数据,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据;
获取OTP寄存器中当前地址存储的第一数据,通过所述ECC辅助工具计算得到所述第一数据对应的第一校验数据;
将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;
将目标写入数据中与所述第一数据中数据位为0对应的所有数据位置零,得到第二数据;
根据所述第二数据以及所述第二校验数据,采用ECC校验算法进行校验,得到输出数据;
当所述输出数据等于所述目标写入数据时,得到所述目标写入数据的数据地址为所述当前地址,并根据所述目标写入数据对所述当前地址存储的第一数据进行修正。
上述OTP寄存器数据修正方法、装置、计算机设备和存储介质,通过获取目标写入数据,由ECC辅助工具计算得到目标写入数据对应的目标校验数据;获取OTP寄存器中当前地址存储的第一数据,由ECC辅助工具计算得到第一数据对应的第一校验数据;将目标校验数据中与第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;将目标写入数据中与第一数据中数据位为0对应的所有数据位置零,得到第二数据;根据第二数据以及第二校验数据,采用ECC校验算法进行校验,得到输出数据;当输出数据等于目标写入数据时,得到目标写入数据的数据地址为当前地址,并根据目标写入数据对当前地址存储的第一数据进行修正,由此实现了对OTP寄存器中已写入数据的更改,以使单片机正常工作,这样可以提高单片机的利用率。
附图说明
图1为一个实施例中OTP寄存器数据修正方法的应用场景图;
图2为一个实施例中OTP寄存器数据修正方法的流程示意图;
图3为一个实施例中OTP寄存器内部数据结构示意图;
图4为一个实施例中OTP寄存器数据修正方法的流程示意图;
图5为一个实施例中电子产品调试设备的调试装置的结构框图;
图6为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
本申请提供的OTP寄存器数据修正方法,可以应用于如图1所示的应用环境中。用户终端102通过网络与控制装置104进行通信,OTP寄存器106通过有线或无线通信方式与控制装置104进行通信。用户可以通过用户终端输入目标写入数据,OTP寄存器中存储有数据。控制装置获取目标写入数据,由ECC辅助工具计算得到目标写入数据对应的目标校验数据;获取OTP寄存器中当前地址存储的第一数据,由ECC辅助工具计算得到第一数据对应的第一校验数据;将目标校验数据中与第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;将目标写入数据中与第一数据中数据位为0对应的所有数据位置零,得到第二数据;根据第二数据以及第二校验数据,采用ECC校验算法进行校验,得到输出数据;当输出数据等于目标写入数据时,得到目标写入数据的数据地址为当前地址,并根据目标写入数据对当前地址存储的第一数据进行修正。其中,用户终端102可以但不限于是各种个人计算机、笔记本电脑、智能手机和平板电脑,控制装置104可以用独立的服务器或者是多个服务器组成的服务器集群来实现。
在一个实施例中,如图2所示,提供了一种OTP寄存器数据修正方法,以该方法应用于图1中的控制装置为例进行说明,包括以下步骤:
步骤202,获取目标写入数据,通过ECC辅助工具计算得到目标写入数据对应的目标校验数据。
用户在测试时发现写入OTP寄存器的程序数据出错时,可以通过用户终端输入目标写入数据。ECC辅助工具用于计算写入数据的ECC校验码,校验码生成算法具体可以是:ECC校验每次对256字节的数据进行操作,包含列校验和行校验。对每个待校验的Bit位求异或,若结果为0,则表明含有偶数个1;若结果为1,则表明含有奇数个1。OTP寄存器内部数据存储示意图如图3所示,比如程序数据1、2、3、4是需要烧写的程序数据,烧写后OTP寄存器的物理数据实际上也等于程序数据1、2、3、4,在实际数据烧写时,不止烧写程序数据,还同时将程序数据对应的ECC冗余数据写入OTP寄存器。数据读取的时候是将程序数据及ECC冗余数据一起取出,但由于单片机无法获取ECC冗余数据,因此通过OTP寄存器内部的ECC校验纠正后的程序数据为最终读取到的数据。
步骤204,获取OTP寄存器中当前地址存储的第一数据,通过ECC辅助工具计算得到第一数据对应的第一校验数据。
步骤206,将目标校验数据中与第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据。
比如,OTP寄存器中当前地址存储的第一数据为0X12345678,第一校验数据为0X16;目标写入数据为0X20345678,目标校验数据为0X10。将目标校验数据0X10(对应的二进制为00010000)与第一校验数据0X16(对应的二进制为00010110)中数据位为0对应的所有数据位置零,即得到二进制数据00010000,因而第二校验数据为0X10。
步骤208,将目标写入数据中与第一数据中数据位为0对应的所有数据位置零,得到第二数据。
比如,OTP寄存器中当前地址存储的第一数据为0X12345678,第一校验数据为0X16;目标写入数据为0X20345678,目标校验数据为0X10。将目标写入数据0X20345678(对应的二进制为00100000001101000101011001111000)与第一数据0X12345678(对应的二进制为0001 001000110100 0101011001111000)中数据位为0对应的所有数据位置零,从而可以得到二进制数据为00000000001101000101011001111000,即第二数据为0X00345678。
步骤210,根据第二数据以及第二校验数据,采用ECC校验算法进行校验,得到输出数据。
比如,OTP寄存器中当前地址存储的第一数据为0X12345678,第一校验数据为0X16;目标写入数据为0X20345678,目标校验数据为0X10。经过处理之后得到第二校验数据0X10,第二数据0X00345678。根据第二数据0X00345678以及第二校验数据0X10,采用ECC校验算法进行校验,计算得到输出数据为0X20345678。
步骤212,当输出数据等于目标写入数据时,得到目标写入数据的数据地址为当前地址,并根据目标写入数据对当前地址存储的第一数据进行修正。
比如,OTP寄存器中当前地址存储的第一数据为0X12345678,第一校验数据为0X16;目标写入数据为0X20345678,目标校验数据为0X10;经过处理之后得到第二校验数据0X10,第二数据0X00345678。根据第二数据0X00345678以及第二校验数据0X10,采用ECC校验算法进行校验,计算得到输出数据为0X20345678。此时,输出数据0X20345678等于目标写入数据0X20345678,即得到目标写入数据的数据地址为当前地址,并根据目标写入数据对当前地址存储的第一数据进行修正,由OTP寄存器当前地址中存储的数据由0X12345678更改为0X20345678。
上述OTP寄存器数据修正方法,通过获取目标写入数据,由ECC辅助工具计算得到目标写入数据对应的目标校验数据;获取OTP寄存器中当前地址存储的第一数据,由ECC辅助工具计算得到第一数据对应的第一校验数据;将目标校验数据中与第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;将目标写入数据中与第一数据中数据位为0对应的所有数据位置零,得到第二数据;根据第二数据以及第二校验数据,采用ECC校验算法进行校验,计算得到输出数据;当输出数据等于目标写入数据时,得到目标写入数据的数据地址为当前地址,并根据目标写入数据对当前地址存储的第一数据进行修正,由此实现了对OTP寄存器中已写入数据的更改,以使单片机正常工作,这样可以提高单片机的利用率。
在一个实施例中,如图4所示,将目标校验数据中与第一校验数据中数据位为0对应的所有数据位置零之前,还包括:步骤404,计算目标写入数据中数据位为1且第一数据对应的数据位为0的数据位数量;通过ECC辅助工具计算得到目标写入数据对应的目标校验数据,包括:步骤406,当数据位数量小于或等于预设的ECC校正错误数量时,通过ECC辅助工具计算得到目标写入数据对应的目标校验数据。如果目标写入数据中数据位为1且第一数据对应的数据位为0的数据位数量,小于或等于ECC校验算法所能校正错误数,即可以对OTP寄存器当前地址存储的数据进行数据更改,那么通过ECC辅助工具计算得到目标写入数据对应的目标校验数据。通过设置判断条件,可以有效减少无效计算,加快处理速度。
在一个实施例中,计算目标写入数据中数据位为1且第一数据对应的数据位为0的数据位数量之后,还包括:当数据位数量大于预设ECC校正错误数量时,将当前地址存储的第一数据清零,并获取下一地址,将下一地址重新作为当前地址。如果目标写入数据中数据位为1且第一数据对应的数据位为0的数据位数量,大于ECC校验算法所能校正错误数,即无法对OTP寄存器当前地址存储的数据进行数据更改,那么将当前地址存储的第一数据清零,并获取下一地址,将下一地址作为更新的当前地址,重新进行判断。
在一个实施例中,获取下一地址,将下一地址重新作为当前地址,包括:获取下一地址,当下一地址为函数入口时,新增预设程序片段;当新增预设程序片段后获取到的下一地址为函数返回地址时,将下一地址重新作为当前地址。当无法对OTP寄存器当前地址存储的数据进行数据更改时,将获取到的下一地址作为更新的当前地址时,需判断下一地址是否为函数入口。如果是函数入口,则需要新增程序片段,在新增的程序片段中加入条件判断,判断依据为函数返回地址。在新增的程序片段中需要保证被清零处的函数正常运行,同时将错误程序修复,在这些操作后再跳回后续正常程序处,继续执行后续程序。
在一个实施例中,将当前地址存储的第一数据清零,包括:通过对当前地址先后写入0X00000000和0X4000813的方式将当前地址存储的第一数据清零。将OTP寄存器当前地址存储的所有数据清零的方法具体可以是:按照正常烧写数据至32位OTP寄存器的方法,第一次烧写0X00000000,目的是清除OTP寄存器存储区的所有数据。第二次烧写0X4000813,目的是清除OTP校验寄存器中存储的校验数据,从而可以保证任何OTP寄存器通过这两步操作后读取出来的数据均为0。
在一个实施例中,获取目标写入数据,包括:根据输入的指令码获取目标写入数据,指令码为能跳转至OTP寄存器中存储的数据0XFFFFFFFF对应的校验数据0X3F的所有非程序区指令对应的指令码。目标写入数据具体可以是根据跳转至目标地址OTP存储数据为0XFFFFFFFF,对应校验数据为0X3F的所有非程序区的指令对应的指令码得到,所以目标写入数据可以有很多选择,可以通过工具轮循搜索匹配。
在一个实施例中,数据如表1所示,获取OTP寄存器中当前地址的存储数据indata1。通过ECC辅助工具计算出OTP寄存器中当前地址存储的校验数据ecc1(如表1中index=2时,OTP当前地址存储的数据是0X12345678,校验数据是0X16),对比目标写入数据indata2(比如index=2时,需要写入数据是0X20345678)。计算目标写入数据数据位为1同时对应OTP寄存器中存储数据的数据位为0的数目err_cnt0,如果err_cnt0大于ECC算法所能校正错误数err_m,则OTP寄存器当前地址存储的数据不能修改为目标写入数据,将OTP寄存器当前地址存储的所有数据清零,获取下一地址存储的数据继续刚才的操作。如果err_cnt0小于或等于ECC算法所能校正错误数err_m,则通过ECC辅助工具计算需要写入数据的校验数据ecc2。将ecc2中ecc1中数据位等于0的所有数据位置0,得到ecc_3。将目标写入数据indata2中当前OTP寄存器中存储数据indata1等于0的所有数据位置0,得到indata3。由indata3及ecc3共同组成两次烧写后模拟出最终OTP寄存器对应的存储数据,以及indata3校验数据ecc3。通过ECC检验算法计算出indata3与ecc3校验出来的数据outdata4,如果outdata4等于indata2,则找到可以修改的数据地址为当前地址(index=2),目标写入数据为indata2。
表1
应该理解的是,虽然图2、4的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,图2、4中的至少一部分步骤可以包括多个子步骤或者多个阶段,这些子步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些子步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中,如图5所示,提供了一种OTP寄存器数据修正装置,包括:目标数据模块502、当前地址模块504、第一置零模块506、第二置零模块508、数据输出模块510和数据修正模块512。其中,目标数据模块,用于获取目标写入数据,通过ECC辅助工具计算得到目标写入数据对应的目标校验数据;当前地址模块,用于获取OTP寄存器中当前地址存储的第一数据,通过ECC辅助工具计算得到第一数据对应的第一校验数据;第一置零模块,用于将目标校验数据中与第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;第二置零模块,用于将目标写入数据中与第一数据中数据位为0对应的所有数据位置零,得到第二数据;数据输出模块,用于根据第二数据以及第二校验数据,采用ECC校验算法进行校验,得到输出数据;数据修正模块,用于当输出数据等于目标写入数据时,得到目标写入数据的数据地址为当前地址,并根据目标写入数据对当前地址存储的第一数据进行修正。
在一个实施例中,第一置零模块之前还包括:数量统计模块,用于计算目标写入数据中数据位为1且第一数据对应的数据位为0的数据位数量;目标数据模块用于当数据位数量小于或等于预设的ECC校正错误数量时,通过ECC辅助工具计算得到目标写入数据对应的目标校验数据。
在一个实施例中,数量统计模块之后还包括清零模块,用于当数据位数量大于预设ECC校正错误数量时,将当前地址存储的第一数据清零,并获取下一地址,将下一地址重新作为当前地址。
在一个实施例中,清零模块还用于获取下一地址,当下一地址为函数入口地址时,新增预设程序片段;当新增预设程序片段后获取到的下一地址为函数返回地址时,将下一地址重新作为当前地址。
在一个实施例中,清零模块还用于通过对当前地址先后写入0X00000000和0X4000813的方式将当前地址存储的第一数据清零。
在一个实施例中,目标数据模块还用于根据输入的指令码获取目标写入数据,指令码为能跳转至OTP寄存器中存储的数据0XFFFFFFFF对应的校验数据0X3F的所有非程序区指令对应的指令码。
关于OTP寄存器数据修正装置的具体限定可以参见上文中对于OTP寄存器数据修正方法的限定,在此不再赘述。上述OTP寄存器数据修正装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是终端,其内部结构图可以如图6所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种OTP寄存器数据修正方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图6中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,该存储器存储有计算机程序,该处理器执行计算机程序时实现任一实施例中OTP寄存器数据修正方法的步骤。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现任一实施例中OTP寄存器数据修正方法的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种OTP寄存器数据修正方法,其特征在于,所述方法包括:
获取目标写入数据,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据;
获取OTP寄存器中当前地址存储的第一数据,通过所述ECC辅助工具计算得到所述第一数据对应的第一校验数据;
将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;
将目标写入数据中与所述第一数据中数据位为0对应的所有数据位置零,得到第二数据;
根据所述第二数据以及所述第二校验数据,采用ECC校验算法进行校验,得到输出数据;
当所述输出数据等于所述目标写入数据时,得到所述目标写入数据的数据地址为所述当前地址,并根据所述目标写入数据对所述当前地址存储的第一数据进行修正;
其中,所述目标写入数据、所述目标校验数据、所述第一数据以及所述第一校验数据均为二进制数据。
2.根据权利要求1所述的方法,其特征在于,所述将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零之前,还包括:
计算所述目标写入数据中数据位为1且所述第一数据对应的数据位为0的数据位数量;
所述通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据,包括:
当所述数据位数量小于或等于预设的ECC校正错误数量时,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据。
3.根据权利要求2所述的方法,其特征在于,所述计算所述目标写入数据中数据位为1且所述第一数据对应的数据位为0的数据位数量之后,还包括:
当所述数据位数量大于预设ECC校正错误数量时,将所述当前地址存储的第一数据清零,并获取下一地址,将所述下一地址重新作为所述当前地址。
4.根据权利要求3所述的方法,其特征在于,所述获取下一地址,将所述下一地址重新作为所述当前地址,包括:
获取下一地址,当所述下一地址为函数入口地址时,新增预设程序片段;
当新增预设程序片段后获取到的下一地址为函数返回地址时,将所述下一地址重新作为所述当前地址。
5.根据权利要求3所述的方法,其特征在于,所述将所述当前地址存储的第一数据清零包括:
通过对所述当前地址先后写入0X00000000和0X4000813的方式将所述当前地址存储的第一数据清零。
6.根据权利要求1所述的方法,其特征在于,所述获取目标写入数据,包括:
根据输入的指令码获取目标写入数据,所述指令码为能跳转至所述OTP寄存器中存储的数据0XFFFFFFFF对应的校验数据0X3F的所有非程序区指令对应的指令码。
7.一种OTP寄存器数据修正装置,其特征在于,所述装置包括:
目标数据模块,用于获取目标写入数据,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据;
当前地址模块,用于获取OTP寄存器中当前地址存储的第一数据,通过所述ECC辅助工具计算得到所述第一数据对应的第一校验数据;
第一置零模块,用于将所述目标校验数据中与所述第一校验数据中数据位为0对应的所有数据位置零,得到第二校验数据;
第二置零模块,用于将目标写入数据中与所述第一数据中数据位为0对应的所有数据位置零,得到第二数据;
数据输出模块,用于根据所述第二数据以及所述第二校验数据,采用ECC校验算法进行校验,得到输出数据;
数据修正模块,用于当所述输出数据等于所述目标写入数据时,得到所述目标写入数据的数据地址为所述当前地址,并根据所述目标写入数据对所述当前地址存储的第一数据进行修正;
其中,所述目标写入数据、所述目标校验数据、所述第一数据以及所述第一校验数据均为二进制数据。
8.根据权利要求7所述的装置,其特征在于,所述第一置零模块之前还包括:
数量统计模块,用于计算所述目标写入数据中数据位为1且所述第一数据对应的数据位为0的数据位数量;
所述目标数据模块用于当所述数据位数量小于或等于预设的ECC校正错误数量时,通过ECC辅助工具计算得到所述目标写入数据对应的目标校验数据。
9.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至6中任一项所述方法的步骤。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至6中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302001.4A CN110136769B (zh) | 2019-04-16 | 2019-04-16 | Otp寄存器数据修正方法、装置、计算机设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910302001.4A CN110136769B (zh) | 2019-04-16 | 2019-04-16 | Otp寄存器数据修正方法、装置、计算机设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110136769A CN110136769A (zh) | 2019-08-16 |
CN110136769B true CN110136769B (zh) | 2020-11-24 |
Family
ID=67570000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910302001.4A Active CN110136769B (zh) | 2019-04-16 | 2019-04-16 | Otp寄存器数据修正方法、装置、计算机设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110136769B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111045600B (zh) * | 2019-11-05 | 2023-02-21 | 北京新忆科技有限公司 | 向存储器写入数据的方法、装置及存储介质 |
CN113255287B (zh) * | 2021-05-21 | 2023-03-14 | 珠海一微半导体股份有限公司 | 一种基于ral的otp寄存器验证方法 |
CN113010121B (zh) * | 2021-05-25 | 2021-09-07 | 高拓讯达(北京)科技有限公司 | 一种数据修改方法、装置、设备及存储介质 |
CN113254073B (zh) * | 2021-05-31 | 2022-08-26 | 厦门紫光展锐科技有限公司 | 数据处理方法及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1268437A (zh) * | 1999-03-30 | 2000-10-04 | 日本电气株式会社 | 半导体存储器 |
CN101576853A (zh) * | 2008-05-06 | 2009-11-11 | 群联电子股份有限公司 | 数据存取方法、使用此方法的控制器与存储系统 |
CN109697993A (zh) * | 2017-10-23 | 2019-04-30 | 北京兆易创新科技股份有限公司 | 数据纠错方法及装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020174397A1 (en) * | 2001-05-16 | 2002-11-21 | Fujitsu Limited | Method for error detection/correction of multilevel cell memory and multilevel cell memory having error detection/correction function |
JP2013196737A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR102326659B1 (ko) * | 2017-07-19 | 2021-11-16 | 삼성전자주식회사 | 비휘발성 메모리의 ecc 제어 방법 및 이를 수행하는 메모리 시스템 |
KR20190031787A (ko) * | 2017-09-18 | 2019-03-27 | 삼성전자주식회사 | 병렬 리드-모디파이-라이트 동작을 수행하는 메모리 장치 |
-
2019
- 2019-04-16 CN CN201910302001.4A patent/CN110136769B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1268437A (zh) * | 1999-03-30 | 2000-10-04 | 日本电气株式会社 | 半导体存储器 |
CN101576853A (zh) * | 2008-05-06 | 2009-11-11 | 群联电子股份有限公司 | 数据存取方法、使用此方法的控制器与存储系统 |
CN109697993A (zh) * | 2017-10-23 | 2019-04-30 | 北京兆易创新科技股份有限公司 | 数据纠错方法及装置 |
Non-Patent Citations (2)
Title |
---|
PCRAM-assisted ECC Management for Enhanced;Hakyong Lee等;《IEEE Transactions on Consumer Electronics》;20120927;全文 * |
基于BCH码的NAND Flash纠错算法设计与实现;陈昭林等;《电子测量技术》;20170331;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN110136769A (zh) | 2019-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110136769B (zh) | Otp寄存器数据修正方法、装置、计算机设备和存储介质 | |
US8694855B1 (en) | Error correction code technique for improving read stress endurance | |
TWI529735B (zh) | 二次組態記憶體裝置之錯誤更正碼方法與裝置 | |
US11093331B2 (en) | Method, device and computer program product for detecting incomplete write of data | |
US20140082264A1 (en) | Nand flash storage chip checking method and device | |
CN102356383B (zh) | 用于确定集成电路中的容错性的方法和系统 | |
TW201331946A (zh) | 使用錯誤校正碼編碼以驗證錯誤校正碼解碼操作 | |
US11003529B2 (en) | Encoding method and memory storage apparatus using the same | |
US20140344643A1 (en) | Hybrid memory protection method and apparatus | |
CN113391947B (zh) | Ssd raid条带掉电快速恢复方法、装置、计算机设备及存储介质 | |
US10514980B2 (en) | Encoding method and memory storage apparatus using the same | |
CN115762597A (zh) | 面向连续多位纠错码存储器的读写机制设计方法 | |
CN109671466B (zh) | 一种阈值电压调试方法、装置及电子设备 | |
CN109427401B (zh) | 编码方法和使用此方法的存储器存储装置 | |
CN116670652A (zh) | 在远程执行设备中提供基于主机的错误检测能力 | |
CN104598330B (zh) | 基于双备份的数据保存和校验方法 | |
US7240272B2 (en) | Method and system for correcting errors in a memory device | |
CN111143111B (zh) | Ssd映射表保护机制验证方法、装置、计算机设备及存储介质 | |
US20140122785A1 (en) | Data writing method and system | |
CN114093409A (zh) | 一种闪存校验方法、装置、计算机设备和存储介质 | |
WO2018218814A1 (zh) | 脱机交易记录保存方法、计算机设备和存储介质 | |
CN117056149B (zh) | 一种内存测试方法、装置、计算设备及存储介质 | |
CN107168817B (zh) | 应用于存储阵列的数据修复方法与装置及存储设备 | |
JP2005004288A (ja) | 誤り検出回路 | |
US20230359523A1 (en) | Memory integrity check |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder |
Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province Patentee after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province Patentee before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd. |
|
CP02 | Change in the address of a patent holder |