CN110135548A - 一种高频射频识别芯片解调盲区处理的数字电路装置 - Google Patents
一种高频射频识别芯片解调盲区处理的数字电路装置 Download PDFInfo
- Publication number
- CN110135548A CN110135548A CN201910422366.0A CN201910422366A CN110135548A CN 110135548 A CN110135548 A CN 110135548A CN 201910422366 A CN201910422366 A CN 201910422366A CN 110135548 A CN110135548 A CN 110135548A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- output
- circuit
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种高频射频识别芯片解调盲区处理的数字电路装置，包含：射频数据处理电路，使用射频输出时钟对射频输出数据进行采样处理，使处理后的数据和时钟时序关系相对固定；射频时钟处理电路，使用射频数据处理电路的输出信号对射频输出时钟进行逻辑运算，处理后的输出时钟信号可以有效避免毛刺；组合输出电路，根据解调数字电路对时钟信号和数据信号的逻辑要求，对输出数据和输出时钟进行逻辑运算，使其输出信号满足解调数字电路进行正确解码的逻辑要求。通过本装置处理后的输出数据和输出时钟，其时序关系稳定，并可有效避免时钟上的毛刺，可以满足后续解调数字电路稳定工作的需要，从而有效避免了高频射频识别芯片的盲区现象。
Description
技术领域
本发明属于高频射频识别芯片领域，具体来讲，属于高频射频识别协议规定的非接触式射频芯片解调电路的技术领域，包括但不限于ISO14443-A,ISO-15693,MiFare1,ISO18092,NFC等。
背景技术
高频射频识别芯片主要遵循ISO 14443,ISO-15693,MiFare1,ISO18092,NFC等协议，协议定义其载波频率为13.56MHz，副载波频率为载波频率的1/128。副载波会包括一个pause，每个副载波周期表示1比特数据，pause在1个副载波周期中出现的位置定义了当前副载波表示的数据是0或者1。
读卡机以载波频率对副载波信号进行调制，并发送给射频识别芯片。也就是说，读卡机发送给射频识别芯片的调制信号，每128个载波周期表示1比特数据。
解调功能电路可以实现将读卡机发送的调制后的信号进行正确解码，解出读卡器发出的数据的功能。
解调功能电路一般分为解调模拟电路和解调数字电路两部分，其中解调模拟电路的主要功能：
1.输出从载波中恢复出的时钟信号：射频输出时钟，恢复出的射频输出时钟频率为13.56MHz，非pause期间正常输出射频输出时钟，pause期间由于没有载波，则没有射频输出时钟输出；
2.输出解调后的数据信号：射频输出数据，射频输出数据信号表现为非pause期间值为1，pause期间值为0。
解调模拟电路输出的射频输出时钟和射频输出数据信号送给解调数字电路，解调数字电路的主要功能是根据收到的射频输出时钟和射频输出数据信号进行解码，解出读卡器发出的数据。
解调数字电路正确工作要求解调模拟电路在输出的时钟信号即射频输出时钟和解调后的数据信号即射频输出数据时序关系要相对稳定。
现实中大多数解调模拟电路性能不佳，当读卡机的场强变化或改变卡片在读卡机上的位置时，其射频输出时钟和射频输出数据的时序关系在每个pause到来时都不一样，其输出的射频输出时钟也可能会有毛刺，这样有可能会导致解调数字电路出现解码失败，射频识别芯片即会表现为盲区现象。
发明内容
本发明公开了一种高频射频识别芯片中解调盲区处理的数字电路装置，本发明能够适应解调模拟电路在不同场强下输出的射频输出时钟和射频输出数据两路信号时序关系不稳定的情况以及射频输出时钟可能携带毛刺的情况，可以有效解决盲区问题。
为了达到上述目的，本发明提供一种高频射频识别芯片中解调盲区处理的数字电路装置，对解调模拟电路输出的两路信号射频输出时钟和射频输出数据进行处理，处理后的两路信号为装置输出时钟和装置输出数据，将装置输出时钟和装置输出数据再送给解调数字电路进行解码。
本发明公开的装置包括：射频数据处理电路，射频时钟处理电路，组合输出电路。
所述射频数据处理电路实现对射频输出数据进行处理的功能，其输入为射频输出时钟和射频输出数据，输出信号为射频数据处理电路输出数据，与射频时钟处理电路和组合输出电路相连。
在射频数据处理电路中，射频输出时钟对射频输出数据进行采样处理，使处理后的射频数据处理电路输出数据和射频输出时钟具有固定的时序关系。
所述射频时钟处理电路实现对射频输出时钟进行处理的功能，其输入信号为射频输出时钟和射频数据处理电路输出数据，输出为射频时钟处理电路输出时钟。
在此电路中，由于射频数据处理电路输出数据已经和射频输出时钟有了固定的时序关系，所以根据射频数据处理电路中处理时使用的有效沿，可以将二者进行逻辑运算，这样可以有效避免逻辑运算后的时钟产生毛刺的情况发生，同时也避免了原来射频输出时钟所携带的毛刺。
与射频数据处理电路输出数据进行逻辑处理后的信号为射频时钟处理电路输出时钟，它作为射频时钟处理电路的输出信号，与组合输出电路相连。
所述组合输出电路实现将射频数据处理电路的输出信号射频数据处理电路输出数据和射频时钟处理电路的输出信号射频时钟处理电路输出时钟进行取反或其他逻辑运算。
射频数据处理电路输出数据和射频时钟处理电路输出时钟虽然有固定的时序关系，但不一定能够满足解调数字电路对二者逻辑关系的要求，所以需要进行取反或其他逻辑运算。取反或其他逻辑运算的选择取决于其后连接的解调数字电路电路进行解码所需要的逻辑关系。
组合输出电路的输出信号为组合输出电路输出数据和组合输出电路输出时钟，二者作为解调数字电路的输入。
可以看出，经过所述组合输出电路的输出信号：组合输出电路输出数据和组合输出电路输出时钟，其时序关系相对稳定，且组合输出电路输出时钟没有毛刺，可以有效避免数字解调电路解码错误的情况，从而避免了射频识别芯片中在不同读卡机场强下的盲区现象。
附图说明
图1为本发明中高频射频识别芯片盲区处理的数字电路装置和解调模拟电路与解调数字电路的连接关系示意图。
图2为本发明中高频射频识别芯片盲区处理的数字电路装置的结构图和连接示意图。
具体实施方式
以下根据图1和图2，具体说明本装置的较佳实施例。
如图1所示，为本发明提供的高频射频识别芯片盲区处理的数字电路装置和解调模拟电路与解调数字电路的连接关系，其输入为射频输出时钟和射频输出数据，其输出为组合输出电路输出数据和组合输出电路数据时钟。其中射频输出时钟和射频输出数据均为解调模拟电路的输出，组合输出电路输出数据和组合输出电路输出时钟作为解调数字电路的输入。
如图2所示，为本发明提供的高频射频识别芯片中盲区处理的数字电路装置的结构和连接关系。
射频输出时钟和射频输出数据作为输入信号进入本装置，首先进入射频数据处理电路。在射频数据处理电路中，首先采用两级寄存器使用射频输出时钟信号的上升沿对射频输出数据信号进行采样处理，第二个寄存器输出的信号为射频数据处理电路输出数据。
射频数据处理电路的输出信号射频数据处理电路输出数据的上升沿和下降沿都与射频输出时钟的上升沿有稳定的时序关系。射频数据处理电路输出数据作为射频输出数据处理电路的输出，分别输入到射频时钟处理电路和组合输出电路。
如图2所示，射频时钟处理电路的输入为射频输出时钟和射频数据处理电路输出数据。
在射频时钟处理电路中，射频数据处理电路输出数据取反并和射频输出时钟信号做或运算，运算后的信号为射频时钟处理电路输出时钟。由于射频数据处理电路输出数据和射频输出时钟的上升沿有稳定的时序关系，所以处理后的射频时钟处理电路输出时钟不会有毛刺。射频时钟处理电路输出时钟作为射频时钟处理电路的输出信号，输入到组合输出电路。
如图2所示，组合输出电路的输入为射频时钟处理电路输出时钟和射频数据处理电路输出数据，分别来自射频时钟处理电路和射频数据处理电路。
根据其后连接的解调数字电路的要求，本实施例中对射频时钟处理电路输出时钟和射频数据电路输出数据均做取反处理并将处理后的信号作为输出信号，输出信号为组合输出电路输出时钟和组合输出电路输出数据，二者将作为其后连接的解调数字电路的输入信号。
可以看出，组合输出电路输出时钟和组合输出电路输出数据作为解调数字电路的输入信号，和模拟解调电路输出的原始信号射频输出时钟和射频输出数据相比，其相对时序关系稳定，且避免了时钟信号上的毛刺，可供解调数字电路进行稳定的解码，有效避免了解调数字电路处理时可能出现的解码错误的情况，从而避免了高频射频识别芯片中在不同场强下表现出的盲区现象。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。比如在上述实施例中在射频数据处理电路中将上升沿采样替换为下降沿采样，或在射频时钟处理电路和组合输出电路中采用其他逻辑运算。因此，本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，进行各种修改或者对实施例进行应用原理的延展，这些也应视为本发明的保护范围。
Claims (4)
1.一种高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，包含：射频数据处理电路；
射频时钟处理电路，其与所述的射频数据处理电路连接；
组合输出电路，其与所述的射频数据处理电路以及射频时钟处理电路连接。
2.如权利要求1所述的高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，所述的射频数据处理电路，在此电路中，射频输出时钟对射频输出数据进行采样处理，处理后的信号为射频数据处理电路输出数据，射频数据处理电路输出数据和射频输出时钟具有固定的时序关系。此电路的输出信号为射频数据处理电路输出数据。
3.如权利要求1所述的高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，所述的射频时钟处理电路，在此电路中，采用所述的射频数据处理电路的输出信号射频数据处理电路输出数据，作为输入信号之一，由于射频数据处理点路输出数据已经和射频输出时钟有了固定的时序关系，所以根据射频数据处理电路中采样的有效沿，可以将二者进行逻辑处理，这样可以有效避免逻辑处理后的时钟产生毛刺的情况，逻辑处理后的信号为射频时钟处理电路输出时钟。此电路的输出信号为射频时钟处理电路输出时钟。
4.如权利要求1所述的高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，组合输出电路，在此电路中，对所述的射频数据处理电路和射频时钟处理电路的输出信号射频数据处理电路输出数据和射频时钟处理电路输出时钟进行处理，根据解调数字电路所需要的组合输出电路输出数据和组合输出电路输出时钟的逻辑关系对所述射频数据处理电路和射频时钟处理电路的输出信号进行逻辑运算。此电路的输出信号为组合输出电路输出数据和组合输出电路输出时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910422366.0A CN110135548A (zh) | 2019-05-21 | 2019-05-21 | 一种高频射频识别芯片解调盲区处理的数字电路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910422366.0A CN110135548A (zh) | 2019-05-21 | 2019-05-21 | 一种高频射频识别芯片解调盲区处理的数字电路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110135548A true CN110135548A (zh) | 2019-08-16 |
Family
ID=67571828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910422366.0A Pending CN110135548A (zh) | 2019-05-21 | 2019-05-21 | 一种高频射频识别芯片解调盲区处理的数字电路装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110135548A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158457A1 (en) * | 2000-05-26 | 2001-11-28 | Sony Corporation | Data synchronizer and data synchronization method |
| CN1912900A (zh) * | 2006-07-31 | 2007-02-14 | 华为技术有限公司 | 一种解码器及射频卡 |
| CN102496055A (zh) * | 2011-12-22 | 2012-06-13 | 广州中大微电子有限公司 | Rfid解调方式自动识别方法及自动识别电路 |
| CN103095447A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹集成电路有限责任公司 | 一种适用于iso14443协议的bpsk信号同步电路 |
| CN103297060A (zh) * | 2013-06-28 | 2013-09-11 | 上海爱信诺航芯电子科技有限公司 | 一种适用于高速率修正miller编码信号的解码电路 |
| CN104639483A (zh) * | 2013-11-11 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 基于14443-bpsk副载波数字相关解调电路 |
| CN105577149A (zh) * | 2014-10-09 | 2016-05-11 | 上海华虹集成电路有限责任公司 | Iso/iec 14443协议中卡片通讯解调后波形整形电路 |
| CN105718835A (zh) * | 2016-01-14 | 2016-06-29 | 大唐微电子技术有限公司 | 一种数字整形电路 |
| CN210038846U (zh) * | 2019-05-21 | 2020-02-07 | 上海明矽微电子有限公司 | 一种高频射频识别芯片解调盲区处理的数字电路装置 |
-
2019
- 2019-05-21 CN CN201910422366.0A patent/CN110135548A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158457A1 (en) * | 2000-05-26 | 2001-11-28 | Sony Corporation | Data synchronizer and data synchronization method |
| CN1912900A (zh) * | 2006-07-31 | 2007-02-14 | 华为技术有限公司 | 一种解码器及射频卡 |
| CN103095447A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹集成电路有限责任公司 | 一种适用于iso14443协议的bpsk信号同步电路 |
| CN102496055A (zh) * | 2011-12-22 | 2012-06-13 | 广州中大微电子有限公司 | Rfid解调方式自动识别方法及自动识别电路 |
| CN103297060A (zh) * | 2013-06-28 | 2013-09-11 | 上海爱信诺航芯电子科技有限公司 | 一种适用于高速率修正miller编码信号的解码电路 |
| CN104639483A (zh) * | 2013-11-11 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 基于14443-bpsk副载波数字相关解调电路 |
| CN105577149A (zh) * | 2014-10-09 | 2016-05-11 | 上海华虹集成电路有限责任公司 | Iso/iec 14443协议中卡片通讯解调后波形整形电路 |
| CN105718835A (zh) * | 2016-01-14 | 2016-06-29 | 大唐微电子技术有限公司 | 一种数字整形电路 |
| CN210038846U (zh) * | 2019-05-21 | 2020-02-07 | 上海明矽微电子有限公司 | 一种高频射频识别芯片解调盲区处理的数字电路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8258955B1 (en) | Adaptable detection threshold for RFID tags and chips | |
| US7994923B2 (en) | Non-contact electronic device | |
| EP0764920B1 (en) | Wireless communication data storing medium for receiving a plurality of carriers of different frequencies and a receiving method | |
| US8543163B2 (en) | Signal enhancer chip for radio frequency identification system and a signal enhancer | |
| US8437439B2 (en) | Signal processing apparatus, signal transmitting system, and signal processing method | |
| US8811542B2 (en) | HDX demodulator | |
| US9426008B2 (en) | Signal processing device and method | |
| KR101674776B1 (ko) | 네거티브 변조를 갖는 무접촉형 통신 방법 | |
| CN107896203A (zh) | Bpsk解调 | |
| US20100182129A1 (en) | Interference rejection in rfid tags | |
| JP2011130062A (ja) | 信号処理装置および方法 | |
| US7308249B2 (en) | Communication between electromagnetic transponders | |
| CN107070564B (zh) | 一种能自适应载波波形的调制解调系统 | |
| JPH10222632A (ja) | 携帯データ・キャリアに用いるクロック信号の再現装置および方法 | |
| CN113919463B (zh) | 一种基于fpga的收发双系统远距离rf读卡系统 | |
| CN108449742A (zh) | 一种近场通信的辅助解调系统和方法 | |
| CN110135548A (zh) | 一种高频射频识别芯片解调盲区处理的数字电路装置 | |
| CN210038846U (zh) | 一种高频射频识别芯片解调盲区处理的数字电路装置 | |
| US8283975B2 (en) | Data processing system | |
| JP2006344228A (ja) | Ｉｃカードリーダ | |
| CN103345648B (zh) | 一种rfid标签设备指纹认证系统 | |
| CN104811408A (zh) | 用于非接触式读写器的副载波解调器和副载波解调方法 | |
| CN114826309A (zh) | 超外差射频结构和电子设备 | |
| JP3891077B2 (ja) | Ｉｃカードリーダ | |
| CN105654014B (zh) | 一种可兼容高低速信号解调的射频信号解调电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |