CN110134178B - 一种无线时钟树、方法和电路 - Google Patents

一种无线时钟树、方法和电路 Download PDF

Info

Publication number
CN110134178B
CN110134178B CN201910355116.XA CN201910355116A CN110134178B CN 110134178 B CN110134178 B CN 110134178B CN 201910355116 A CN201910355116 A CN 201910355116A CN 110134178 B CN110134178 B CN 110134178B
Authority
CN
China
Prior art keywords
resistor
trigger
resistance value
signal source
clock tree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910355116.XA
Other languages
English (en)
Other versions
CN110134178A (zh
Inventor
粟涛
农姗珊
陈弟虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201910355116.XA priority Critical patent/CN110134178B/zh
Publication of CN110134178A publication Critical patent/CN110134178A/zh
Application granted granted Critical
Publication of CN110134178B publication Critical patent/CN110134178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种无线时钟树、方法和电路。该无线时钟树方法，包括以下步骤：在增强信号源的强度时，第一电阻的阻值变小以及第二电阻的阻值变大，使得D触发器的触发端被触发而输出预设电平；以及在减小所述信号源的强度时，所述第一电阻的阻值变小以及所述第二电阻的阻值变大，使得所述D触发器的触发端触发失效。本发明提供的无线时钟树、方法和电路通过信号源的强度变化以改变第一电阻和第二电阻的阻值，使得D触发器被触发而输出预设电平，从而不需要时钟信号在穿过漫长的传输线路，开关级数大幅度降低，可以大大减少了时钟树缓冲器的个数，大量节约了片上资源，并且简化了后端的设计流程，可以去掉时钟树综合这一步骤。

Description

一种无线时钟树、方法和电路
技术领域
本发明属于时钟电路领域，尤其是一种时钟树、方法和电路。
背景技术
随着集成电路技术的不断进步,为专门目的设计的集成电路(ASIC)的规模越来越大,时钟树的规模也越来越大。在数字IC设计中,时钟信号占据着重要地位,各时序元件之间的数据传输由一个同步时钟信号控制。时钟信号对集成电路的性能起着关键性的作用,也就是说,时钟信号的设计质量决定了芯片性能的好坏。
时钟树是个由许多缓冲单元(buffer cell)平衡搭建的网状结构。它有一个源点，一般是时钟输入端(clock input port)，也有可能是design内部某一个单元输出脚(celloutput pin)，然后由一级一级的缓冲单元搭建而成，具体级数根据具体设计以及所使用的单元而定。
在数字电路中，时钟信号是翻转速度最快，驱动负载最多，传输距离最长的信号。由于芯片运行速度越来越高，时钟信号快速翻转不仅会造成功耗过大，同时也会由于开关速度太快而引发不必要的开关噪声。时钟信号连接的时序单元较多,由于其带载能力是有限的，为了满足时序要求，还会采用大量的缓冲器，因此也占用了很多芯片资源，在芯片面积一定的情况下,将引起布线拥塞甚至布线不通的问题。而时钟信号传输距离长，时钟分支信号在到达寄存器的时钟端口过程中，都会存在线网等延时等，即时钟偏移(skew)。时钟速度变快后，skew过大也是一个芯片设计人员亟待解决的问题。在传统的芯片后端流程中，为了进行时序收敛，会专门花一部分时间进行时钟树综合(CTS)这一步骤，由于设置不同，往往还需要重复综合修改，花费大量时间。
发明内容
本发明的目的在于提供一种无线时钟树、方法和电路，旨在解决现有时钟树传输距离过长的缺陷。
为此，本发明提供了一种无线时钟树方法，包括以下步骤：
在增强信号源的强度时，第一电阻的阻值变小以及第二电阻的阻值变大，使得D触发器的触发端被触发而输出预设电平；以及
在减小所述信号源的强度时，所述第一电阻的阻值变大以及所述第二电阻的阻值变小，使得所述D触发器的触发端触发失效。
优选地，所述信号源为磁场，所述第一电阻包括具有负磁致效益的磁致电阻，所述第一电阻的阻值与所述信号源的磁场强度负相关。
优选地，所述信号源为磁场，所述第二电阻包括具有正磁致效益的磁致电阻，所述第二电阻的阻值与所述信号源的磁场强度正相关。
优选地，所述信号源为热源，用于控制所述第一电阻和第二电阻的温度，所述第一电阻包括具有负温度系数的热敏电阻，所述第一电阻的阻值与所述第一电阻的温度负相关；
所述第二电阻包括具有正温度系数的热敏电阻，所述第二电阻的阻值与所述第二电阻的温度正相关。
一种无线时钟树，包括：
电源，包括电源端和GND端
信号源，与所述电源的电源端连接；
时钟树单元，包括D触发器、第一电阻和第二电阻，所述D触发器，与所述电源的电源端连接；所述第一电阻一端与所述电源端连接，另外一端与所述D触发器的触发端连接；所述第二电阻一端与所述电源端和所述D触发器的触发端连接，另外一端与所述电源的GND端连接；
在增强信号源的强度时，第一电阻的阻值变小以及第二电阻的阻值变大，使得D触发器的触发端被触发而输出预设电平；以及在减小所述信号源的强度时，所述第一电阻的阻值变大以及所述第二电阻的阻值变小，使得所述D触发器的触发端触发失效。
优选地，所述信号源为施加在所述第一电阻和第二电阻的磁场，所述第一电阻包括具有负磁致效益的磁致电阻，所述第一电阻的阻值与所述信号源的磁场强度负相关；所述第一电阻包括具有正磁致效益的磁致电阻，所述第二电阻的阻值与所述信号源的磁场强度正相关。
优选地，所述信号源为热源，用于控制所述第一电阻和第二电阻的温度，所述第一电阻包括具有负温度系数的热敏电阻，所述第一电阻的阻值与所述第一电阻的温度负相关；所述第二电阻包括具有正温度系数的热敏电阻，所述第二电阻的阻值与所述第二电阻的温度正相关。
一种电路，包括所述的无线时钟树。
与现有技术相比，本发明提供的无线时钟树、方法和电路通过信号源的强度变化以改变第一电阻和第二电阻的阻值，使得D触发器被触发而输出预设电平，从而不需要时钟信号在穿过漫长的传输线路，开关级数大幅度降低，可以大大减少了时钟树缓冲器的个数，大量节约了片上资源，极大地降低了芯片自身功耗，有效解决了时钟树占用芯片资源高的问题，并且简化了后端的设计流程，可以去掉时钟树综合这一步骤。
另外，该无线时钟树、方法和电路的信号源对电路的均匀覆盖，各第一电阻和第二电阻的响应时间基本相同，可以降低时钟信号的偏移，减小了相应的开关噪声，通过信号源的强度变化来触发D触发器，降低了时钟信号传输过程中的翻转次数，减小了时钟树产生的开关噪声。
附图说明
图1是所述电路的结构示意图。
图2是所述无线时钟树的结构示意图。
图3是掺杂金的InSb材料(取掺杂比α＝12/16)在磁场下电阻率的变化图。
图4是Pr1-xSrxMnO3(取x＝2)在磁场下电阻率的变化图。
具体实施方式
下面结合附图，对本发明做进一步说明。
图1是所述电路的结构示意图，如图1所示，该电路包括多个芯片电路10和或者多个无线时钟树单元20，每个时钟树单元20可以为一个或多个芯片电路10提供时钟信号。
图2是所述无线时钟树的结构示意图。如图2所示，该无线时钟树包括电源、信号源和时钟树单元。其中，电源包括电源端和GND端，所述时钟树单元包括D触发器DFF、第一电阻R负和第二电阻R正。所述D触发器DFF与所述电源的电源端连接，所述信号源用于改变第一电阻R负和第二电阻R正阻值以产生可以触发D触发器DFF或者使得D触发器DFF的触发失效的时钟信号。
本实施方式中，所述信号源为施加在所述第一电阻R负和第二电阻R正的磁场，所述第一电阻R负包括具有负磁致效益的磁致电阻，所述第一电阻R负的阻值与所述信号源的磁场强度负相关。所述第一电阻R负包括具有正磁致效益的磁致电阻，所述第二电阻R正的阻值与所述信号源的磁场强度正相关。磁电阻效应是指材料的电阻率在外加磁场的情况下发生变化的物理现象。正磁阻效应是外加磁场强度增大，电阻阻值上升的现象；负磁阻效应是外加磁场强度增大，电阻阻值下降的现象。
具体的，第一电阻R负一端与所述电源端连接，另外一端与所述D触发器DFF的触发端连接。例作为示例性地，第一电阻R负可以采用具有正磁阻效应(如掺杂金的InSb材料)。图3是掺杂金的InSb材料(取掺杂比α＝12/16)在磁场下电阻率的变化图，其中零场(即磁场强度为零)电阻率为5.37x10-4Ω·m。
第二电阻R正一端与所述电源端和所述D触发器DFF的触发端连接，另外一端与所述电源的GND端连接。作为示例性地，第二电阻R正采用具有负磁阻效应(如Pr1-xSrxMnO3材料)的磁致电阻制作，可以保证在磁场不变化时，这对电阻的功耗接近于0，除输入源是磁场外，其达到效果与反相器一致。图4是Pr1-xSrxMnO3(取x＝2)在磁场下电阻率的变化图，其中零场电阻率为8.5x10-5Ω·m。
假设采用SMIC130nm工艺，可以制造出长度最短为0.13um，面积最小为0.13um*0.13um的电阻，利用电阻公式R＝ρl/s(其中的ρ就是电阻率，l为材料的长度，S为面积)可以算出，在零磁场场时，第一电阻R负＝6.5X107Ω，第二电阻R正＝4130Ω，可以看到第一电阻R负远大于第二电阻R正，相当于传统时钟树的结构中最后一级反相器的关闭(输出为0)的状态。取磁场强度为5T时，第一电阻R负＝6.5X106Ω，第二电阻R正＝4.13X109Ω，可以看到第一电阻R负远小于第二电阻R正，相当于传统时钟树的结构中最后一级反相器的开启(输出为1)的状态。因此无需时钟树结构，仅使用一对别具有正磁阻效应及负磁阻效应的磁致电阻就可以模拟时钟树最后一级反相器的行为，从而驱动D触发器DFF。
在增强信号源的强度时，第一电阻R负的阻值变小以及第二电阻R正的阻值变大，使得D触发器DFF的触发端被触发而输出预设电平；以及在减小所述信号源的强度时，所述第一电阻R负的阻值变小以及所述第二电阻R正的阻值变大，使得所述D触发器DFF的触发端触发失效。因此，该第一电阻R负与信号源负相关，第二电阻R正与信号源正相关。通过信号源的变化来改变第一电阻R负和第二电阻R正的阻值，从而产生可以触发D触发器DFF的时钟信号，即通过控制信号源实现时钟源的作用。
另外一些实施方式中，所述信号源为热源，用于控制所述第一电阻R负和第二电阻R正的温度，所述第一电阻R负包括具有负温度系数的热敏电阻，所述第一电阻R负的阻值与所述第一电阻R负的温度负相关；所述第二电阻R正包括具有正温度系数的热敏电阻，所述第二电阻R正的阻值与所述第二电阻R正的温度正相关。
另外一些实施方式中，所述信号源为光源，所述第一电阻R负包括具有光敏效益的光敏电阻，所述第一电阻R负的阻值与所述光源照射在所述第一电阻R负的光强负相关；所述第二电阻R正包括具有光敏效益的光敏电阻，所述第二电阻R正的阻值与所述光源照射在所述第二电阻R正的光强负相关。本领域技术人员理解，在同一电路中，可以仅适用同一类型的信号源，例如仅适用磁场、光源或者热源，但是可以使用不同类型的信号源，只要各信号源可以同步控制第一电阻和第二电阻的变化即可。
下面详细描述无线时钟树的工作过程。本实施方式中，所述信号源为磁场，所述第一电阻R负包括具有负磁致效益的磁致电阻，所述第一电阻R负的阻值与所述信号源的磁场强度负相关。所述第一电阻R负包括具有正磁致效益的磁致电阻，所述第二电阻R正的阻值与所述信号源的磁场强度正相关。利用外加磁场的周期性变化，给D触发器DFF以激励，从而实现数据的有效传递。
数据到来时，增强信号源的强度(即磁场强度)，第一电阻R负的阻值由大变小，第二电阻R正的阻值由小变大，使得D触发器DFF的触发端被触发而输出预设电平，本周期数据通过D触发器DFF向下传递。
减小所述信号源的强度(即磁场强度)，所述第一电阻R负的阻值由小变大，所述第二电阻R正的阻值由大变小，使得所述D触发器DFF的触发端触发失效，等待下一周期数据。
在另一些实施方式中，所述信号源为热源，用于控制所述第一电阻R负和第二电阻R正的温度，所述第一电阻R负包括具有负温度系数的热敏电阻，所述第一电阻R负的阻值与所述第一电阻R负的温度负相关。所述第二电阻R正包括具有正温度系数的热敏电阻，所述第二电阻R正的阻值与所述第二电阻的温度正相关。在又一些实施方式中，所述信号源为光源，所述第一电阻R负包括具有光敏效益的光敏电阻，所述第一电阻R负的阻值与所述光源照射在所述第一电阻R负的光强负相关，所述第二电阻R正包括具有光敏效益的光敏电阻，所述第二电阻R正的阻值与所述光源照射在所述第二电阻R正的光强负相关。
现有的时钟树结构中，由于时钟信号到达数字电路各个部分所用时间的差异，也即是两个不同地方的D触发器DFF被触发的时间是有差异的，而导致时钟树存在时钟偏斜的现象。而在本实施方式中，当磁场足够，同样的磁致电阻材料对磁场响应时间应当是一致的，也就是说，两个不同地方的D触发器DFF的触发时间是一致的。
本实施方式提供的无线时钟树、方法和电路通过信号源的强度变化以改变第一电阻R负和第二电阻R正的阻值，使得D触发器DFF被触发而输出预设电平，从而不需要时钟信号在穿过漫长的传输线路，开关级数大幅度降低，可以大大减少了时钟树缓冲器的个数，大量节约了片上资源，极大地降低了芯片自身功耗，有效解决了时钟树占用芯片资源高的问题，并且简化了后端的设计流程，可以去掉时钟树综合这一步骤。
另外，该无线时钟树、方法和电路的信号源对电路的均匀覆盖，各第一电阻R负和第二电阻R正的响应时间基本相同，可以降低时钟信号的偏移，减小了相应的开关噪声，通过信号源的强度变化来触发D触发器DFF，降低了时钟信号传输过程中的翻转次数，减小了时钟树产生的开关噪声。
应该理解，本发明并不局限于上述实施方式，凡是对本发明的各种改动或变型不脱离本发明的精神和范围，倘若这些改动和变型属于本发明的权利要求和等同技术范围之内，则本发明也意味着包含这些改动和变型。

Claims (7)

1.一种无线时钟树方法，其特征在于，包括以下步骤：
在增强信号源的强度时，第一电阻的阻值变小以及第二电阻的阻值变大，使得D触发器的触发端被触发而输出预设电平；以及
在减小所述信号源的强度时，所述第一电阻的阻值变大以及所述第二电阻的阻值变小，使得所述D触发器的触发端触发失效。
2.如权利要求1所述的无线时钟树方法，其特征在于：所述信号源为磁场，所述第一电阻包括具有负磁致效益的磁致电阻，所述第一电阻的阻值与所述信号源的磁场强度负相关。
3.如权利要求1所述的无线时钟树方法，其特征在于：所述信号源为磁场，所述第二电阻包括具有正磁致效益的磁致电阻，所述第二电阻的阻值与所述信号源的磁场强度正相关。
4.如权利要求1所述的无线时钟树方法，其特征在于：所述信号源为热源，用于控制所述第一电阻和第二电阻的温度，所述第一电阻包括具有负温度系数的热敏电阻，所述第一电阻的阻值与所述第一电阻的温度负相关；
所述第二电阻包括具有正温度系数的热敏电阻，所述第二电阻的阻值与所述第二电阻的温度正相关。
5.一种无线时钟树，其特征在于，包括：
电源，包括电源端和GND端；
信号源，与所述电源的电源端连接；
时钟树单元，包括D触发器、第一电阻和第二电阻，所述D触发器，与所述电源的电源端连接；所述第一电阻一端与所述电源端连接，另外一端与所述D触发器的触发端连接；所述第二电阻一端与所述电源端和所述D触发器的触发端连接，另外一端与所述电源的GND端连接；
在增强信号源的强度时，第一电阻的阻值变小以及第二电阻的阻值变大，使得D触发器的触发端被触发而输出预设电平；以及在减小所述信号源的强度时，所述第一电阻的阻值变大以及所述第二电阻的阻值变小，使得所述D触发器的触发端触发失效。
6.如权利要求5所述的无线时钟树，其特征在于：所述信号源为施加在所述第一电阻和第二电阻的磁场，所述第一电阻包括具有负磁致效益的磁致电阻，所述第一电阻的阻值与所述信号源的磁场强度负相关；所述第一电阻包括具有正磁致效益的磁致电阻，所述第二电阻的阻值与所述信号源的磁场强度正相关。
7.如权利要求6所述的无线时钟树，其特征在于：所述信号源为热源，用于控制所述第一电阻和第二电阻的温度，所述第一电阻包括具有负温度系数的热敏电阻，所述第一电阻的阻值与所述第一电阻的温度负相关；所述第二电阻包括具有正温度系数的热敏电阻，所述第二电阻的阻值与所述第二电阻的温度正相关。
CN201910355116.XA 2019-04-29 2019-04-29 一种无线时钟树、方法和电路 Active CN110134178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910355116.XA CN110134178B (zh) 2019-04-29 2019-04-29 一种无线时钟树、方法和电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910355116.XA CN110134178B (zh) 2019-04-29 2019-04-29 一种无线时钟树、方法和电路

Publications (2)

Publication Number Publication Date
CN110134178A CN110134178A (zh) 2019-08-16
CN110134178B true CN110134178B (zh) 2023-04-07

Family

ID=67575692

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910355116.XA Active CN110134178B (zh) 2019-04-29 2019-04-29 一种无线时钟树、方法和电路

Country Status (1)

Country Link
CN (1) CN110134178B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474448A (zh) * 2002-08-09 2004-02-11 ���µ�����ҵ��ʽ���� 半导体集成电路器件的设计方法及设计装置
CN103218011A (zh) * 2013-03-08 2013-07-24 福州瑞芯微电子有限公司 基于soc芯片的时钟树结构的设计方法
CN104320125A (zh) * 2014-10-17 2015-01-28 启芯瑞华科技（武汉）有限公司 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法
CN105138735A (zh) * 2015-07-30 2015-12-09 中山大学 一种多宏单元多时钟芯片的时钟树综合方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337997B2 (en) * 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474448A (zh) * 2002-08-09 2004-02-11 ���µ�����ҵ��ʽ���� 半导体集成电路器件的设计方法及设计装置
CN103218011A (zh) * 2013-03-08 2013-07-24 福州瑞芯微电子有限公司 基于soc芯片的时钟树结构的设计方法
CN104320125A (zh) * 2014-10-17 2015-01-28 启芯瑞华科技（武汉）有限公司 低功耗同步时序数字电路芯片及该芯片时钟信号生成方法
CN105138735A (zh) * 2015-07-30 2015-12-09 中山大学 一种多宏单元多时钟芯片的时钟树综合方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种应用于A/D转换器的Flash单元的设计;高大明等;《微电子学》;20060820(第04期);第480-487页 *

Also Published As

Publication number Publication date
CN110134178A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US7221193B1 (en) On-chip termination with calibrated driver strength
KR101156031B1 (ko) 지연회로 및 가변지연회로
US8508273B2 (en) Apparatus and method for outputting data of semiconductor memory apparatus
US7486126B2 (en) Semiconductor integrated circuit with pulse generation sections
US8456190B2 (en) Controllable storage elements for an IC
US20080068060A1 (en) Low-Power, Programmable Multi-Stage Delay Cell
US7492185B1 (en) Innovated technique to reduce memory interface write mode SSN in FPGA
US6653873B1 (en) Large loading driver circuit with high speed and low crowbar current
TW201840132A (zh) 數位控制延遲線
US20120249213A1 (en) Alternate power gating enablement
US5159278A (en) State machine architecture providing increased resolution of output timing
CN110134178B (zh) 一种无线时钟树、方法和电路
US6707331B1 (en) High speed one-shot circuit with optional correction for process shift
US20070210846A1 (en) Inverter gate delay line with delay adjustment circuit
TW202207624A (zh) 晶片外驅動系統
CN101572537B (zh) 半导体器件的输出电路
JP2011124689A (ja) バッファ回路
CN103903643B (zh) 半导体装置的数据写入电路
US9915696B1 (en) Area-efficient performance monitors for adaptive voltage scaling
KR100575891B1 (ko) 반도체 장치의 입력회로
CN106940423A (zh) 多功能芯片内置的测试电路
TW578376B (en) Output circuit and control method for reducing SSO effect
JP4754715B2 (ja) クロック信号の選択出力方法および選択出力回路
KR101103066B1 (ko) 반도체 메모리 장치의 어드레스 지연 회로
KR100625295B1 (ko) 라스 액티브 시간 룩 아웃 제어 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant