CN105138735A - 一种多宏单元多时钟芯片的时钟树综合方法 - Google Patents

Abstract

本发明公开了一种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤：S1.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树；S2.将H型时钟树的缓冲器全部替换成反相器对；S3.划分芯片的所有时钟的重要等级；S4.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。该方法适用于宏单元和时钟都特别多的芯片，有着良好的时钟偏移和时钟延迟,并且所用器件少，功耗小。

Description

一种多宏单元多时钟芯片的时钟树综合方法

技术领域

本发明涉及一种芯片后端设计中时钟树综合的方法，特别是涉及宏单元和时钟都特别多的芯片的时钟树综合方法。

背景技术

目前国内外研究的时钟网络结构主要有H树形结构、X树形结构、二叉树结构、平衡树型结构、网格型结构、鱼骨型结构等。

其中，二叉树结构是一种常用的树状时钟分布，其在不规则的电路设计中可得到良好的时钟树综合结果。如果单元库缓冲器件的输出电阻和时钟源的连线电阻大小相差不大，则可以用一个缓冲器来驱动整个时钟网络。

但是，对于深亚微米及更先进的工艺，缓冲器的输出电阻很难做到和时钟源的连线电阻的阻值差不多，因而需要在时钟分布网络中插入很多的缓冲器，对于多宏单元多时钟芯片的时钟树综合设计，随着缓冲器的增大，一方面，使得二叉树结构时钟偏差(skew)很大，另一方面在使用工具集成电路编译器(ICCompiler)进行RC平衡树时，工具负载极大，使得工具超负荷运行甚至不能处理。

H树形结构是理想的时钟分布网络，它的实现方法是：时钟源连着第一级H树的中心，信号由此中心传播到H树的四个端点，四个端点的信号分别再作为下一级H树的中心，如此拓扑结构，最终，时钟信号便能到所有时序单元的时钟端。

对于多宏单元多时钟芯片的时钟树综合设计，使用H型时钟树综合的方式比使用工具自动进行RC平衡树综合方式会有更好的效果。

但是，一方面，为了让H树能够正常地传递信号，避免信号的变形，H树形的互连线宽度需逐级缩减。这也意味着H树型结构存在布线限制和不一致的扇出限制，并且，当进入纳米级的工艺后，H型树的线长问题会使得连线延迟的问题越来越明显，使得此种结构往往用于小型的时钟树设计中。

另一方面，使用H型时钟树综合方法，大规模的芯片中存在大量的寄存器，工具不能处理大量寄存器的H型时钟树综合。并且，从理论上来说，寄存器摆放不规则，工具会做不好H型时钟树，倘若人工手动尝试，工作量会非常大。

发明内容

本发明的目的是提供一种多宏单元多时钟芯片的时钟树综合方法，该方法适用于宏单元和时钟都特别多的芯片，有着良好的时钟偏移和时钟延迟,并且所用器件少，功耗小。

为了达到上述目的，本发明采用如下技术方案：

一种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤：

S1.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树。

S2.将H型时钟树的缓冲器全部替换成反相器对。

S3.划分芯片所有时钟的重要等级。

S4.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。

进一步地，在使用不同工艺时，所述一定的相邻缓冲器的连线距离范围不同；所述插入的缓冲器的电容大小也不同。

作为一种具体的实施例，在使用SMIC130工艺时，所述一定的相邻缓冲器的连线距离范围为553.5um-830.25um。

进一步地，插入的缓冲器的电容小于等于0.2pf。

进一步地，所述步骤S2具体为：使用工具命令语言输入替换脚本，集成电路编译器根据所述替换脚本，执行替换命令，将H型时钟树的缓冲器全部替换成反相器对。

作为一种具体的实施例，所述划分芯片所有多个时钟的重要等级的规则为：时钟频率越高，重要等级越高；当时钟频率相同时，时钟覆盖范围越大，重要等级越高。

进一步地，在所述对逐个时钟做RC平衡时钟树前，还包括以下步骤：输入环境清理命令将时钟树综合环境清理干净，再加载待做时钟的时序约束文件和工作环境设定文件。

与现有技术相比，本发明的有益效果在于：

本发明通过手动做H型结构的时钟树，减少了时钟器件的使用，由此降低芯片的功耗，且保证了时钟树综合有好的时钟偏移(skew)和时钟延时(latency)结果。另外使用工具自动按时钟重要等级顺序综合寄存器间时钟，可以减少大量手动操作的困难和耗时。同时，通过手动和自动综合时钟树的方式的综合结果更优。

附图说明

图1是本发明的多宏单元多时钟芯片的时钟树综合方法流程图。

图2是本发明的手动插入缓冲器的位置示意图。

图3是不同驱动能力的反向器对的负载电容走势图。

图4是不同驱动能力的反向器对的路径时延走势图。

具体实施方式

下面将结合附图1-2以及具体实施方法来详细说明本发明，在本发明的示意性实施及说明用来解释本发明，但并不作为对本发明的限定。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

如图1所示，本发明一种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤：

步骤S1：按照一定的相邻缓冲器的连线距离范围，在各个宏单元的之间手动插入多个缓冲器，构建多个H型时钟树，并固定所述缓冲器。

一种具体的实施例，在手动插入时钟器件之前，通过指定模块区域命令create_bound，在芯片上指定deinterlacer_inst、dvi_inst、adjust_inst、csc_inst、clock_management_inst、param_adaptor_inst、vga_inst、enhance_inst、sdram_inst、sys_config_inst、scalar_inst/bicubic_0/interpolation_inst等功能电路模块的摆放位置和大小，也即指定bound的区域，也就是相应模块下寄存器摆放的位置。

为了节省插入器件时间，本发明优选缓冲器(buffer)作为首次插入进行H型时钟树设计的时钟器件。

如图2所示，对上述芯片采用H型的时钟树结构，首先在宏单元的时钟端口附近手动插入时钟器件，然后按照一定的连线距离范围，在各个宏单元之间的水平和垂直的位置手动插入时钟器件，构建成H形状，即H型时钟树。

具体地，根据SMIC130工艺，首先插入偶数个CLKBUFX16的器件。

即在如图2所示的小圆点处，插入相应的缓冲器。图2中，大矩形表示一个宏单元，矩形上下端的小矩形表示宏单元的两个时钟端口，图2中1、2、3、4分别表示插入的第一级、第二级、第三级、第四级缓冲器。时钟由第一级buffer传到第二级buffer，再从第二级buffer传到第三级buffer，依次类推。图中，第四级buffer便与宏单元的时钟端口相连，箭头表示时钟传播方向。

为了避免造成插入过多的时钟器件，从而增大时钟路径上消耗的功耗，一种具体的实施例，在使用SMIC130工艺时，在553.5um-830.25um的连线距离范围插入缓冲器，所述连线距离范围即图中相邻小圆点之间的距离，如1和2之间的距离，2和3之间等。

优选地，在使用SMIC130工艺时，插入的缓冲器(buffer)的电容不超过0.2pf，连线不超过750um。

需要说明的是，以上所述在553.5um-830.25um距离范围插入时钟器件、电容不超过0.2pf，以及连线不超过750um只是一种具体的实施例SMIC130工艺中的连线距离范围和电容，并不代表对本发明插入时钟器件距离范围、插入缓冲器电容、以及负载连接的长度的限制。具体H型时钟树时钟器件的负载和连线长度，需权衡负载电容，传递时间和器件数量，功耗的关系，进行相应调整，也即在使用不同工艺时，时钟器件的负载和连线长度不同。

步骤S2.将H型时钟树的缓冲器全部替换成反相器对。

为了使在同样的系统时钟下，同一条路径，同样的位置插入时钟器件，时钟延时和时钟偏移尽可能的小，将时钟树缓冲器替换成反相器对。

根据SMIC130工艺，如图3和图4，可以清楚地得知，CLKINVX16器件做H型时钟树具有较好的质量，即使用CLKINVX16器件做H型时钟树，其负载电容cap和路径延时增量incr综合最小。为了使得H型时钟树具有较好的质量，将偶数个CLKBUFX16全部替换为CLKINVX16器件。

具体地，所述步骤S2具体为：使用工具命令语言输入替换脚本，集成电路编译器根据所述替换脚本，执行替换命令，将H型时钟树的缓冲器全部替换成反相器对。

所述替换脚本为：

foreachbuf_cell{adjust_inst/disp_buffer_34

adjust_inst/disp_buffer_35}{

setbuf_in[all_connected$buf_cell/A]

setbuf_out[all_connected$buf_cell/Y]

remove_cell$buf_cell

create_cell$buf_cellslow_1v08c125/CLKINVX20

connect_net$buf_in$buf_cell/A

connect_net$buf_out$buf_cell/Y

}。

步骤S3:划分芯片的所有时钟的重要等级。

所述划分芯片的多个时钟的重要等级的依据为：时钟频率的高低和时钟覆盖范围的大小。也即将芯片的全部时钟划分重要等级。

具体地，按照时钟频率高低进行划分，时钟频率从高到底，依次划分重要等级。也即时钟频率越高，重要等级越高。

对于频率相同的时钟，根据模块大小来划分，模块越大，时钟覆盖范围越大，时钟覆盖范围越大的，优先综合，也即时钟覆盖范围越大，等级顺序越重要。

步骤S4:按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。

作为一种具体的实施例，使用后端工具集成电路编译器(ICCompiler)工具，根据时钟重要性等级顺序对逐个时钟做RC平衡树综合。

优选地，在做新的RC平衡树之前，需要使用环境清理命令(remove_sdc命令)将时钟树综合环境清理干净，之后再将待做时钟的时序约束文件和工作环境设定文件加载，以便读取正确的时钟树综合结果。

以将八个时钟一起做RC平衡树综合(CTS)为例，使用不同的方法时，得到不同的结果。其中，按照重要性等级顺序做RC平衡树综合的方式得到的skew和latency都最小。

同时，通过本发明的多宏单元多时钟的芯片时钟树综合方法，得到的时钟树设计结果skew和latency都很小，并且所用的时钟器件，即clkcells也不多。

以上对本发明实施例所提供的技术方案进行了详细介绍，本文中应用了具体个例对本发明实施例的原理以及实施方式进行了阐述，以上实施例的说明只适用于帮助理解本发明实施例的原理；同时，对于本领域的一般技术人员，依据本发明实施例，在具体实施方式以及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种多宏单元多时钟芯片的时钟树综合方法，其特征在于，包括以下步骤：

S1.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树；

S2.将H型时钟树的缓冲器全部替换成反相器对；

S3.划分芯片的所有时钟的重要等级；

S4.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。

2.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于：在使用不同工艺时，所述一定的相邻缓冲器的连线距离范围不同，插入的缓冲器的电容大小也不同。

3.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，在使用SMIC130工艺时，所述一定的相邻缓冲器的连线距离范围为553.5um-830.25um。

4.根据权利要求3所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，插入的缓冲器的电容小于等于0.2pf。

5.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，所述步骤S2具体为：使用工具命令语言输入替换脚本，集成电路编译器根据所述替换脚本，执行替换命令，将H型时钟树的缓冲器全部替换成反相器对。

6.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于，所述划分芯片所有时钟的重要等级的规则为：时钟频率越高，重要等级越高；当时钟频率相同时，时钟覆盖范围越大，重要等级越高。

7.根据权利要求1所述的多宏单元多时钟芯片的时钟树综合方法，其特征在于：在所述对逐个时钟做RC平衡时钟树前，还包括以下步骤：输入环境清理命令将时钟树综合环境清理干净，再加载待做时钟的时序约束文件和工作环境设定文件。