CN110119539A - 一种组合逻辑电路单粒子翻转效应传播规律的分析方法 - Google Patents
一种组合逻辑电路单粒子翻转效应传播规律的分析方法 Download PDFInfo
- Publication number
- CN110119539A CN110119539A CN201910310367.6A CN201910310367A CN110119539A CN 110119539 A CN110119539 A CN 110119539A CN 201910310367 A CN201910310367 A CN 201910310367A CN 110119539 A CN110119539 A CN 110119539A
- Authority
- CN
- China
- Prior art keywords
- combinational logic
- logic circuit
- circuit module
- input
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
为了克服现有获得单粒子翻转的错误状态在逻辑电路中的传播规律方法成本高、效率低的技术问题,本发明提供了一种组合逻辑电路单粒子翻转效应传播规律的分析方法,通过局部建模结合统计方法来分析单粒子翻转效应在组合逻辑电路中的传播规律,适用于任意大规模数字集成电路中的组合逻辑电路单粒子翻转效应传播敏感性分析,成本低,效率高。
Description
技术领域
本发明属于集成电路辐射效应领域,涉及一种利用电路真值表开展组合逻辑电路单粒子翻转效应传播规律的分析方法。
背景技术
辐射环境中的单个高能粒子,穿过电子器件及电路敏感区域后,通过电离作用产生的大量电子-空穴对,被器件及电路内部电场收集,导致器件辐射损伤,统称为单粒子效应。
单粒子效应类型主要有单粒子翻转(SEU)、单粒子瞬态(SET)和单粒子功能中断(SEFI)等。单粒子翻转是高能粒子入射后导致器件逻辑状态翻转的现象;单粒子瞬态是高能粒子入射后导致产生异常脉冲信号的现象;单粒子功能中断是由于单粒子翻转和单粒子瞬态在电路中传播,导致逻辑电路不能完成规定的逻辑功能的现象。由于输入输出的逻辑关系存在,并非所有的翻转均会产生逻辑功能错误。
现代数字逻辑电路可划分为时序逻辑电路和组合逻辑电路。时序逻辑电路存在记忆单元,易发生单粒子翻转效应,当效应产生的状态翻转传递到后级电路时,可引发模块电路的单粒子功能中断效应。组合逻辑电路不存在记忆单元,易发生单粒子瞬态效应,当效应产生的瞬态脉冲传递到后级电路时,可直接引发模块电路的单粒子功能中断效应,也可通过后级时序逻辑电路错误锁存后,间接引发模块电路的单粒子功能中断效应。
随着集成电路工艺节点的缩小,电路的拓扑结构更加复杂,单粒子翻转的错误状态在逻辑电路中的传播规律对于科学评价电路的抗辐射性能以及确定抗辐射加固方案和策略具有重要指导意义。现有的单粒子翻转错误状态在逻辑电路中的传播规律是通过逻辑仿真方法分析,要求完整的电路建模和长周期的逻辑仿真才能实现,成本高,效率低。
发明内容
为了克服现有获得单粒子翻转的错误状态在逻辑电路中的传播规律方法成本高、效率低的技术问题,本发明提出了一种组合逻辑电路单粒子翻转效应传播规律的分析方法,通过该方法的分析,能够获得前级时序逻辑电路单粒子翻转状态错误会引发后级时序逻辑电路状态错误的几率,即单粒子效应传递的敏感性。
本发明的技术解决方案是:
一种组合逻辑电路单粒子翻转效应传播规律的分析方法,其特殊之处在于,包括以下步骤:
步骤1:从数字逻辑电路网表中获取多个相对独立的组合逻辑子电路;
步骤2:以多输入单输出的原则,将其中一个组合逻辑子电路拆分为多个组合逻辑电路模块,分别记为组合逻辑电路模块一、组合逻辑电路模块二……组合逻辑电路模块K;
步骤3:计算步骤2构建的组合逻辑电路模块一的真值表,真值表中应包含所有可能状态的输入项和与输入项所对应的输出项;
步骤4:根据评估的单粒子效应类别,建立组合逻辑电路模块一的敏感状态传递向量列表:
4.1】根据评价单粒子效应的要求,确定前级电路产生的状态翻转数量Nevent;若单位翻转,则Nevent=1;若两位翻转,则Nevent=2,以此类推;
4.2】将步骤3所得的真值表中每项输入与其对应的输出单独封装为一个状态项Sm={Tpm,Om},得到状态项列表m∈[0,2N-1];
4.3】遍历计算任意两个状态项Sm,Sn输入参数之间的逻辑距离Dim,n和输出参数之间的逻辑距离Dom,n:
其中,Bit(b)用于获取二进制表述b值中“1”的个数;
表示对x、y进行异或运算;
m,n∈[0,2N-1];
4.4】遍历计算从状态项Sm变化到状态项Sn的错误传递因子fem,n和状态转移因子ftm,n:
4.5】遍历构建从状态项Sm变化到状态项Sn的敏感状态传递向量STm,n:
STm,n={Sm,Sn,Dim,n,Dom,n,fem,n,ftm,n};
4.6】构建敏感状态传递向量列表VST:
步骤5:计算组合逻辑电路模块一输出的错误几率:
5.1】获得无故障条件下组合逻辑电路模块一处于状态项Sm的概率密度p(Sm),m∈[0,2N-1];
5.2】遍历敏感状态传递向量列表VST,计算组合逻辑电路模块一的错误传递概率P(Nevent):
步骤6:采用步骤3-5的方法,分别得到组合逻辑电路模块二……组合逻辑模块K输出的错误传递几率;
步骤7:采用步骤2-6的方法,分别得到其余组合逻辑子电路中所有组合逻辑电路模块输出的错误传递几率。
进一步地,步骤1)具体为:
1.1】提取数字逻辑电路网表中的时序逻辑单元,所述时序逻辑单元包括触发器、锁存器、存储单元;
1.2】将所述数字逻辑电路电路网表与步骤1.1】获得的时序逻辑单元进行异或运算后,得到多个相对独立的电路,将这些相对独立的电路分别进行封装,得到多个相对独立的组合逻辑子电路。
进一步地,步骤2)具体为:
2.1】选择组合逻辑子电路的其中一个输出端口;
2.2】从所选输出端口向组合逻辑子电路的输入端口方向进行搜索,搜索影响该输出端口的所有驱动单元和驱动网络,当到达组合逻辑子电路的输入端口时,停止搜索;
2.3】将步骤2.2】搜索到的所有驱动单元和驱动网络作为内部电路网表,构建封装为组合逻辑电路模块一;
2.4】遍历选择当前组合逻辑子电路的其余输出端口,采用步骤2.1】-2.3】的方法分别构建组合逻辑模块二......组合逻辑模块K。
进一步地,步骤3)具体为:
3.1】提取组合逻辑电路模块一的输入端口,并按序编入端口总线Port,所述端口总线Port的宽度为N,N等于组合逻辑电路模块一的输入端口数量;
3.2】构建所述端口总线Port的输入向量VTp:
VTp=[0,1,…,Tpn,…,2N-1]
3.3】以输入向量VTp为输入激励,采用测试或仿真的方法,获得每个Tpn对应的输出值On,构成组合逻辑电路模块一的真值表;Tpn指VTp中第n个输入向量。
进一步地,步骤5.1】中采用时间片记录法获取概率密度p(Sm)。
进一步地,步骤5.1】中采用等概率法估算概率密度p(Sm)。
本发明的有益效果:
1.本发明通过局部建模结合统计方法来分析单粒子翻转效应在组合逻辑电路中的传播规律,适用于任意大规模数字集成电路中的组合逻辑电路单粒子翻转效应传播敏感性分析,成本低,效率高。
2.针对具体的目标电路,采用本发明获得的单粒子效应传递敏感性分析结果,有助于甄别组合逻辑电路设计中的逻辑缺陷与单粒子效应敏感路径,有利于制定有针对性的目标电路抗单粒子效应加固策略。
3.采用本发明的方法,可形成目标电路单粒子效应敏感性分析的计算机辅助分析算法和分析工具软件。
附图说明
图1为典型的数字逻辑电路的基本结构示意图。
图2为典型的去除时序逻辑单元后的数字逻辑子电路,图2中附图标记:1、2、3-组合逻辑子电路。
图3为数字逻辑子电路示例(带前后级时序逻辑单元)。
图4为构建的组合逻辑电路模块一和组合逻辑电路模块二,其中:(a)为组合逻辑电路模块一,(b)为组合逻辑电路模块二。
图5为组合逻辑电路模块1的真值表。
图6为组合逻辑电路模块1的状态项列表。
图7为组合逻辑电路模块1的敏感状态传递向量列表。
图8为本发明分析方法的流程图。
具体实施方式
以下结合附图和具体实施例对本发明作进一步说明。
本实施例是针对如图1所示的数字逻辑电路网表中的一个组合逻辑电路模块进行分析,分析评价其单位单粒子翻转效应传播的敏感性,具体过程如下(参见图8):
步骤1,从图1所示数字逻辑电路网表中获取多个相对独立的组合逻辑子电路:
1.1】识别出数字逻辑电路网表中的时序逻辑单元;通常触发器、锁存器、存储单元等属于时序逻辑单元;
1.2】将1.1】识别出的时序逻辑单元与原数字逻辑电路网表进行异或运算,得到3个相对独立的电路,将这3个相对独立的电路分别进行封装,得到如图2所示的3个相对独立的组合逻辑子电路,即图2中所示的组合逻辑子电路1、组合逻辑子电路2和组合逻辑子电路3。
步骤2,构建组合逻辑电路模块:
展开其中一个组合逻辑子电路如图3所示,该组合逻辑子电路为四输入两输出结构。
2.1】选择其中一个输出端口O0;
2.2】从输出端口O0向输入端口I0、I1、I2、I3方向进行搜索,搜索影响输出端口O0的所有内部驱动单元和内部驱动网络,如果搜索到的内部驱动单元也存在内部驱动单元和内部驱动网络时,继续搜索,直至到达组合逻辑子电路的四个输入端口I0、I1、I2、I3,得到9个内部驱动单元和8个内部驱动网络;内部驱动网络包括内部反相器、逻辑与门、逻辑或门,每个内部逻辑门的输出会产生新的内部驱动网络。
2.3】以O0为输出端口、以I0、I1、I2、I3为输入端口,以2.2】得到的9个内部驱动单元和8个内部驱动网络作为内部电路网表,构建如图4中(a)图所示的组合逻辑电路模块一;
2.4】选择另一个输出端口O1,采用2.1】-2.3】的方法构建如图4中(b)图所示的组合逻辑电路模块二。
步骤3:计算组合逻辑电路模块一的真值表:
3.1】提取组合逻辑电路模块一的输入端口I0、I1、I2、I3,按序编入端口总线Port={I0、I1、I2、I3},端口总线Port的宽度N为4(总线的宽度等于输入端口的数量);
3.2】构建端口总线Port的输入向量VTp:
VTp=[0,1,,…,15]
3.3】以输入向量VTp为输入激励,采用测试或仿真的方法获取每个激励Tpn(Tpn指VTp中第n个输入向量)对应的输出值On,最终由Tpn和On构成组合逻辑电路模块一的真值表,如图5所示,图5中最后1列是输出O。这里的测试方法是搭建一个实际电路,然后输入激励观察输出,从而能够得到真值表;仿真方法是指逻辑仿真,构建逻辑电路模型。测试和仿真均属于常规公知方法。
步骤4:根据评估的单粒子效应类别,建立敏感状态传递向量列表:
4.1】根据评价单位单粒子效应的要求(只发生一个状态翻转),确定前级电路产生的状态翻转数量Nevent=1。前级电路的输出即为后级电路的输入,Nevent=1即表示目标模块的输入信号中存在一位翻转。
4.2】将图5所示真值表中每项输入与其对应的输出单独封装为一个状态项Sm={Tpm,Om},即将第1项输入与其对应的输出单独封装为一个状态项S0={0,0,0,0,1},将真值表中第2项输入与其对应的输出单独封装为一个状态项S1={0,0,0,1,1},将真值表中第3项输入与其对应的输出单独封装为一个状态项S2={0,0,1,0,1},以此类推,得到如图6所示的状态项列表,S0、S1、S2对应图6中的S(0)、S(1)、S(2)……,图6中最后1列表示第0项输出O0;
4.3】遍历计算任意两个状态项Sm和Sn输入参数之间的逻辑距离Dim,n和输出参数之间的逻辑距离Dom,n:
Dim,n表示组合逻辑电路模块一从状态项Sm变化到状态项Sn时,输入端口同时发送单粒子翻转的个数;
Dom,n表示组合逻辑电路模块一从状态项Sm变化到状态项Sn时,输出端口同时发送单粒子翻转的个数;当Dom,n>0时,组合逻辑电路模块一将把输入端口的错误传递到输出端口;
Bit(b)用于获取二进制表述b值中“1”的个数;例如二进制数b=00110011,则Bit(b)的值为b中为“1”的个数,即Bit(b)=4;
表示对x、y进行异或运算;
m,n∈[0,2N-1];
利用上述公式计算的Dim,n和Dom,n分别如下:
S0和S1:输入参数之间的逻辑距离
输出参数之间的逻辑距离
S0和S2:输入参数之间的逻辑距离
输出参数之间的逻辑距离
S0和S3:输入参数之间的逻辑距离
输出参数之间的逻辑距离
……
S0和S14:输入参数之间的逻辑距离
输出参数之间的逻辑距离
S0和S15:输入参数之间的逻辑距离
输出参数之间的逻辑距离
S1和S2:输入参数之间的逻辑距离
输出参数之间的逻辑距离
S1和S3:输入参数之间的逻辑距离
输出参数之间的逻辑距离
……
S1和S14:输入参数之间的逻辑距离
输出参数之间的逻辑距离
S1和S15:输入参数之间的逻辑距离
输出参数之间的逻辑距离
……
S14和S15:输入参数之间的逻辑距离
输出参数之间的逻辑距离
4.4】遍历计算从状态项Sm变化到状态项Sn的错误传递因子fem,n和状态转移因子ftm,n:
利用上述公式计算的fem,n和ftm,n分别如下:
fe0,1=0(Do0,1=0)
fe0,2=0(Do0,2=0)
fe03=0(Do0,3=0)
……
fe0,14=1(Do0,14=1)
fe0,15=1(Do0,15=1)
……
fe1,2=0(Do1,2=0)
fe1,3=0(Do1,3=0)
……
fe1,14=1(Do0,14=1)
fe1,15=1(Do0,15=1)
……
fe14,15=0(Do0,3=0)
4.5】遍历任意两个状态项,构建从状态项Sm变化到状态项Sn的敏感状态传递向量STm,n:STm,n={Sm,Sn,Dim,n,Dom,n,fem,n,ftm,n};
分别为:
ST0,1={0 1 1 0 0 0.25};
ST0,2={0 2 1 0 0 0.25};
ST0,3={0 3 2 0 0 0.25};
……
ST0,14={0 14 3 1 1 0.25};
ST0,15={0 15 4 1 1 0.25};
ST1,2={1 2 2 0 0 0.25};
ST1,3={1 3 1 0 0 0.25};
……
ST1,14={1 14 4 1 1 0.25};
ST1,15={1 15 3 1 1 0.25};
……
ST14,15={14 15 1 0 0 0.25};
4.6】分别判断逻辑距离Di0,1、Di0,2、Di0,3、......、Di0,15、Di1,2、Di1,3、......、Di1,15、......、Di14,15是否等于前级电路产生的状态翻转数量Nevent,若是,则将逻辑距离所对应的敏感状态传递向量计入敏感状态向量列表,从而实现敏感状态向量列表VST的构建,构建好的敏感状态向量列表VST如图7所示;若否,则将逻辑距离所对应的敏感状态传递向量丢弃不用;也就是说只有等于Nevent的距离所对应的敏感状态传递向量才计入敏感状态向量列表。
步骤5:计算组合逻辑电路模块一的单位单粒子翻转错误传递的几率:
5.1】获得无故障条件下组合逻辑电路模块一与状态项Sm相关的概率密度p(Sm),m∈[0,2N-1],本实施例中m=0,1,2,3...15。
获得p(Sm)较佳的方法是采用时间片记录法,即针对每个状态项Sm设计一个记数器Cm,记录组合逻辑电路模块一正常工作T周期内,组合逻辑电路模块一实际输入信号完全匹配状态项Sm的输入信号的时间,则:
对于难以用试验或仿真方法获得p(Sm)时,或通过设计明确输入状态是对称分布的,可采用等概率法估算组合逻辑电路模块一的p(Sm),即p(Sm)=1/2N。
本实施例是简单考虑为四个输入端对称分布,因此:
5.2】遍历4.6】所构建的敏感状态传递向量列表VST中的敏感状态传递向量ST,计算获得组合逻辑电路模块一的错误传递概率P(Nevent=1):
步骤6:采用与上述步骤3-5相同的方法,能够得到图3所示组合逻辑子电路中其余组合逻辑电路模块的错误传递概率。
采用与步骤2-6相同的方法,能够得到其余2个组合逻辑子电路中所有组合逻辑电路模块的错误传递概率。
Claims (6)
1.一种组合逻辑电路单粒子翻转效应传播规律的分析方法,其特征在于,包括以下步骤:
步骤1:从数字逻辑电路网表中获取多个相对独立的组合逻辑子电路;
步骤2:以多输入单输出的原则,将其中一个组合逻辑子电路拆分为多个组合逻辑电路模块,分别记为组合逻辑电路模块一、组合逻辑电路模块二……组合逻辑电路模块K;
步骤3:计算步骤2构建的组合逻辑电路模块一的真值表,真值表中应包含所有可能状态的输入项和与输入项所对应的输出项;
步骤4:根据评估的单粒子效应类别,建立组合逻辑电路模块一的敏感状态传递向量列表:
4.1】根据评价单粒子效应的要求,确定前级电路产生的状态翻转数量Nevent;若单位翻转,则Nevent=1;若两位翻转,则Nevent=2,以此类推;
4.2】将步骤3所得的真值表中每项输入与其对应的输出单独封装为一个状态项Sm={Tpm,Om},得到状态项列表m∈[0,2N-1];
4.3】遍历计算任意两个状态项Sm,Sn输入参数之间的逻辑距离Dim,n和输出参数之间的逻辑距离Dom,n:
Dim,n=Bit(Tpm⊕Tpn)
Dom,n=Bit(Om⊕On)
其中,Bit()用于获取二进制表述值中“1”的个数;
⊕表示异或运算;
m,n∈[0,2N-1];
4.4】遍历计算从状态项Sm变化到状态项Sn的错误传递因子fem,n和状态转移因子ftm,n:
4.5】遍历构建从状态项Sm变化到状态项Sn的敏感状态传递向量STm,n:
STm,n={Sm,Sn,Dim,n,Dom,n,fem,n,ftm,n};
4.6】构建敏感状态传递向量列表VST:
步骤5:计算组合逻辑电路模块一输出的错误几率:
5.1】获得无故障条件下组合逻辑电路模块一处于状态项Sm的概率密度p(Sm),m∈[0,2N-1];
5.2】遍历敏感状态传递向量列表VST,计算组合逻辑电路模块一的错误传递概率P(Nevent):
步骤6:采用步骤3-5的方法,分别得到组合逻辑电路模块二……组合逻辑模块K输出的错误传递几率;
步骤7:采用步骤2-6的方法,分别得到其余组合逻辑子电路中所有组合逻辑电路模块输出的错误传递几率。
2.根据权利要求1所述的组合逻辑电路单粒子翻转效应传播规律的分析方法,其特征在于,步骤1)具体为:
1.1】提取数字逻辑电路网表中的时序逻辑单元,所述时序逻辑单元包括触发器、锁存器、存储单元;
1.2】将所述数字逻辑电路电路网表与步骤1.1】获得的时序逻辑单元进行异或运算后,得到多个相对独立的电路,将这些相对独立的电路分别进行封装,得到多个相对独立的组合逻辑子电路。
3.根据权利要求2所述的组合逻辑电路单粒子翻转效应传播规律的分析方法,其特征在于,步骤2)具体为:
2.1】选择组合逻辑子电路的其中一个输出端口;
2.2】从所选输出端口向组合逻辑子电路的输入端口方向进行搜索,搜索影响该输出端口的所有驱动单元和驱动网络,当到达组合逻辑子电路的输入端口时,停止搜索;
2.3】将步骤2.2】搜索到的所有驱动单元和驱动网络作为内部电路网表,构建封装为组合逻辑电路模块一;
2.4】遍历选择当前组合逻辑子电路的其余输出端口,采用步骤2.1】-2.3】的方法分别构建组合逻辑模块二……组合逻辑模块K。
4.根据权利要求3所述的组合逻辑电路单粒子翻转效应传播规律的分析方法,其特征在于,步骤3)具体为:
3.1】提取组合逻辑电路模块一的输入端口,并按序编入端口总线Port,所述端口总线Port的宽度为N,N等于组合逻辑电路模块一的输入端口数量;
3.2】构建所述端口总线Port的输入向量VTp:
VTp=[0,1,…,Tpn,…,2N-1]
3.3】以输入向量VTp为输入激励,采用测试或仿真的方法,获得每个Tpn对应的输出值On,构成组合逻辑电路模块一的真值表;Tpn指VTp中第n个输入向量。
5.根据权利要求1所述的组合逻辑电路单粒子翻转效应传播规律的分析方法,其特征在于,步骤5.1】中采用时间片记录法获取概率密度p(Sm)。
6.根据权利要求1所述的组合逻辑电路单粒子翻转效应传播规律的分析方法,其特征在于,步骤5.1】中采用等概率法估算概率密度p(Sm)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910310367.6A CN110119539B (zh) | 2019-04-17 | 2019-04-17 | 一种组合逻辑电路单粒子翻转效应传播规律的分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910310367.6A CN110119539B (zh) | 2019-04-17 | 2019-04-17 | 一种组合逻辑电路单粒子翻转效应传播规律的分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110119539A true CN110119539A (zh) | 2019-08-13 |
CN110119539B CN110119539B (zh) | 2022-12-06 |
Family
ID=67521110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910310367.6A Active CN110119539B (zh) | 2019-04-17 | 2019-04-17 | 一种组合逻辑电路单粒子翻转效应传播规律的分析方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110119539B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111046573A (zh) * | 2019-12-20 | 2020-04-21 | 电子科技大学 | 一种基于脉冲传输特性的单粒子瞬态效应的建模方法 |
CN112926281A (zh) * | 2019-12-06 | 2021-06-08 | 杭州起盈科技有限公司 | 一种数字集成电路的智能模块分析方法 |
CN113032222A (zh) * | 2021-04-13 | 2021-06-25 | 浙江威固信息技术有限责任公司 | 一种抗单粒子功能中断的固态硬盘 |
WO2023283891A1 (zh) * | 2021-07-15 | 2023-01-19 | 华为技术有限公司 | 用于仿真的方法、装置及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011121414A2 (en) * | 2010-03-29 | 2011-10-06 | Nelson Mandela Metropolitan University | A method for mitigating single event upsets in sequential electronic circuits |
CN106405385A (zh) * | 2016-08-31 | 2017-02-15 | 西北核技术研究所 | 基于触发器链的逻辑电路单粒子效应测试方法 |
CN106503392A (zh) * | 2016-11-14 | 2017-03-15 | 哈尔滨工业大学 | 一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法 |
-
2019
- 2019-04-17 CN CN201910310367.6A patent/CN110119539B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011121414A2 (en) * | 2010-03-29 | 2011-10-06 | Nelson Mandela Metropolitan University | A method for mitigating single event upsets in sequential electronic circuits |
CN106405385A (zh) * | 2016-08-31 | 2017-02-15 | 西北核技术研究所 | 基于触发器链的逻辑电路单粒子效应测试方法 |
CN106503392A (zh) * | 2016-11-14 | 2017-03-15 | 哈尔滨工业大学 | 一种考虑版图布局信息的组合逻辑电路的单粒子多瞬态软错误敏感性评估方法 |
Non-Patent Citations (2)
Title |
---|
刘思恺等: "电路逻辑单元单粒子效应敏感性研究", 《现代应用物理》 * |
李悦等: "基于四值脉冲参数模型的单粒子瞬态传播机理与软错误率分析方法", 《电子与信息学报》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112926281A (zh) * | 2019-12-06 | 2021-06-08 | 杭州起盈科技有限公司 | 一种数字集成电路的智能模块分析方法 |
CN112926281B (zh) * | 2019-12-06 | 2022-06-03 | 杭州起盈科技有限公司 | 一种数字集成电路的智能模块分析方法 |
CN111046573A (zh) * | 2019-12-20 | 2020-04-21 | 电子科技大学 | 一种基于脉冲传输特性的单粒子瞬态效应的建模方法 |
CN113032222A (zh) * | 2021-04-13 | 2021-06-25 | 浙江威固信息技术有限责任公司 | 一种抗单粒子功能中断的固态硬盘 |
CN113032222B (zh) * | 2021-04-13 | 2022-10-28 | 浙江威固信息技术有限责任公司 | 一种抗单粒子功能中断的固态硬盘 |
WO2023283891A1 (zh) * | 2021-07-15 | 2023-01-19 | 华为技术有限公司 | 用于仿真的方法、装置及设备 |
Also Published As
Publication number | Publication date |
---|---|
CN110119539B (zh) | 2022-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110119539A (zh) | 一种组合逻辑电路单粒子翻转效应传播规律的分析方法 | |
CN102662144B (zh) | 一种基于活性测度的硬件木马检测方法 | |
CN103076559B (zh) | 一种针对扫描测试中移位功耗的优化方法 | |
CN102054056B (zh) | 一种现场可编程门阵列的抗辐射性能快速模拟方法 | |
Asadi et al. | Efficient algorithms to accurately compute derating factors of digital circuits | |
CN103091620A (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
CN109507566B (zh) | 逻辑电路单粒子双故障的故障模拟方法 | |
Li et al. | Digital system verification: A combined formal methods and simulation framework | |
CN104461790B (zh) | 一种基于查找表可观性度量的选择性三模冗余方法 | |
JP3836276B2 (ja) | 集積回路のノイズ及び電力の評価方法 | |
Kuzmicz et al. | Defect-oriented fault simulation and test generation in digital circuits | |
Anghel et al. | Evaluation of SET and SEU effects at multiple abstraction levels | |
Chandrasekar et al. | Integration of learning techniques into incremental satisfiability for efficient path-delay fault test generation | |
Mondal et al. | XOR based methodology to detect hardware trojan utilizing the transition probability | |
Tibebu et al. | Augmenting all solution SAT solving for circuits with structural information | |
Andjelkovic et al. | Characterization and modeling of SET generation effects in CMOS Standard logic cells | |
Zhao et al. | A review of intelligent design for test based on machine learning | |
Scheibler et al. | Improving test pattern generation in presence of unknown values beyond restricted symbolic logic | |
Sun | Novel test point insertion applications in lbist | |
Padmanaban et al. | Using BDDs and ZBDDs for efficient identification of testable path delay faults | |
Hou et al. | A new method of test generation for sequential circuits | |
Jürimägi et al. | Calculation of probabilistic testability measures for digital circuits with Structurally Synthesized BDDs | |
Raiola et al. | Evaluating the Effectiveness of D-chains in SAT-based ATPG and Diagnostic TPG | |
Barceló et al. | An SET propagation EDA tool based on analytical glitch propagation model | |
CN109145480A (zh) | 一种多瞬态故障影响下的纳米集成电路可靠性评估方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |