CN110118925A - 一种核心板测试方法及系统 - Google Patents
一种核心板测试方法及系统 Download PDFInfo
- Publication number
- CN110118925A CN110118925A CN201910424492.XA CN201910424492A CN110118925A CN 110118925 A CN110118925 A CN 110118925A CN 201910424492 A CN201910424492 A CN 201910424492A CN 110118925 A CN110118925 A CN 110118925A
- Authority
- CN
- China
- Prior art keywords
- core board
- measured
- board
- core
- flash data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种核心板测试方法及系统,利用附属板从Bootrom启动待测核心板,将烧录工具的烧录数据输入至待测核心板,使待测核心板进入U‑boot烧录流程;当U‑boot烧录流程出现异常时,确定待测核心板为故障核心板;当U‑boot烧录流程未出现异常时,利用附属板从闪存重新启动待测核心板,使待测核心板进入加载闪存数据的流程;当加载闪存数据的流程出现异常时,确定待测核心板为故障核心板;当加载闪存数据的流程未出现异常时,确定待测核心板为正常核心板。U‑boot烧录流程与闪存数据加载流程完整的验证了核心板的核心器件是否存在异常,通过验证的核心板才会与配套的底板组合加工,从而大大降低了最终成品板卡的不良率。
Description
技术领域
本发明印刷线路板技术领域,更具体地说,涉及一种核心板测试方法及系统。
背景技术
用于进行视频编解码的板卡通常包括母板(底板)与核心板两个部分。其中,母板与核心板分开作为独立设计的板卡,通过标准通信接口互连,组成完整系统。
核心板内部系统处理核心业务,运行重要算法并实现关键功能。核心板内的芯片主要包括DSP、FPGA、SoC或存储颗粒等,这些通常都是高集成、大密度和细间距的BGA封装。而母板应用的是通用数字芯片、DC/DC电源芯片、插件封装器件。
在对板卡进行调试时,通常需要在母板与核心板完成贴片生产后,对板卡整体进行联合测试,从而才能够得出板卡的故障情况。而基于上述核心板与母板的差异,以及两种板卡不同的工艺步骤和制造难度,核心板的PCBA的不良率实际要大于母板。
当板卡出现故障时,即使只是核心板出现故障也需要对成品板卡(核心板+母板)进行返工,需要从成品板卡拆下核心板进行更换、重新贴片生产。这将严重影响板卡的生产效率。
因此,如何解决核心板故障影响的板卡生产效率的问题,是本领域技术人员需要解决的问题。
发明内容
本发明的目的在于提供一种核心板测试方法及系统,以解决核心板故障影响的板卡生产效率的问题。
为实现上述目的,本发明实施例提供了如下技术方案:
一种核心板测试方法,包括:
利用附属板从Bootrom启动待测核心板,将烧录工具的烧录数据输入至所述待测核心板,以使所述待测核心板进入U-boot烧录流程;
当所述U-boot烧录流程出现异常时,确定所述待测核心板为故障核心板;
当所述U-boot烧录流程未出现异常时,利用所述附属板从闪存重新启动所述待测核心板,以使所述待测核心板进入加载闪存数据的流程;
当所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板;
当所述加载闪存数据的流程未出现异常时,确定所述待测核心板为正常核心板。
可选地,所述当所述U-boot烧录流程出现异常时,确定所述待测核心板为故障核心板,包括:
利用预设工具检测所述待测核心板的U-boot烧录流程;
当所述U-boot烧录流程出现异常时,记录异常信息,并确定所述待测核心板为故障核心板。
可选地,所述当所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板,包括:
利用预设工具检测所述加载闪存数据的流程;
当所述加载闪存数据的流程出现异常时,记录异常信息,并确定所述待测核心板为故障核心板。
可选地,当所述加载闪存数据的流程未出现异常时,所述确定所述待测核心板为正常核心板之后,还包括:
利用所述附属板对所述待测核心板进行复位操作,以使所述待测核心板重新进入加载闪存数据的流程;
当所述待测核心板重新进入加载闪存数据的流程,且所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板;
当所述待测核心板重新进入加载闪存数据的流程,且所述加载闪存数据的流程未出现异常时,确定所述待测核心板为正常核心板。
为实现上述目的,本申请还提供一种核心板测试系统,包括:
附属板卡,所述附属板卡用于连接待测核心板的测试焊盘,以向所述待测核心板传输用于进入U-boot烧录流程与进入加载闪存数据流程的信号,并接收所述待测核心板在所述U-boot烧录流程的执行结果与所述加载闪存数据流程的执行结果;
烧录工具,用于向所述附属板卡传输烧录数据,以使所述附属板卡将所述烧录数据输入至所述待测核心板。
可选地,所述核心板测试系统还包括:
用于放置待测核心板的针床,所述针床设有对应所述待测核心板中测试焊盘的探针;
与所述针床垂直安装的连杆装置;
安装于所述连杆装置且与所述针床平行的压接平台,所述压接平台被所述连杆装置上下移动以固定所述待测核心板且使所述待测核心板中测试焊盘与所述探针形成有效电气连接。
可选地,所述待测核心板中所述测试焊盘包括:
用于供电的电源输入信号焊盘与数字电源参考地焊盘;
用于所述待测核心板在所述U-boot烧录流程的执行结果和/或所述加载闪存数据流程的执行结果的GPIO管脚焊盘;
用于输入用于进入U-boot烧录流程与进入加载闪存数据流程的信号的数据发送管脚焊盘;
用于输出用于反馈所述信号执行数据的数据输出管脚焊盘。
可选地,所述附属板卡中还设有用于与所述GPIO管脚焊盘相连的预设个数的信号指示灯,所述信号指示灯用于根据所述U-boot烧录流程的执行结果和/或所述加载闪存数据流程的执行结果进行不同形式的点亮显示。
可选地,所述附属板卡中还设有用于控制所述待测核心板进行复位操作的复位开关;
所述待测核心板中测试焊盘还包括用于接收复位开关信号的硬件复位输入管脚焊盘与用于输出复位操作执行结果的看门狗定时脉冲/上电延时复位输出引脚焊盘。
可选地,所述连杆装置包括手动摇杆与导轨。
本申请提供的一种核心板测试方法,包括:利用附属板从Bootrom启动待测核心板,将烧录工具的烧录数据输入至所述待测核心板,以使所述待测核心板进入U-boot烧录流程;当所述U-boot烧录流程出现异常时,确定所述待测核心板为故障核心板;当所述U-boot烧录流程未出现异常时,利用所述附属板从闪存重新启动所述待测核心板,以使所述待测核心板进入加载闪存数据的流程;当所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板;当所述加载闪存数据的流程未出现异常时,确定所述待测核心板为正常核心板。
由此可见,U-boot烧录流程与闪存数据加载的流程完整的验证了核心板的核心器件是否存在异常,因此可以通过验证结果来确定核心板是否故障,可以理解的是,在进行成品板卡的生产时,通过验证的核心板才会与配套的底板组合加工,从而大大降低了最终成品板卡的不良率,提高了成品板卡的生产效率。本申请还提供了一种核心板测试系统,同样可以实现上述技术效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种核心板测试方法流程图;
图2为本发明实施例公开的一种核心板测试系统结构示意图;
图3为本发明实施例公开的一种具体的核心板测试系统结构示意图;
图4为本发明实施例公开的一种待测核心板结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例公开了一种核心板测试方法及系统,以解决核心板故障影响的板卡生产效率的问题。
在申请中,在贴片生产成品板卡前,对核心板进行单独测试以避免成品板卡返工的问题,目前的核心板测试方法均需要结合母板,以成品板卡的方式才能检测,因此本方案提供一种可以对核心板单独测试的有效验证方法。
参见图1,本发明实施例提供的一种核心板测试方法,具体包括:
S101,利用附属板从Bootrom启动待测核心板,将烧录工具的烧录数据输入至所述待测核心板,以使所述待测核心板进入U-boot烧录流程。
在本方案中,通过用于进行核心板测试的系统对待测核心板进行测试,该系统中包括有附属板,附属板可以对待测核心板进行测试控制,并且接收待测核心板的测试结果。
附属板与待测核心板中用于测试的管脚的焊盘相连,具体连接方式在本方案中不做具体限定,可以采用连接线固定连接,也可以采用仪器进行以探针的方式接触连接。
首先控制打开附属板上的拨动开关,向核心板传入从Bootrom启动待测核心板的信号。需要说明的是,Bootrom是被测试核心板上面的核心芯片(例如前述提及的海思编解码SoC)内部的一个专用存储空间。存储系统最底层和最基础的外围器件驱动程序。Bootrom的数据内容可以通过烧录刷新的方式预先写入,系统加载的最初阶段进行读取。。
附属板连接有烧录工具,在从Bootrom启动待测核心板后,启动烧录工具,利用附属板将烧录工具的烧录数据输入至待测核心板,使待测核心板进入U-boot(UniversalBoot Loader)烧录流程。
在本方案中,待测核心板采用海思半导体安防产品线的多款H.256编解码SoC,例如Hi3519AV100、Hi3519V101和Hi3516AV200等。在SoC嵌入式软件开发领域,bootloader(引导加载程序)全部采用U-boot的方式。在U-boot烧录流程中,当启动模式为从Bootrom启动FastBoot模式时,将会启动串口通信机制,通过串口与烧录工具建立通信,烧录工具把DDR(Double Data Rate,双倍数据速率)参数传送到Bootrom,此时为U-boot下载到5%的进度时。然后初始化DDR,再把U-boot传输到DDR中,即U-boot下载到100%的进度表示传输完毕,再从DDR启动U-boot。U-boot启动完成后,烧录工具开始与U-boot进行交互,发送烧写命令,将DDR中的U-boot烧写到外接Flash的对应地址中。烧录U-Boot这项验证操作,完整调用了SoC的关键系统模块,可以作为判定以下测试结论的必要条件:时钟电路正常、电源幅值和时序正常、DDR3缓存工作正常、外围接口总线正常、SoC的ARM内核子系统功能正常。
S102,当所述U-boot烧录流程出现异常时,确定所述待测核心板为故障核心板。
当U-boot烧录流程出现异常时,即可确定上述必要条件中有异常项,此时确定待测核心板为故障核心板。
S103,当所述U-boot烧录流程未出现异常时,利用所述附属板从闪存重新启动所述待测核心板,以使所述待测核心板进入加载闪存数据的流程。
当U-boot烧录流程未出现异常,则证明上述必要条件均为正常项,则好需要验证闪存的异常情况。
需要说明的是,闪存即快闪存储器(flash memory)是一种非易失性存储器,即断电数据也不会丢失。验证闪存即需要验证闪存的非易失性,因此需要利用附属板从闪存重新启动待测核心板,即先对待测核心板进行断电,再控制待测核心板从闪存启动,从而在待测核心板进入加载闪存数据的流程后,验证数据是否丢失。
S104,当所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板。
当加载闪存数据的流程出现异常时,确定待测核心板为故障核心板,此处异常包括加载过程是否有异常报错,以及加载的数据是否有丢失。
S105,当所述加载闪存数据的流程未出现异常时,确定所述待测核心板为正常核心板。
当加载闪存数据的流程没有出现异常,则证明上述U-boot流程正常的必要条件以及闪存均为正常,且闪存也正常。
由于对闪存的检测即是检测闪存的非易失性,也检测其断电再上电后数据是否丢失。因此,为了使闪存的检测结果更加稳定有效,可以重复进行测试。在一个具体的实施方式中,当所述加载闪存数据的流程未出现异常时,所述确定所述待测核心板为正常核心板之后,还包括:
利用所述附属板对所述待测核心板进行复位操作,以使所述待测核心板重新进入加载闪存数据的流程;
当所述待测核心板重新进入加载闪存数据的流程,且所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板;
当所述待测核心板重新进入加载闪存数据的流程,且所述加载闪存数据的流程未出现异常时,确定所述待测核心板为正常核心板。
在本方案中,当加载闪存数据的流程没有出现异常,则可以利用附属板对待测核心板进行复位操作,使待测核心板重新上电加载数据,以此再次判断闪存中的数据是否丢失,并判断复位操作是否出现异常,当均为出现异常时,即重新进入加载闪存数据的流程均为出现异常确定待测核心板为正常核心板,否则确定待测核心板为故障核心板。
由此可见,U-boot烧录流程与闪存数据加载的流程完整的验证了核心板的核心器件是否存在异常,因此可以通过验证结果来确定核心板是否故障,可以理解的是,在进行成品板卡的生产时,通过验证的核心板才会与配套的底板组合加工,从而大大降低了最终成品板卡的不良率,提高了成品板卡的生产效率。
在上述实施例的基础上,对技术方案作出进一步的限定与说明。具体如下:
在一个具体的实施方式中,烧录工具为安装有专用烧录软件的计算机设备。
在该计算机设备中还可以安装用于监测U-boot烧录流程和/或用于监测加载闪存数据的流程的监测软件。在U-boot烧录流程进行时,通过相应的数据输出管脚将U-boot烧录流程的数据利用附属板发送至计算机设备,以实现监测,同理,在闪存数据的流程进行时,通过相应的数据输出管脚将闪存数据的流程的数据利用附属板发送至计算机设备,以实现监测。
因此,在一个具体的实施方式中,所述当所述U-boot烧录流程出现异常时,确定所述待测核心板为故障核心板,包括:
利用预设工具检测所述待测核心板的U-boot烧录流程;
当所述U-boot烧录流程出现异常时,记录异常信息,并确定所述待测核心板为故障核心板。
在本方案中,通过计算机设备中的监测软件可以查看烧录的进度和状态日志,出现进度异常或者状态报错时,则记录异常信息,并确定待测核心板为故障核心板。
在另一个具体的实施方式中,所述当所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板,包括:
利用预设工具检测所述加载闪存数据的流程;
当所述加载闪存数据的流程出现异常时,记录异常信息,并确定所述待测核心板为故障核心板。
加载闪存数据的流程同样可以利用加载工具进行监测,当出现异常时记录异常信息,并确定待测核心板为故障核心板。
下面对本申请实施例提供的一种核心板测试系统进行介绍,下文描述的一种核心板测试系统与上述核心板测试方法可以相互参照。
参见图2,本申请实施例提供的一种核心板测试系统,具体包括:
附属板卡201,所述附属板卡201用于连接待测核心板202的测试焊盘,以向所述待测核心板202传输用于进入U-boot烧录流程与进入加载闪存数据流程的信号,并接收所述待测核心板在所述U-boot烧录流程的执行结果与所述加载闪存数据流程的执行结果;
烧录工具203,用于向所述附属板卡201传输烧录数据,以使所述附属板卡201将所述烧录数据输入至所述待测核心板202。
待测核心板202中设有用于测试的必要测试焊盘,测试焊盘用于连接附属板卡201,从而接收附属板卡201传输的信号,以及向附属板卡202输出信号。
在本方案中,附属板卡201向待测核心板202传输用于进入U-boot烧录流程与进入加载闪存数据流程的信号,并接收待测核心板在U-boot烧录流程的执行结果与加载闪存数据流程的执行结果。
具体地,所述待测核心板202中所述测试焊盘包括:
用于供电的电源输入信号焊盘与数字电源参考地焊盘。在一个具体的实施方式中,在附属板卡201中设有AC/DC(交流/直流)模块,将交流电转换为12V直流电,为待测核心板202供电。
用于所述待测核心板在所述U-boot烧录流程的执行结果和/或所述加载闪存数据流程的执行结果的GPIO管脚焊盘;在一个具体的实施方式中,所述附属板卡中还设有用于与所述GPIO管脚焊盘相连的预设个数的信号指示灯,所述信号指示灯用于根据所述U-boot烧录流程的执行结果和/或所述加载闪存数据流程的执行结果进行不同形式的点亮显示。例如,信号指示灯可以设为4个LED灯,当U-boot烧录流程未出现异常时,4个信号指示灯常亮,指示U-boot烧录完成。同时,可以通过软件具体配置GPIO独立驱动4个LED,不同的点亮模式对应指示加载、正常运行、预设模式、故障告警,点亮模式如流动/组合/快闪/慢闪。
用于输入用于进入U-boot烧录流程与进入加载闪存数据流程的信号的数据发送管脚焊盘。需要说明的是,烧录工具为计算机设备时,两种接口的烧录方式各有优缺点。网口优点是传输速率快,8个管脚,使用探针进行测试时,就需要8根探针,信号频率达到125M,需要选用高端细脚探针,搭配精密定位夹具,测试系统的整体设备成本有限,无法同时平衡性能和成本。作为对比,串口的传输速率虽然较低,但是只需要2根普通探针,核心板上的露铜焊盘尺寸以及探针直径均适合人工肉眼定位和手动放置操作。实际测试的过程中,软件领域通过对烧录的U-Boot进行专门的优化和精简,可以进一步缩短串口烧录消耗的时间。所以本申请选用串口烧录的方式,测试焊盘包括两个用于烧录的管脚焊盘,即用于进入U-boot烧录流程与进入加载闪存数据流程的信号的数据发送管脚焊盘,与用于输出用于反馈所述信号执行数据的数据输出管脚焊盘。
在一个优选的实施方式中,所述附属板卡201中还设有用于控制所述待测核心板进行复位操作的复位开关;
所述待测核心板中测试焊盘还包括用于接收复位开关信号的硬件复位输入管脚焊盘与用于输出复位操作执行结果的看门狗定时脉冲/上电延时复位输出引脚焊盘。
在本方案中,为了能够对闪存进行稳定有效的测试,可以对待测核心板202进行复位操作,以使待测核心板重新加载闪存数据。因此,在附属板卡201中可以设置用于控制待测核心板进行复位操作的复位开关,对应的,在待测核心板202中设置用于接收复位开关信号的硬件复位输入管脚焊盘以及看门狗定时脉冲/上电延时复位输出引脚焊盘。需要说明的是,看门狗定时脉冲即设置与附属板卡201的看门狗定时器,看门狗定时器(WDT,WatchDog Timer)实际上是一个计数器,一般给看门狗一个数字,程序开始运行后看门狗开始倒计数。如果程序运行正常,过一段时间CPU应发出指令让看门狗复位,重新开始倒计数。如果看门狗减到0就认为程序没有正常工作,强制整个系统复位。
在本方案中,烧录工具203具体可以为安装有专用烧录软件的计算机设备。该计算机设备选择可用的COM端口,COM口即串行通讯端口,通过RS-232串口线缆连接到附属板卡201。
在本方案中,由于核心板测试系统中包括附属板卡201与烧录工具203,利用附属板卡201与烧录工具203可以向待测核心板202中传输用于进入U-boot烧录流程与进入加载闪存数据流程的信号,并接收待测核心板在U-boot烧录流程的执行结果与加载闪存数据流程的执行结果。对U-boot烧录流程与闪存数据加载的流程完整的验证了待测核心板202的核心器件是否存在异常,因此可以通过验证结果来确定待测核心板202是否故障,可以理解的是,在进行成品板卡的生产时,利用验证通过的核心板进行生产,得到的成品板卡的不良率将会大大降低,从而也就降低了成品板卡返工的情况,提高了成品板卡的生产效率。
下面对本申请实施例提供的一种具体的核心板测试系统进行介绍,下文描述的一种具体的核心板测试系统与上述任一实施例可以相互参照。
参见图3,本申请实施例提供的一种具体的核心板测试系统中,在上述和新版测试系统的基础上,还包括用于放置待测核心板202的针床204,所述针床204设有对应所述待测核心板202中测试焊盘的探针205;
与所述针床205垂直安装的连杆装置206;
安装于所述连杆装置206且与所述针床204平行的压接平台207,所述压接平台207被所述连杆装置206上下移动以固定所述待测核心板202且使所述待测核心板202中测试焊盘与所述探针205形成有效电气连接。
在本方案中,采用探针的方式连接待测核心板202的各个测试焊盘,而附属板卡201预先也通过针床与探针205连接好,当探针205接触测试焊盘时,则可以与测试焊盘形成有效的电气连接。
相比于利用连接线直接固定连接附属板卡201与待测核心板202中各个测试焊盘,本方案操作更加简单,并且在完成测试时,无需进行拆线操作,直接取出待测核心板202即可,待测核心板也不会留下连线造成的连接痕迹。此外,对于高速信号总线的测量操作,探针自身以及探针与母板之间的过长连接线将会引入大量寄生电容和电感,干扰测试判定结果。因此,本方案中通过针床的方式进行测试,可以避免干扰测试,同时又能使测试操作更简便。
参见图4,在一个具体的实施方式中,待测核心板202具体可以包括16个测试焊盘,并且均匀分布在待测核心板中,为了便于附属板卡201通过固定连线或探针与焊盘接触相连,在本方案中,焊盘的直径优选为2mm,在选用探针时,可选用中号以上的规格的探针,适合人工肉眼定位和手动放置操作,不需要增加图像识别定位系统,如光学摄像头、配套软件、校正部件等。
参见表1,核心板测试系统设有与上述16个测试焊盘对应的探针205。
表1
其中,包括与用于供电的电源输入信号焊盘与数字电源参考地焊盘对应的探针,由4个+12V和4个DGND组成,电源负载能力包含足够的余量,即使存在待测核心板厚度误差、探针顶端损耗变形或下压平台接触偏移等情况,只需要有1对+12V和DGND形成有效供电环路,即可提供待测核心板正常运行需求的电源功耗。
WDG_RST#看门狗定时脉冲、上电延时复位输出管脚用于进行复位操作,整个复位操作系统包括三个部分,第一部分为WDG_RST#看门狗定时脉冲、上电延时复位输出管脚;第二部分为附属板卡内201的电压监控、看门狗定时、复位延时集成芯片模块;第三部分为附属板卡上的手动按键复位输入。附属板卡201可选用Intersil公司的ISL88706专用系统监控芯片。
附属板卡201的RS-232和TTL双向电平转换器件可选用Maxim公司的MAX3232芯片实现。
在一个具体的实施方式中,所述连杆装置包括手动摇杆与导轨。
手动控制机械部件的方式不需要增加电机驱动系统,降低了核心板测试系统的制造复杂性,有效节省测试系统的物料成本。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种核心板测试方法,其特征在于,包括:
利用附属板从Bootrom启动待测核心板,将烧录工具的烧录数据输入至所述待测核心板,以使所述待测核心板进入U-boot烧录流程;
当所述U-boot烧录流程出现异常时,确定所述待测核心板为故障核心板;
当所述U-boot烧录流程未出现异常时,利用所述附属板从闪存重新启动所述待测核心板,以使所述待测核心板进入加载闪存数据的流程;
当所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板;
当所述加载闪存数据的流程未出现异常时,确定所述待测核心板为正常核心板。
2.根据权利要求1所述的方法,其特征在于,所述当所述U-boot烧录流程出现异常时,确定所述待测核心板为故障核心板,包括:
利用预设工具检测所述待测核心板的U-boot烧录流程;
当所述U-boot烧录流程出现异常时,记录异常信息,并确定所述待测核心板为故障核心板。
3.根据权利要求1所述的方法,其特征在于,当所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板,包括:
利用预设工具检测所述加载闪存数据的流程;
当所述加载闪存数据的流程出现异常时,记录异常信息,并确定所述待测核心板为故障核心板。
4.根据权利要求1所述的方法,其特征在于,当所述加载闪存数据的流程未出现异常时,所述确定所述待测核心板为正常核心板之后,还包括:
利用所述附属板对所述待测核心板进行复位操作,以使所述待测核心板重新进入加载闪存数据的流程;
当所述待测核心板重新进入加载闪存数据的流程,且所述加载闪存数据的流程出现异常时,确定所述待测核心板为故障核心板;
当所述待测核心板重新进入加载闪存数据的流程,且所述加载闪存数据的流程未出现异常时,确定所述待测核心板为正常核心板。
5.一种核心板测试系统,其特征在于,包括:
附属板卡,所述附属板卡用于连接待测核心板的测试焊盘,以向所述待测核心板传输用于进入U-boot烧录流程与进入加载闪存数据流程的信号,并接收所述待测核心板在所述U-boot烧录流程的执行结果与所述加载闪存数据流程的执行结果;
烧录工具,用于向所述附属板卡传输烧录数据,以使所述附属板卡将所述烧录数据输入至所述待测核心板。
6.根据权利要求5所述的系统,其特征在于,所述核心板测试系统还包括:
用于放置待测核心板的针床,所述针床设有对应所述待测核心板中测试焊盘的探针;
与所述针床垂直安装的连杆装置;
安装于所述连杆装置且与所述针床平行的压接平台,所述压接平台被所述连杆装置上下移动以固定所述待测核心板且使所述待测核心板中测试焊盘与所述探针形成有效电气连接。
7.根据权利要求5所述的系统,其特征在于,所述待测核心板中所述测试焊盘包括:
用于供电的电源输入信号焊盘与数字电源参考地焊盘;
用于所述待测核心板在所述U-boot烧录流程的执行结果和/或所述加载闪存数据流程的执行结果的GPIO管脚焊盘;
用于输入用于进入U-boot烧录流程与进入加载闪存数据流程的信号的数据发送管脚焊盘;
用于输出用于反馈所述信号执行数据的数据输出管脚焊盘。
8.根据权利要求5所述的系统,其特征在于,所述附属板卡中还设有用于与所述GPIO管脚焊盘相连的预设个数的信号指示灯,所述信号指示灯用于根据所述U-boot烧录流程的执行结果和/或所述加载闪存数据流程的执行结果进行不同形式的点亮显示。
9.根据权利要求5所述的系统,其特征在于,所述附属板卡中还设有用于控制所述待测核心板进行复位操作的复位开关;
所述待测核心板中测试焊盘还包括用于接收复位开关信号的硬件复位输入管脚焊盘与用于输出复位操作执行结果的看门狗定时脉冲/上电延时复位输出引脚焊盘。
10.根据权利要求5所述的系统,其特征在于,所述连杆装置包括手动摇杆与导轨。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910424492.XA CN110118925B (zh) | 2019-05-21 | 2019-05-21 | 一种核心板测试方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910424492.XA CN110118925B (zh) | 2019-05-21 | 2019-05-21 | 一种核心板测试方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110118925A true CN110118925A (zh) | 2019-08-13 |
CN110118925B CN110118925B (zh) | 2021-08-06 |
Family
ID=67522933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910424492.XA Active CN110118925B (zh) | 2019-05-21 | 2019-05-21 | 一种核心板测试方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110118925B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116109631A (zh) * | 2023-04-11 | 2023-05-12 | 成都数之联科技股份有限公司 | 一种pcba虚焊缺陷检测方法、装置、设备和介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033363A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | 半導体ウエハ、半導体チップ、および半導体装置の製造方法 |
CN101211268A (zh) * | 2006-12-29 | 2008-07-02 | 微星科技股份有限公司 | 可通过不同接口加载启动程序以启动主板的系统及其方法 |
CN102841303A (zh) * | 2012-08-10 | 2012-12-26 | 广东威创视讯科技股份有限公司 | Spi接口异常检测方法与装置 |
CN103345456A (zh) * | 2013-06-21 | 2013-10-09 | 烽火通信科技股份有限公司 | 调节BootLoader启动地址的电路及方法 |
CN104183272A (zh) * | 2014-08-18 | 2014-12-03 | 广州泰瑞捷电子科技有限公司 | 一种邮票孔封装的核心板自检与烧录装置、方法 |
CN104198911A (zh) * | 2014-06-24 | 2014-12-10 | 航天科工深圳(集团)有限公司 | 一种dtu的芯片引脚测试方法及电路 |
CN104331061A (zh) * | 2014-08-28 | 2015-02-04 | 航天科工深圳(集团)有限公司 | 配网终端装置核心板的测试方法及其测试装置 |
CN105652115A (zh) * | 2015-12-25 | 2016-06-08 | 广州视源电子科技股份有限公司 | 主板测试方法及其系统、主板程序安装方法及其系统 |
CN106597257A (zh) * | 2016-12-21 | 2017-04-26 | 安徽中兴继远信息技术股份有限公司 | 一种用于核心板的检测装置及其检测方法 |
CN106771967A (zh) * | 2016-12-07 | 2017-05-31 | 深圳市科陆物联信息技术有限公司 | 核心板测试装置及方法 |
US10175286B1 (en) * | 2015-09-28 | 2019-01-08 | Peter Reilley | Power line fault locating system |
-
2019
- 2019-05-21 CN CN201910424492.XA patent/CN110118925B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033363A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | 半導体ウエハ、半導体チップ、および半導体装置の製造方法 |
CN101211268A (zh) * | 2006-12-29 | 2008-07-02 | 微星科技股份有限公司 | 可通过不同接口加载启动程序以启动主板的系统及其方法 |
CN102841303A (zh) * | 2012-08-10 | 2012-12-26 | 广东威创视讯科技股份有限公司 | Spi接口异常检测方法与装置 |
CN103345456A (zh) * | 2013-06-21 | 2013-10-09 | 烽火通信科技股份有限公司 | 调节BootLoader启动地址的电路及方法 |
CN104198911A (zh) * | 2014-06-24 | 2014-12-10 | 航天科工深圳(集团)有限公司 | 一种dtu的芯片引脚测试方法及电路 |
CN104183272A (zh) * | 2014-08-18 | 2014-12-03 | 广州泰瑞捷电子科技有限公司 | 一种邮票孔封装的核心板自检与烧录装置、方法 |
CN104331061A (zh) * | 2014-08-28 | 2015-02-04 | 航天科工深圳(集团)有限公司 | 配网终端装置核心板的测试方法及其测试装置 |
US10175286B1 (en) * | 2015-09-28 | 2019-01-08 | Peter Reilley | Power line fault locating system |
CN105652115A (zh) * | 2015-12-25 | 2016-06-08 | 广州视源电子科技股份有限公司 | 主板测试方法及其系统、主板程序安装方法及其系统 |
CN106771967A (zh) * | 2016-12-07 | 2017-05-31 | 深圳市科陆物联信息技术有限公司 | 核心板测试装置及方法 |
CN106597257A (zh) * | 2016-12-21 | 2017-04-26 | 安徽中兴继远信息技术股份有限公司 | 一种用于核心板的检测装置及其检测方法 |
Non-Patent Citations (1)
Title |
---|
李欣: ""一种新型多功能手持设备核心板的设计与实现"", 《计算机测量与控制》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116109631A (zh) * | 2023-04-11 | 2023-05-12 | 成都数之联科技股份有限公司 | 一种pcba虚焊缺陷检测方法、装置、设备和介质 |
CN116109631B (zh) * | 2023-04-11 | 2023-06-09 | 成都数之联科技股份有限公司 | 一种pcba虚焊缺陷检测方法、装置、设备和介质 |
Also Published As
Publication number | Publication date |
---|---|
CN110118925B (zh) | 2021-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8880779B2 (en) | Debugging a memory subsystem | |
KR20190131445A (ko) | 자동 테스팅 동안 디바이스 결함의 근본 원인을 식별하기 위한 트래픽 캡쳐 및 디버깅 툴 | |
US7360137B2 (en) | Flash programmer for programming NAND flash and NOR/NAND combined flash | |
CN106547653B (zh) | 计算机系统故障状态检测方法、装置及系统 | |
CN101438253A (zh) | 写入和配置闪速存储器 | |
CN102401879B (zh) | 芯片的usb功能的测试方法、测试主机和测试系统 | |
CN101546285A (zh) | Usb接口i/o板测试装置 | |
CN112463243B (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
US20130036255A1 (en) | Testing memory subsystem connectivity | |
CN1949723A (zh) | 一种atca中jtag器件远程维护的方法及系统 | |
US20240095366A1 (en) | Secure boot apparatus and method | |
CN107168838A (zh) | 一种raid卡自动测试系统 | |
CN116719668A (zh) | 一种NVMe固态硬盘组RAID的自动化测试方法及测试系统 | |
CN216901630U (zh) | 接口转换电路及芯片烧录装置 | |
CN116225807A (zh) | 嵌入式设备的测试方法、系统、装置、设备及存储介质 | |
CN110118925A (zh) | 一种核心板测试方法及系统 | |
CN113204456A (zh) | 一种服务器vpp接口的测试方法、治具、装置及设备 | |
CN112034330A (zh) | 一种soc芯片自动化qc方法及装置 | |
CN109918250A (zh) | 一种服务器电源时序测试的方法、装置及可读存储介质 | |
CN1230885C (zh) | 一种边界扫描芯片容错测试方法及系统 | |
US20210124810A1 (en) | Method of debugging hardware and firmware of data storage | |
CN115602242B (zh) | 一种存储装置及其测试方法 | |
US20210103510A1 (en) | System and method for hardware component connectivity verification | |
CN113985321B (zh) | 一种带智能自学习能力的线缆连通性能测试装置和方法 | |
TW201222240A (en) | Testing method for automatically rebooting a motherboard and recording related debug information and rebooting device thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |