CN103345456A - 调节BootLoader启动地址的电路及方法 - Google Patents
调节BootLoader启动地址的电路及方法 Download PDFInfo
- Publication number
- CN103345456A CN103345456A CN2013102513500A CN201310251350A CN103345456A CN 103345456 A CN103345456 A CN 103345456A CN 2013102513500 A CN2013102513500 A CN 2013102513500A CN 201310251350 A CN201310251350 A CN 201310251350A CN 103345456 A CN103345456 A CN 103345456A
- Authority
- CN
- China
- Prior art keywords
- address
- embedded
- processor
- output
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种调节BootLoader启动地址的电路及方法，涉及BootLoader领域，电路包括处理器和并行Flash，处理器分别通过控制线、数据线、地址线与并行Flash连接，还包括复杂可编程逻辑器件，复杂可编程逻辑器件的内部电路包括地址控制器和输出可控地址锁存器，地址控制器的内部设有总线读写器和控制寄存器；处理器与总线读写器连接，处理器与输出可控地址锁存器连接；输出可控地址锁存器与并行Flash连接，地址控制器通过控制线与输出可控地址锁存器连接。本发明采用多种不同容量的并行Flash的嵌入式操作系统平台上使用时，不仅操作比较简单，而且生产成本和维护成本均较低。
Description
技术领域
本发明涉及嵌入式系统设计领域，具体涉及一种调节BootLoader（启动加载程序）启动地址的电路及方法。
背景技术
在嵌入式操作系统工作之前，首先需要运行启动加载程序，以完成嵌入式操作系统硬件的初始化，然后才能将嵌入式操作系统加载至内存，嵌入式操作系统开始工作。加载BootLoader时，嵌入式操作系统的处理器上电后会进入复位中断，嵌入式操作系统的处理器的程序指令从中断入口处跳转至BootLoader的某个固定启动地址，从该启动地址进行初始化工作。
目前，嵌入式操作系统的处理器一般将BootLoader的启动地址烧录在并行Flash（存储芯片）靠近末端的一个固定位置。当嵌入式操作系统平台上需要几种容量不同的并行Flash作兼容设计时，因为并行Flash的容量不同，所以不同容量的并行Flash与BootLoader对应的固定位置也不同。例如：在采用32位嵌入式操作系统的处理器平台上分别使用16M字节、32M字节、64M字节、128M字节和256M字节的并行Flash，32位嵌入式操作系统的处理器的地址空间范围是0X00000000～0Xffffffff，假定32位嵌入式操作系统的处理器要求BootLoader的启动地址为0xfff80000，BootLoader需要分别烧录在16M字节并行FLASH的0xf80000地址处、32M字节并行FLASH的0x1f80000地址处、64M字节并行Flash烧录在0x3f80000地址处、128M字节并行Flash烧录在0x7f80000地址处、256M字节并行Flash烧录在0xff80000地址处。由于BootLoader自身的程序代码只能对应一个BootLoader的启动地址，因此当BootLoader的启动地址烧录的位置不同时，BootLoader需要将自身的程序代码进行修改和重新编译，变成多套程序代码。因此，在嵌入式操作系统平台上采用多种不同容量的并行Flash时，需要修改和编译多套BootLoader程序代码，由于多套BootLoader程序代码的软件版本较多，因此软件在维护时比较困难，而且多套BootLoader程序需要烧录在并行Flash不同的位置，容易将BootLoader程序代码烧录在错误的位置。
综上所述，在并行Flash上烧录多套BootLoader程序时，生产和管理比较麻烦，维护多套BootLoader程序比较困难，维护和管理多套BootLoader程序代码的管理成本较高。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种调节BootLoader启动地址的电路及方法，能够根据并行Flash的启动地址的固定位置，自动调节嵌入式操作系统的处理器的启动地址，不需要在并行Flash上烧录多套BootLoader程序，不仅操作比较简单，生产成本较低，而且不需要维护多套BootLoader程序，维护成本较低，管理比较方便。
为达到以上目的，本发明提供的调节BootLoader启动地址的电路，包括嵌入式操作系统的处理器和并行Flash，所述嵌入式操作系统的处理器分别通过控制线、数据线、地址线与并行Flash连接，其特征在于：还包括复杂可编程逻辑器件，所述复杂可编程逻辑器件内部的电路包括地址控制器和输出可控地址锁存器，所述地址控制器的内部设置有总线读写器和控制寄存器；所述嵌入式操作系统的处理器分别通过控制线、数据线、地址线与总线读写器连接，所述嵌入式操作系统的处理器还通过地址线与输出可控地址锁存器连接；所述输出可控地址锁存器通过地址线与并行Flash连接，所述地址控制器通过一根地址控制线与输出可控地址锁存器连接；地址控制器，用于：接收到嵌入式操作系统的处理器的复位信号后，将控制寄存器的编码值清0，地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；或者接收到嵌入式操作系统的处理器的访问信号后，将地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；总线读写器，用于：接收到嵌入式操作系统的处理器的访问信号后，将控制寄存器的编码值修改为非0值；控制寄存器为非0值时，
地址控制器的输出变为高电平输出；控制寄存器，用于：存储嵌入式操作系统的处理器发送给地址控制器的编码值；控制寄存器的编码值为0时，控制寄存器触发地址控制器的输出变为低电平输出；控制寄存器的编码值不为0时，控制寄存器触发地址控制器的输出变为高电平输出；输出可控地址锁存器，用于：接收到地址控制器发送的低电平控制信号后，根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，通过地址线向并行Flash发送启动地址信号；接收到地址控制器发送的高电平控制信号后，将强制为低电平输出的地址线变为正常地址输出，通过地址线向并行Flash发送工作地址信号。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为16M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前8根地址线A[0..7]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00f80000；并行Flash从启动地址0x00f80000处，将启动加载程序BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..7]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为1M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前12根地址线A[0..11]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00080000；并行Flash从启动地址0x00080000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..11]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为4M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前10根地址线A[0..9]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00380000；并行Flash从启动地址0x00380000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..9]变为正常地址输出，输出可控地址锁存器向并行Flash发送地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为64M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前6根地址线A[0..5]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x03f80000；并行Flash从启动地址0x03f80000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..5]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
本发明提供的一种基于上述电路的调节BootLoader启动地址的方法，包括以下步骤：A、嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出；B、地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，输出可控地址锁存器通过地址线向并行Flash发送启动地址信号；并行Flash将启动加载程序BootLoader的程序代码发送至嵌入式操作系统的处理器，启动BootLoader程序；C、嵌入式操作系统的处理器向总线读写器发送访问信号，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出；D、地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号，输出可控地址锁存器将强制为低电平输出的地址线变为正常地址输出，通过地址线向并行Flash发送工作地址信号，并行Flash通过控制线和数据线，将嵌入式操作系统加载至嵌入式操作系统的处理器。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为16M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前8根地址线A[0..7]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00f80000；并行Flash从启动地址0x00f80000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..7]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为1M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前12根地址线A[0..11]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00080000；并行Flash从启动地址0x00080000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..11]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为4M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前10根地址线A[0..9]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00380000；并行Flash从启动地址0x00380000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..9]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
在上述技术方案的基础上，所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为64M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前6根地址线A[0..5]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x03f80000；并行Flash从启动地址0x03f80000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..5]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
与现有技术相比，本发明的有益效果在于：
当嵌入式操作系统的处理器复位时，控制寄存器的编码值被清0，此时地址控制器向输出可控地址锁存器发送低电平控制信号，输出可控地址锁存器根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，输出可控地址锁存器向Flash发送启动地址信号；由于输出可控地址锁存器发送的启动地址与并行Flash的存储BootLoader代码的地址位置相同，因此并行Flash能够向嵌入式操作系统的处理器发送正确的BootLoader程序，同时，嵌入式操作系统的处理器也认为并行Flash发送的BootLoader程序是从正确的启动地址处发送出来的，所以嵌入式操作系统的处理器能够正常启动BootLoader程序。
当BootLoader程序启动起来后，由于加载嵌入式操作系统时需要将地址线恢复为正常地址输出，因此控制寄存器的编码值被修改为非0值，地址控制器向输出可控地址锁存器发送高电平控制信号，地址输出可控地址锁存器将强制为低电平输出的地址线变为正常地址输出，并向并行Flash发送工作地址信号，并行Flash在处理器的正常控制下，能够正常加载嵌入式操作系统并开始工作。
采用本发明的方法，嵌入式操作系统平台无论使用何种容量的并行Flash，若使用的Flash大于或等于设定的容量，只需要将Bootloader程序烧录于Flash的一个固定位置。当嵌入式操作系统平台采用不同容量的并行Flash时，只需将BootLoader程序烧录于相同的位置，而BootLoader程序的代码可以保持为一个版本不变。因此，本发明能够调节嵌入式操作系统的处理器的启动地址，生产时不需要在并行Flash上烧录多种BootLoader程序，不仅操作比较简单，生产成本较低，而且不需要维护多套BootLoader程序，维护成本较低，管理比较方便。
附图说明
图1为本发明实施例中调节BootLoader启动地址的电路的结构框图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。
参见图1所示，本发明实施例提供的调节BootLoader启动地址的电路，包括嵌入式操作系统的处理器和并行Flash（存储芯片），嵌入式操作系统的处理器通过并行总线与并行Flash连接，并行总线上设置有CPLD(Complex Programmable Logic Device复杂可编程逻辑器件）。
并行总线包括控制线、数据线和地址线；CPLD内部的电路包括地址控制器和输出可控地址锁存器，地址控制器内部设置有总线读写器和控制寄存器。嵌入式操作系统的处理器分别通过控制线、数据线、地址线与总线读写器连接，嵌入式操作系统的处理器还通过地址线与输出可控地址锁存器连接，输出可控地址锁存器通过地址线与并行Flash连接；地址控制器通过一根控制线与输出可控地址锁存器连接。
地址控制器，用于：接收到嵌入式操作系统的处理器的复位信号后，将控制寄存器的编码值清0，地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；或者：接收到嵌入式操作系统的处理器的访问信号后，将地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号。
总线读写器，用于：接收到嵌入式操作系统的处理器的访问信号后，将控制寄存器的编码值修改为非0值；控制寄存器为非0值时，地址控制器的输出变为高电平输出。
总线读写器能够为嵌入式操作系统的处理器提供访问控制寄存器的接口，嵌入式操作系统的处理器通过与总线读写器连接的并行总线（地址线、控制线和数据线），能够访问和读写控制寄存器。
控制寄存器，用于：存储嵌入式操作系统的处理器发送给地址控制器的编码值；控制寄存器的编码值为0时，控制寄存器触发地址控制器的输出变为低电平输出；控制寄存器的编码值不为0时，控制寄存器触发地址控制器的输出变为高电平输出。
输出可控地址锁存器，用于：接收到地址控制器发送的低电平控制信号后，根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，通过地址线向并行Flash发送启动地址信号；接收到地址控制器发送的高电平控制信号后，将强制为低电平输出的地址线变为正常地址输出，通过地址线向并行Flash发送工作地址信号。
本发明实施例提供的调节BootLoader启动地址的方法，包括以下步骤：
S1：嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出。
S2：地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器接收到低电平控制信号后，根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，输出可控地址锁存器通过地址线向并行Flash发送启动地址信号。
S3：并行Flash接收到输出可控地址锁存器发送的启动地址信号后，并行Flash在控制线的控制下，将BootLoader的程序代码通过数据线发送至嵌入式操作系统的处理器，启动BootLoader程序。
S4：嵌入式操作系统的处理器通过与地址控制器连接的并行总线（控制线、数据线和地址线），向总线读写器发送访问信号。
S5：总线读写器接收到嵌入式操作系统的处理器发送的访问信号后，将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出。
S6：地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器接收到高电平控制信号后，将强制为低电平输出的地址线变为正常地址输出，通过地址线向并行Flash发送工作地址信号。
S7：并行Flash接收到输出可控地址锁存器发送的工作地址信号后，通过控制线和数据线，将嵌入式操作系统加载至嵌入式操作系统的处理器。
本发明实施例提供的调节BootLoader启动地址的方法，其工作原理如下：
当嵌入式操作系统的处理器复位时，控制寄存器的编码值被清0，此时地址控制器向输出可控地址锁存器发送低电平控制信号，输出可控地址锁存器根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，输出可控地址锁存器向Flash发送启动地址信号；由于输出可控地址锁存器发送的启动地址与并行Flash的存储BootLoader代码的地址位置相同，因此并行Flash能够向嵌入式操作系统的处理器发送正确的BootLoader程序，同时，嵌入式操作系统的处理器也认为并行Flash发送的BootLoader程序是从正确的启动地址处发送出来的，所以嵌入式操作系统的处理器能够正常启动BootLoader程序。
当BootLoader程序启动起来后，由于加载嵌入式操作系统时需要将地址线恢复为正常地址输出，因此控制寄存器的编码值被修改为非0值，地址控制器向输出可控地址锁存器发送高电平控制信号，地址输出可控地址锁存器将强制为低电平输出的地址线变为正常地址输出，并向并行Flash发送工作地址信号，并行Flash在处理器的正常控制下，能够正常加载嵌入式操作系统并开始工作。
下面通过4个实施例详细说明本发明提供的电路和方法。
实施例1：在32位地址位宽的嵌入式操作系统的处理器上调节BootLoader的启动地址，该处理器采用容量为16M字节的并行Flash，同时需要兼容大于16M字节不同容量的并行Flash；32位地址位宽的嵌入式操作系统的处理器的地址线有32根，即A[0..31]。
嵌入式操作系统的处理器复位，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号。输出可控地址锁存器接收到低电平控制信号后，将嵌入式操作系统的处理器的前8根地址线A[0..7]强制为低电平输出，A[8..31]仍然为正常地址输出。嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器通过地址线向并行Flash发送启动地址信号，并行Flash实际接收到的启动地址为0x00f80000。并行Flash接收到输出可控地址锁存器发送的启动地址信号后，从启动地址0x00f80000输出程序数据，将BootLoader的程序代码发送至嵌入式操作系统的处理器的数据线上，BootLoader程序正常启动。
嵌入式操作系统的处理器通过与地址控制器连接的并行总线（控制线、数据线和地址线），向总线读写器发送访问指令。总线读写器接收到嵌入式操作系统的处理器发送的访问指令后，将控制寄存器的编码值修改为非0值，控制寄存器值触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号。输出可控地址锁存器接收到高电平控制信号后，将地址线A[0..7]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号；并行Flash接收到工作地址信号后，并行Flash将数据发送到嵌入式操作系统的处理器的数据线上，嵌入式操作系统的处理器加载嵌入式操作系统。
实施例2：在32位地址位宽的嵌入式操作系统的处理器上调节BootLoader的启动地址，该处理器采用容量为1M字节的并行Flash，同时需要兼容大于1M字节不同容量的并行Flash；32位地址位宽的嵌入式操作系统的处理器的地址线有32根，即A[0..31]。
嵌入式操作系统的处理器复位，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号。输出可控地址锁存器接收到低电平控制信号后，将嵌入式操作系统的处理器的前12根地址线A[0..11]强制为低电平输出，A[12..31]仍然为正常地址输出。嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器通过地址线向并行Flash发送启动地址信号，并行Flash实际接收到的启动地址为0x00080000。并行Flash接收到输出可控地址锁存器发送的启动地址信号后，从启动地址0x00080000输出程序数据，将BootLoader的程序代码发送至嵌入式操作系统的处理器的数据线上，BootLoader程序正常启动。
嵌入式操作系统的处理器通过与地址控制器连接的并行总线（控制线、数据线和地址线），向总线读写器发送访问指令。总线读写器接收到嵌入式操作系统的处理器发送的访问指令后，将控制寄存器的编码值修改为非0值，控制寄存器值触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号。输出可控地址锁存器接收到高电平控制信号后，将地址线A[0..11]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号；并行Flash接收到工作地址信号后，并行Flash将数据发送到嵌入式操作系统的处理器的数据线上，嵌入式操作系统的处理器加载嵌入式操作系统。
实施例3：在32位地址位宽的嵌入式操作系统的处理器上调节BootLoader的启动地址，该处理器采用容量为4M字节的并行Flash，同时需要兼容大于4M字节不同容量的并行Flash；32位地址位宽的嵌入式操作系统的处理器的地址线有32根，即A[0..31]。
嵌入式操作系统的处理器复位，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号。输出可控地址锁存器接收到低电平控制信号后，将嵌入式操作系统的处理器的前10根地址线A[0..9]强制为低电平输出，A[10..31]仍然为正常地址输出。嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器通过地址线向并行Flash发送启动地址信号，并行Flash实际接收到的启动地址为0x00380000。并行Flash接收到输出可控地址锁存器发送的启动地址信号后，从启动地址0x00380000输出程序数据，将BootLoader的程序代码发送至嵌入式操作系统的处理器的数据线上，BootLoader程序正常启动。
嵌入式操作系统的处理器通过与地址控制器连接的并行总线（控制线、数据线和地址线），向总线读写器发送访问指令。总线读写器接收到嵌入式操作系统的处理器发送的访问指令后，将控制寄存器的编码值修改为非0值，控制寄存器值触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号。输出可控地址锁存器接收到高电平控制信号后，将地址线A[0..9]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号；并行Flash接收到工作地址信号后，并行Flash将数据发送到嵌入式操作系统的处理器的处理线上，嵌入式操作系统的处理器加载嵌入式操作系统。
实施例4：在32位地址位宽的嵌入式操作系统的处理器上调节BootLoader的启动地址，该处理器采用容量为64M字节的并行Flash，同时需要兼容大于64M字节不同容量的并行Flash；32位地址位宽的嵌入式操作系统的处理器的地址线有32根，即A[0..31]。
嵌入式操作系统的处理器复位，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号。输出可控地址锁存器接收到低电平控制信号后，将嵌入式操作系统的处理器的前6根地址线A[0..5]强制为低电平输出，A[6..31]仍然为正常地址输出。嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器通过地址线向并行Flash发送启动地址信号，并行Flash实际接收到的启动地址为0x03f80000。并行Flash接收到输出可控地址锁存器发送的启动地址信号后，从启动地址0x03f80000输出程序数据，将BootLoader的程序代码发送至嵌入式操作系统的处理器的数据线上，BootLoader程序正常启动。
嵌入式操作系统的处理器通过与地址控制器连接的并行总线（控制线、数据线和地址线），向总线读写器发送访问指令。总线读写器接收到嵌入式操作系统的处理器发送的访问指令后，将控制寄存器的编码值修改为非0值，控制寄存器值触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号。输出可控地址锁存器接收到高电平控制信号后，将地址线A[0..5]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号；并行Flash接收到工作地址信号后，并行Flash将数据发送到嵌入式操作系统的处理器的数据线上，嵌入式操作系统的处理器加载嵌入式操作系统。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (10)
1.一种调节BootLoader启动地址的电路，包括嵌入式操作系统的处理器和并行Flash，所述嵌入式操作系统的处理器分别通过控制线、数据线、地址线与并行Flash连接，其特征在于：还包括复杂可编程逻辑器件，所述复杂可编程逻辑器件内部的电路包括地址控制器和输出可控地址锁存器，所述地址控制器的内部设置有总线读写器和控制寄存器；所述嵌入式操作系统的处理器分别通过控制线、数据线、地址线与总线读写器连接，所述嵌入式操作系统的处理器还通过地址线与输出可控地址锁存器连接；所述输出可控地址锁存器通过地址线与并行Flash连接，所述地址控制器通过一根地址控制线与输出可控地址锁存器连接；
地址控制器，用于：接收到嵌入式操作系统的处理器的复位信号后，将控制寄存器的编码值清0，地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；或者接收到嵌入式操作系统的处理器的访问信号后，将地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；
总线读写器，用于：接收到嵌入式操作系统的处理器的访问信号后，将控制寄存器的编码值修改为非0值；控制寄存器为非0值时，地址控制器的输出变为高电平输出；
控制寄存器，用于：存储嵌入式操作系统的处理器发送给地址控制器的编码值；控制寄存器的编码值为0时，控制寄存器触发地址控制器的输出变为低电平输出；控制寄存器的编码值不为0时，控制寄存器触发地址控制器的输出变为高电平输出；
输出可控地址锁存器，用于：接收到地址控制器发送的低电平控制信号后，根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，通过地址线向并行Flash发送启动地址信号；接收到地址控制器发送的高电平控制信号后，将强制为低电平输出的地址线变为正常地址输出，通过地址线向并行Flash发送工作地址信号。
2.如权利要求1所述的调节BootLoader启动地址的电路，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为16M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前8根地址线A[0..7]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00f80000；并行Flash从启动地址0x00f80000处，将启动加载程序BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..7]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
3.如权利要求1所述的调节BootLoader启动地址的电路，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为1M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前12根地址线A[0..11]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00080000；并行Flash从启动地址0x00080000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..11]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
4.如权利要求1所述的调节BootLoader启动地址的电路，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为4M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前10根地址线A[0..9]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00380000；并行Flash从启动地址0x00380000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..9]变为正常地址输出，输出可控地址锁存器向并行Flash发送地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
5.如权利要求1所述的调节BootLoader启动地址的电路，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为64M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前6根地址线A[0..5]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x03f80000；并行Flash从启动地址0x03f80000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..5]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
6.一种基于权利要求1所述电路的调节BootLoader启动地址的方法，其特征在于，包括以下步骤：
A、嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出；
B、地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器根据并行Flash的启动地址的位置，将需要控制的地址线强制为低电平输出，输出可控地址锁存器通过地址线向并行Flash发送启动地址信号；并行Flash将启动加载程序BootLoader的程序代码发送至嵌入式操作系统的处理器，启动BootLoader程序；
C、嵌入式操作系统的处理器向总线读写器发送访问信号，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出；
D、地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号，输出可控地址锁存器将强制为低电平输出的地址线变为正常地址输出，通过地址线向并行Flash发送工作地址信号，并行Flash通过控制线和数据线，将嵌入式操作系统加载至嵌入式操作系统的处理器。
7.如权利要求6所述的调节BootLoader启动地址的方法，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为16M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前8根地址线A[0..7]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00f80000；并行Flash从启动地址0x00f80000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..7]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
8.如权利要求6所述的调节BootLoader启动地址的方法，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为1M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前12根地址线A[0..11]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00080000；并行Flash从启动地址0x00080000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..11]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
9.如权利要求6所述的调节BootLoader启动地址的方法，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为4M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前10根地址线A[0..9]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x00380000；并行Flash从启动地址0x00380000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..9]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
10.如权利要求6所述的调节BootLoader启动地址的方法，其特征在于：所述嵌入式操作系统的处理器采用32位地址位宽，所述嵌入式操作系统的处理器采用的地址线有32根：A[0..31]，所述并行Flash的容量为64M字节；所述嵌入式操作系统的处理器复位后，嵌入式操作系统的处理器向地址控制器发送复位信号，控制寄存器的编码值清0，控制寄存器触发地址控制器的输出变为低电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送低电平控制信号；输出可控地址锁存器将嵌入式操作系统的处理器的前6根地址线A[0..5]强制为低电平输出；嵌入式操作系统的处理器的输出地址为0xfff80000，输出可控地址锁存器向并行Flash发送启动地址信号，并行Flash接收到的启动地址为0x03f80000；并行Flash从启动地址0x03f80000处，将BootLoader的程序代码发送至嵌入式操作系统的处理器，BootLoader程序正常启动；
嵌入式操作系统的处理器向总线读写器发送访问指令，总线读写器将控制寄存器的编码值修改为非0值，控制寄存器触发地址控制器的输出变为高电平输出，地址控制器通过地址控制线向输出可控地址锁存器发送高电平控制信号；输出可控地址锁存器将地址线A[0..5]变为正常地址输出，输出可控地址锁存器向并行Flash发送工作地址信号，并行Flash通过控制线、数据线与嵌入式操作系统的处理器进行数据传输，嵌入式操作系统的处理器加载嵌入式操作系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310251350.0A CN103345456B (zh) | 2013-06-21 | 2013-06-21 | 调节BootLoader启动地址的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310251350.0A CN103345456B (zh) | 2013-06-21 | 2013-06-21 | 调节BootLoader启动地址的电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103345456A true CN103345456A (zh) | 2013-10-09 |
| CN103345456B CN103345456B (zh) | 2015-12-02 |
Family
ID=49280254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310251350.0A Active CN103345456B (zh) | 2013-06-21 | 2013-06-21 | 调节BootLoader启动地址的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103345456B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106528440A (zh) * | 2014-03-26 | 2017-03-22 | 青岛海信宽带多媒体技术有限公司 | 一种基于嵌入式系统的闪存操作方法及装置 |
| CN110118925A (zh) * | 2019-05-21 | 2019-08-13 | 威创集团股份有限公司 | 一种核心板测试方法及系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629805A (zh) * | 2003-12-18 | 2005-06-22 | 中国电子科技集团公司第三十研究所 | 运用于dsp的动态加载方法 |
| CN1734420A (zh) * | 2004-07-03 | 2006-02-15 | 三星电子株式会社 | 执行嵌入系统的引导程序代码的方法和装置 |
| CN1959635A (zh) * | 2005-11-04 | 2007-05-09 | 中兴通讯股份有限公司 | 一种软件版本更新的方法 |
| US20110060897A1 (en) * | 2009-09-08 | 2011-03-10 | Apple Inc. | Device bootup from a nand-type non-volatile memory |
| US20120265921A1 (en) * | 2011-04-14 | 2012-10-18 | Apple Inc. | Boot data storage schemes for electronic devices |
-
2013
- 2013-06-21 CN CN201310251350.0A patent/CN103345456B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629805A (zh) * | 2003-12-18 | 2005-06-22 | 中国电子科技集团公司第三十研究所 | 运用于dsp的动态加载方法 |
| CN1734420A (zh) * | 2004-07-03 | 2006-02-15 | 三星电子株式会社 | 执行嵌入系统的引导程序代码的方法和装置 |
| CN1959635A (zh) * | 2005-11-04 | 2007-05-09 | 中兴通讯股份有限公司 | 一种软件版本更新的方法 |
| US20110060897A1 (en) * | 2009-09-08 | 2011-03-10 | Apple Inc. | Device bootup from a nand-type non-volatile memory |
| US20120265921A1 (en) * | 2011-04-14 | 2012-10-18 | Apple Inc. | Boot data storage schemes for electronic devices |
Non-Patent Citations (3)
| Title |
|---|
| 张起贵等: "基于不同类型Flash-ROM的Bootloader设计", 《计算机工程与应用》 * |
| 成转鹏等: "基于S3C44B0X的Bootloader的设计与实现", 《电子技术应用》 * |
| 龙帆等: "新型嵌入式Bootloader的设计与实现", 《微计算机信息》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106528440A (zh) * | 2014-03-26 | 2017-03-22 | 青岛海信宽带多媒体技术有限公司 | 一种基于嵌入式系统的闪存操作方法及装置 |
| CN110118925A (zh) * | 2019-05-21 | 2019-08-13 | 威创集团股份有限公司 | 一种核心板测试方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103345456B (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102945173B (zh) | 用户程序在线升级系统和升级方法 | |
| KR100693924B1 (ko) | 고속 직렬 인터페이스를 이용하는 부팅 시스템 및 부팅 방법 | |
| CN102609287B (zh) | 一种通过cpu远程更新fpga的装置及其方法 | |
| CN102722390B (zh) | 多处理器共用flash的装置及固件程序加载与升级方法 | |
| CN102200916B (zh) | 电子设备、可配置的部件及该部件的配置信息存储方法 | |
| AU2013407292B2 (en) | Devices, updaters, methods for controlling a device, and methods for controlling an updater | |
| US9563437B2 (en) | Technologies for pre-memory phase initialization of a computing device | |
| CN105930186B (zh) | 多cpu的软件加载方法及基于多cpu的软件加载装置 | |
| CN105404538A (zh) | 一种fpga的加载和升级目标代码的装置及方法 | |
| CN103678187B (zh) | 一种微控制单元及其控制方法 | |
| CN102662749A (zh) | 一种双Boot切换的实现方法及装置 | |
| CN102446141B (zh) | 用于实现写保护控制的装置和方法 | |
| US9542113B2 (en) | Apparatuses for securing program code stored in a non-volatile memory | |
| CN107430564A (zh) | 具有多个独立微控制器的微控制器装置 | |
| CN102622257B (zh) | 电表在线自更新方法及其装置 | |
| CN103853608A (zh) | 一种双Boot切换的实现方法 | |
| CN102169442A (zh) | 使用usb设备进行系统引导的方法、设备、装置及系统 | |
| US9251107B2 (en) | Immediate direct memory access descriptor-based write operation | |
| CN103366814A (zh) | 一种Flash数据安全保护电路和方法 | |
| CN103345456A (zh) | 调节BootLoader启动地址的电路及方法 | |
| US11836501B1 (en) | System and methods for hardware-based PCIe link up based on post silicon characterization | |
| CN107479938B (zh) | 电子设备及其启动方法 | |
| CN202331426U (zh) | 现场可编程门阵列的动态加载系统 | |
| CN102708081A (zh) | 用户可编程的plc串口通讯扩展模块 | |
| CN102662883A (zh) | 用于多硬件平台的飞腾服务器的机器类型识别方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |