CN110112173A - 像素结构及其制备方法、显示器件 - Google Patents

Abstract

本发明涉及一种像素结构及其制备方法、显示器件。该像素结构包括多个像素单元，每个像素单元包括：衬底；多个像素电极，各像素电极间隔分布于衬底上，每个像素电极对应于一个子像素；像素界定层，设置于衬底上，像素界定层开设有墨水沉积坑，相邻同色子像素的像素电极位于同一墨水沉积坑中，相邻异色子像素的像素电极被像素界定层隔离；及隔离层，设置于衬底上且位于墨水沉积坑中，隔离层靠近衬底一侧的宽度小于隔离层远离衬底一侧的宽度，隔离层将相邻同色子像素的像素电极隔断，且阻止被隔断的像素电极靠近隔离层的一侧形成尖端结构。上述像素结构的结构简单、成本较低、能够避免尖端放电且能够用于制作分辨率较高的显示器件。

Description

像素结构及其制备方法、显示器件

技术领域

本发明涉及显示技术领域，特别是涉及一种像素结构及其制备方法、显示器件。

背景技术

随着信息时代的发展，显示器件正朝着更低成本和更高分辨率的趋势发展。而有机电致发光二极管(OLED)具有既薄又轻、主动发光、宽视角、快速响应、能耗低、低温和抗震性能优异以及潜在的柔性设计等优点，成为显示器件研究的主要方向。而溶液加工技术因其低成本、高产能且易于实现大尺寸等优点，成为制作OLED的主要方法。其中，印刷技术被认为是实现OLED的低成本和高分辨率显示的最有效途径。

目前，在印刷工艺中，制备的像素结构的像素电极边缘呈台阶性，容易存在尖端，使得显示器件工作时容易产生尖端放电而短路。一些研究通过设置双层像素界定层结构，第一像素界定层为亲水性且覆盖像素电极边缘区，以防止显示器件工作时产生尖端放电而短路，第二像素界定层为疏水性且围成墨水沉积区，以提高显示器件的分辨率，双层像素界定层结构虽然能够避免显示器件因尖端放电而短路，但是对显示器件的分辨率的提高还不能满足实际需求，同时双层像素界定层结构使得显示器件的结构复杂，且需要进行两次像素界定层的图形化工艺，使得生产成本更高。

发明内容

基于此，有必要提供一种像素结构及其制备方法、显示器件。该像素结构的结构简单、成本较低、能够避免尖端放电且能够用于制作分辨率较高的显示器件。

一种像素结构，包括多个像素单元，每个所述像素单元包括多种颜色的子像素，每个所述像素单元包括：

衬底；

多个像素电极，各所述像素电极间隔分布于所述衬底上，每个所述像素电极对应于一个所述子像素；

像素界定层，设置于所述衬底上，所述像素界定层开设有墨水沉积坑，相邻的同色子像素的所述像素电极位于同一所述墨水沉积坑中，相邻的异色子像素的所述像素电极被所述像素界定层隔离；及

隔离层，设置于所述衬底上，且位于所述墨水沉积坑中，所述隔离层靠近所述衬底一侧的宽度小于所述隔离层远离所述衬底一侧的宽度，所述隔离层将相邻的同色子像素的所述像素电极隔断，且阻止被隔断的所述像素电极靠近所述隔离层的一侧形成尖端结构。

上述像素结构的像素界定层具有墨水沉积坑，相邻的同色子像素的像素电极位于同一墨水沉积坑中，使得同色子像素集中设置于同一个墨水沉积坑中，有利于扩大墨水的沉积区域，进而使得能够通过减少单个墨水沉积坑中单个子像素的尺寸，以制备分辨率较高的显示面板，由于隔离层设置于衬底上且将相邻的同色子像素的像素电极隔断，且隔离层靠近衬底一侧的宽度小于隔离层远离所述衬底一侧的宽度，阻止被隔断的像素电极靠近隔离层一侧形成尖端结构，从而避免了由上述像素结构制成的显示器件在工作时产生尖端放电效应而短路，同时，通过设置隔离层，使得上述像素结构无需额外设置像素界定层以覆盖相邻同色子像素的像素电极的边缘，即可避免显示器件产生尖端放电效应而短路，从而能够完全替代双层像素界定层结构，结构更为简单，且节约制作成本。

在其中一个实施例中，所述像素电极靠近所述隔离层的一侧呈弧形。

在其中一个实施例中，所述像素电极靠近所述隔离层的一侧为由多段弧形形成的波浪形。

在其中一个实施例中，所述衬底包括基板及设置于所述基板上的平坦层，所述隔离层、所述像素电极及所述像素界定层均设置于所述平坦层上。

在其中一个实施例中，所述隔离层的厚度与所述像素界定层的厚度之比为2:15～3:8。

在其中一个实施例中，所述隔离层的厚度为100nm～300nm；及/或所述像素界定层的厚度为800nm～1500nm。

在其中一个实施例中，还包括发光功能层及顶电极层，所述发光功能层设置于所述墨水沉积坑中，且覆盖于所述像素电极及所述隔离层上，所述顶电极层覆盖于所述发光功能层的表面及所述像素界定层的表面。

在其中一个实施例中，所述像素电极的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种；及/或，

所述顶电极层的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种。

一种像素结构的制备方法，所述像素结构包括多个像素单元，每个所述像素单元包括多种颜色的子像素，所述制备方法包括如下步骤：

提供衬底，并于所述衬底上设置隔离层，所述隔离层靠近所述衬底一侧的宽度小于所述隔离层远离所述衬底一侧的宽度；

于所述衬底上沉积像素电极层，并对所述像素电极层进行图像化处理，得到像素电极，每个所述像素电极对应于一个所述子像素，同一颜色的像素电极层在所述隔离层处被隔断从而形成相邻的同色子像素的所述像素电极；及，

于所述衬底上形成像素界定层，并于所述像素界定层开设墨水沉积坑，其中，所述像素界定层将相邻的所述异色子像素的所述像素电极隔离，所述墨水沉积坑与所述同色子像素的所述像素电极相对应，以使相邻所述同色子像素位于同一个所述墨水沉积坑，且使所述隔离层位于所述墨水沉积坑中。

一种显示器件，包括上述实施例任一项所述的像素结构。

附图说明

图1为一实施方式的像素结构的结构示意图；

图2为图1所示的像素结构沿II-II'线的剖视图；

图3为另一实施方式的像素结构的结构示意图；

图4为图2所示的像素结构的制作过程中像素电极层的制作结构图；

图5为图2所示的像素结构的制作过程中像素电极的制作结构图；

图6为图2所示的像素结构的制作过程中像素界定层的制作结构图；

图7为图2所示的像素结构的制作过程中发光功能层的制作结构图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

如图1所示，一实施方式的像素结构10包括多个像素单元100，每个像素单元100包括多种颜色的子像素。进一步地，相邻的同色子像素集中设置。

在图1所示实施方式中，像素单元100包括第一子像素102、第二子像素104及第三子像素106，第一子像素102、第二子像素104及第三子像素106分别发射红光、蓝光与绿光。图1中第一子像素102、第二子像素104及第三子像素106均为两个，两个第一子像素102集中设置，两个第二子像素104集中设置，两个第三子像素106集中设置。将同色子像素集中设置，能够通过减少相应的子像素的面积，以提高显示器件的分辨率。

请一并参阅图2，每个像素单元100包括衬底110、像素电极层120、像素界定层130、隔离层140、发光功能层150及顶电极层160。

在其中一实施方式中，衬底110包括基板(图未示)、TFT驱动阵列(图未示)及平坦层(图未示)。基板为玻璃基板或柔性基板。TFT驱动阵列设置于基板的表面，用于驱动发光元器件，以显示图像。其中，TFT驱动阵列为非晶硅TFT阵列、多晶TFT阵列或金属氧化物TFT阵列。当TFT驱动阵列为金属氧化物TFT阵列时，TFT驱动阵列为铟镓锌氧化物TFT阵列。进一步地，平坦层覆盖于TFT驱动阵列远离基板的一侧，平坦层开设连接孔。

像素电极层120设置于衬底110的表面。在图示实施方式中，像素电极层120呈图案化设置于平坦层的表面，并通过平坦层的连接孔与TFT驱动阵列电连接。

像素电极层120包括像素电极121与非功能件123。像素电极121设置于衬底110的表面。在图示实施方式中，像素电极121设置于平坦层的表面，且与TFT驱动阵列电连接。在其中一个实施方式中，像素电极121远离平坦层一侧到平坦层表面的最大距离为50nm～200nm。

在其中一个实施方式中，像素电极121的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种。

进一步地，像素电极121为多个，多个像素电极121间隔分布于衬底110上且均与衬底110电连接，每个像素电极121均对应于一个子像素。

非功能件123设置于衬底110上。

像素界定层130设置于衬底110上。在图示实施方式中，像素界定层130设置于平坦层的表面。像素界定层130具有墨水沉积坑131，墨水沉积坑131用于沉积墨水，以得到发光功能层150。其中，通过设置不同材料材质制作发光功能层150，即能够得到不同颜色的子像素。

进一步地，相邻的同色子像素的像素电极121位于同一墨水沉积坑131中，相邻的异色子像素的像素电极121被像素界定层130隔离。其中，同色子像素即相同颜色的子像素，异色子像素即不同颜色的子像素。在图示实施方式中，两个同色子像素的像素电极121位于一个墨水沉积坑131，使得两个同色子像素位于一个墨水沉积坑131，从而使得两个同色子像素共用一个墨水沉积坑131，有利于扩大墨水的沉积区域，进而能够有效地减少单个墨水沉积坑131中单个子像素的面积，以提高上述像素结构10制成的显示器件的分辨率。

进一步地，当相邻且异色子像素的像素电极121被像素界定层130隔离时，像素界定层130覆盖相邻且异色子像素的像素电极121的边缘。

在其中一个实施例中，像素界定层130为疏液性。此时，像素界定层130可以为表面呈疏液性，即像素界定层130的表面经过疏液处理而呈疏液性；像素界定层130也可以为由疏液性的材质制作而成。

在其中一个实施例中，像素界定层130的厚度为800nm～1500nm。

隔离层140设置于衬底110上，且位于墨水沉积坑131中。隔离层140靠近衬底110一侧的宽度小于隔离层140远离衬底110一侧的宽度。在图示实施方式中，隔离层140为倒梯形结构，隔离层140设置于平坦层的表面且位于非功能件123靠近衬底110的一侧。

在其中一个实施例中，像素界定层130的厚度与隔离层140的厚度之比为8:3～15:2。进一步地，隔离层140的厚度为100nm～300nm。进一步地，隔离层140的材质为无机材料或有机材料。其中，当隔离层140的材料为无机材料时，隔离层140的材料选自氮化硅及氧化硅中至少一种。当隔离层140的材料为有机材料时，隔离层140的材料选自PI(Polyimide，聚酰亚胺)及光祖材料中的至少一种。

进一步地，隔离层140将相邻的同色子像素的像素电极121隔断，且阻止被隔断的像素电极121靠近隔离层140的一侧形成尖端结构。由于相邻的同色子像素的像素电极121之间均由隔离层140隔断，并隔离层140靠近衬底110一侧的宽度小于隔离层140远离衬底110一侧的宽度，且阻止被隔离的像素电极121靠近隔离层140一侧形成尖端结构，从而避免了由上述像素结构10制成的显示器件在工作时产生尖端放电效应而短路。

在其中一个实施方式中，隔离层140靠近衬底110一侧的宽度小于隔离层140远离衬底110一侧的宽度，并隔离层140将相邻的同色子像素的像素电极121隔断，且使被隔断的像素电极121靠近隔离层140的一侧呈弧形。在图示实施方式中，被隔断的像素电极121靠近隔离层140的一侧由像素电极121远离衬底110一侧向靠近衬底110的方向呈厚度递增的凸弧形斜坡。

由于相邻的同色子像素的像素电极121之间均由隔离层140隔断，且倒梯形结构的隔离层140使得被隔离的像素电极121靠近隔离层140一侧呈弧形，而非台阶性，从而避免了由上述像素结构10制成的显示器件在工作时产生尖端放电效应而短路。又由于同色子像素的像素电极121均设置于同一个墨水沉积坑131中，墨水不仅可以沉积于像素电极121的表面，还可以沉积于隔离层140的表面，使得多个同色子像素的像素电极121的表面与隔离层140的表面均成为墨水的沉积区域，从而使得墨水的沉积区域更大，进而能够通过减少单个墨水沉积坑131中单个子像素的面积，以提高上述像素结构10制成的显示器件的分辨率。

发光功能层150设置于墨水沉积坑131中，且覆盖于像素电极层120及隔离层140。在图示实施方式中，发光功能层150为有机电致发光功能层。进一步地，发光功能层150为发光层，发光功能层150设置于墨水沉积坑131中，且覆盖于像素电极121的表面、非功能件123的表面及隔离层140的表面。其中，发光层为有机光发射层、量子点光发射层或钙钛矿光发射层。进一步地，发光功能层150的厚度为80nm～300nm。

顶电极层160覆盖于发光功能层150的表面及像素界定层130的表面。在其中一个实施方式中，顶电极层160的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种。在图示实施方式中，顶电极层160的材料选自铝及银中至少一种，且顶电极层160为反射型导电膜层，相应地，像素电极层120的材料选自氧化铟锡、氧化铟锌、石墨烯及导电聚合物中至少一种，且像素电极层120为透明导电膜层，以使上述显示器件为底发射型显示器件。

在其中一个实施方式中，顶电极层160的厚度为15nm～150nm。

在其中一个实施方式中，显示器件为电子发光器件或量子点发光器件。当然，需要说明的是，显示器件不限于上述指出器件，也可以为显示面板，还可以为显示装置。

在其中一个实施方式中，显示器件包括像素结构10。此时，显示器件可以为显示面板或显示装置。

上述实施方式的像素结构10至少具有以下优点：

(1)上述像素结构10的像素界定层130具有墨水沉积坑131，相邻的同色子像素的像素电极121位于同一墨水沉积坑131中，使得同色子像素集中设置于同一个墨水沉积坑131中，进而有利于扩大墨水的沉积区域，进而使得能够通过减少单个墨水沉积坑131中单个子像素的尺寸，以制备分辨率较高的显示面板，由于隔离层140设置于衬底110上且将相邻的同色子像素的像素电极131隔断，且隔离层140为倒梯形结构，且阻止被隔离的像素电极121靠近隔离层140一侧形成尖端结构，从而避免了由上述像素结构10制成的显示器件在工作时产生尖端放电效应而短路，同时，通过设置隔离层140，使得上述像素结构10无需额外设置像素界定层以覆盖相邻的同色子像素的像素电极121的边缘，即可避免显示器件产生尖端放电效应而短路，从而能够完全替代双层像素界定层结构，结构更为简单，且节约制作成本。

(2)上述像素结构10的像素界定层130不仅设置于平坦层的表面，还覆盖相邻且异色子像素的像素电极121的边缘，能够避免发光功能层150与像素界定层130之间存在间隙，进而避免显示器件的像素电极121与顶电极160短路而产生漏电流。

可以理解，衬底110中的基板与平坦层可以省略。当衬底110中的基板与平坦层省略时，衬底110由TFT驱动阵列构成。此时，像素电极层120、像素界定层130、隔离层140均设置于TFT驱动阵列上。

可以理解，集中设置的第一子像素102、集中设置的第二子像素104与集中设置的第三子像素106均不限于两个，且均可以为多个，只要能够有效地减少相应子像素的面积而提高显示器件的分辨率即可。例如，请一并参阅图3，在其他实施方式中，像素结构20与像素结构10的结构大致相同，不同之处在于，像素结构20的像素单元包括集中设置的四个第一子像素202、集中设置的四个第二子像素204及集中设置的四个第三子像素206。

可以理解，当集中设置的相邻的同色子像素为多个时，相邻的同色子像素的像素电极121为多个，多个相邻的同色子像素的像素电极121间隔分布于衬底110的表面且均位于墨水沉积坑131中。进一步地，隔离层140将多个相邻的同色子像素的像素电极121隔断，以使任意相邻两个同色子像素的像素电极121之间均设置有隔离层140。

可以理解，非功能件123可以省略。当非功能件123省略时，发光功能层150直接设置于隔离层140的表面。

可以理解，像素界定层130不限于为疏液性，在其他实施方式中，像素界定层130也可以为部分呈疏液性而部分呈亲液性。此时，像素界定层130为两层结构，包括第一界定层(图未示)和第二界定层(图未示)，第一界定层呈亲液性，第一界定层层叠于衬底表面，并将相邻且异色子像素的像素电极隔离，且覆盖相邻且异色子像素的像素电极的边缘，第二界定层呈疏液性，第二界定层层叠于第一界定层的表面，以形成墨水沉积坑。当然，需要说明的是，第一界定层可以为表面呈亲液性，也可以为由亲液性的材质制作而成；相应地，第二界定层可以为表面呈疏液性，也可以为由疏液性的材质制作而成。

可以理解，被隔断的像素电极121靠近隔离层140的一侧不限于呈弧形。在其他实施方式中，隔离层140靠近衬底110一侧的宽度小于隔离层140远离衬底110一侧的宽度，并隔离层140将相邻的同色子像素的像素电极121隔断，且使被隔断的像素电极121靠近隔离层140的一侧为由多段弧形形成的波浪形。

可以理解，发光功能层150不限于为发光层，发光功能层150也可以为包括空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、激子限定层、电子传输层及电子注入层中至少一层和发光层。优选地，发光功能层150包括依次层叠设置的空穴注入层、空穴传输层、电子阻挡层、发光层、激子限定层、空穴阻挡层、电子传输层及电子注入层。当然，需要说明的是，发光功能层150不限于为有机电致发光功能层，发光功能层150也可以为量子点发光功能层，还可以为由量子点发光功能层与有机电致发光功能层相结合形成的混合发光功能层。

可以理解，像素电极层120的材质也可以为选自铝及银中至少一种，且像素电极层120为反射型导电膜层，相应地，顶电极层160的材质也可以为选自氧化铟锡、氧化铟锌、石墨烯及导电聚合物中至少一种，且顶电极层160为透明导电膜层，此时，上述显示器件为顶发射型显示器件。

此外，本发明还提供一种像素结构10的制备方法，包括如下操作：

请一并参阅图4，S110、提供衬底110，并于衬底110上设置隔离层140，隔离层140呈倒梯形结构。

在其中一个实施方式中，衬底110为玻璃衬底或柔性衬底。进一步地，衬底110为透明玻璃衬底110或透明柔性衬底110，以便于制作透明显示器件。

在其中一个实施方式中，衬底110具有TFT驱动阵列，用于驱动发光元器件，以显示图像。

在其中一个实施方式中，于衬底110上设置隔离层140的方法为蚀刻或曝光显影。

在其中一个实施方式中，隔离层140的材质为无机材料或有机材料。当隔离层140的材料为无机材料时，于衬底110上设置隔离层140的方法为蚀刻。当隔离层140的材料为光阻材料时，于衬底110上设置隔离层140的方法为曝光显影。在其中一个实施方式中，隔离层140的厚度为100nm～300nm。

在其中一个实施方式中，隔离层140靠近衬底110一侧的宽度小于隔离层140远离衬底110一侧的宽度。在图示实施方式中，隔离层140为倒梯形结构。

在其中一个实施方式中，衬底110包括依次层叠的基板、TFT驱动阵列及平坦层，隔离层140设置于衬底110的平坦层上。

请一并参阅图5，S120、于衬底110上沉积像素电极层120，对像素电极层120进行图像化处理，得到像素电极121，每个像素电极121对应于一个子像素，同一颜色的像素电极层120在隔离层140处被隔断从而形成相邻的同色子像素的像素电极121，且阻止被隔断的像素电极121靠近隔离层140的一侧形成尖端结构。

在其中一个实施方式中，于衬底110及隔离层140远离衬底110的一侧沉积像素电极层120，对像素电极层120进行图像化处理，得到像素电极121。由于衬底110及隔离层140远离衬底110的一侧沉积像素电极层120，并隔离层140靠近衬底110一侧的宽度小于隔离层140远离衬底110一侧的宽度，且同一颜色的像素电极层120在隔离层140处被隔断从而形成相邻的同色子像素的像素电极121，使得被隔离的像素电极121靠近隔离层140的一侧呈弧形，而非台阶性，从而避免了由像素结构10制成的显示器件在工作时产生尖端放电效应而短路。

在其中一个实施方式中，像素电极层120的沉积方式为溅射或蒸镀。

在其中一个实施方式中，像素电极层120的沉积方式为CVD或PVD。

在其中一个实施方式中，像素电极层120的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种。

在其中一个实施方式中，像素电极层120的厚度为50nm～200nm。

在其中一个实施方式中，对像素电极层120进行图像化处理的方式为蚀刻。具体地，通过蚀刻将相邻的异色子像素之间的像素电极层120去除，以使像素电极层120图形化，形成与各子像素对应的像素电极121。

请一并参阅图6，S130、于衬底110上形成像素界定层130，于像素界定层130开设墨水沉积坑131，其中，像素界定层130将相邻的异色子像素的像素电极121隔离，墨水沉积坑131与同色子像素的像素电极121相对应，以使相邻的同色子像素位于同一个墨水沉积坑131，且使隔离层140位于墨水沉积坑131中。

在图示实施方式中，像素界定层130将相邻的异色子像素的像素电极121隔离，且覆盖被隔离的像素电极121的边缘。

当然，需要说明的是，在S120之后，且在S130之前，还可以包括如下操作：通过蚀刻以去除沉积于将隔离层140远离衬底110的一侧的像素电极层120。

在其中一个实施方式中，在于像素界定层130开设墨水沉积坑131的操作之后，还包括如下S140～S150的操作：

请一并参阅图7，S140、通过印刷工艺于墨水沉积坑131中沉积发光功能层150。

具体地，将墨水加入墨水沉积坑131中，去溶剂，干燥成膜，得到发光功能层150。

在其中一个实施方式中，墨水选自有机电致发光材料及量子点发光材料中的至少一种。

在其中一个实施方式中，墨水选自空穴注入材料、空穴传输材料、电子阻挡材料、发光材料、激子限定材料、空穴阻挡材料、电子传输材料及电子注入材料中至少一种。

请再次一并参阅图1，S150、于发光功能层150的表面形成顶电极层160，得到像素结构10。

在其中一个实施方式中，在发光功能层150的表面形成顶电极层160的方式为真空沉积。

在其中一个实施方式中，顶电极160的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种。

在其中一个实施方式中，顶电极层160的材质选自铝及银中至少一种，并且顶电极层160为反射型导电膜层，相应地，像素电极层120的材质选自氧化铟锡、氧化铟锌、石墨烯及导电聚合物中至少一种，并且像素电极层120为透明导电膜层，以使包括上述像素结构10的显示器件为底发射型显示器件。

在其中一个实施方式中，像素电极层120的材质选自铝及银中至少一种，并且像素电极层120为反射型导电膜层，相应地，顶电极层160的材质也可以选自氧化铟锡、氧化铟锌、石墨烯及导电聚合物中至少一种，并且顶电极层160为透明导电膜层，以使包括上述像素结构10的显示器件为顶发射型显示器件。

上述像素结构10的制备方法操作简单，无需制作额外的像素界定层以覆盖相邻且同色子像素的像素电极121的边缘，得到的像素结构10能够制备分辨率较高的显示器件，且制备的显示器件不会产生尖端放电而短路，同时制备得到的像素结构10的结构更为简单，制作成本更低。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素结构，包括多个像素单元，每个所述像素单元包括多种颜色的子像素，其特征在于，每个所述像素单元包括：

衬底；

多个像素电极，各所述像素电极间隔分布于所述衬底上，每个所述像素电极对应于一个所述子像素；

像素界定层，设置于所述衬底上，所述像素界定层开设有墨水沉积坑，相邻的同色子像素的所述像素电极位于同一所述墨水沉积坑中，相邻的异色子像素的所述像素电极被所述像素界定层隔离；及

隔离层，设置于所述衬底上，且位于所述墨水沉积坑中，所述隔离层靠近所述衬底一侧的宽度小于所述隔离层远离所述衬底一侧的宽度，所述隔离层将相邻的同色子像素的所述像素电极隔断，且阻止被隔断的所述像素电极靠近所述隔离层的一侧形成尖端结构。

2.根据权利要求1所述的像素结构，其特征在于，所述像素电极靠近所述隔离层的一侧呈弧形。

3.根据权利要求1所述的像素结构，其特征在于，所述像素电极靠近所述隔离层的一侧为由多段弧形形成的波浪形。

4.根据权利要求1所述的像素结构，其特征在于，所述衬底包括基板及设置于所述基板上的平坦层，所述隔离层、所述像素电极及所述像素界定层均设置于所述平坦层上。

5.根据权利要求1所述的像素结构，其特征在于，所述隔离层的厚度与所述像素界定层的厚度之比为2:15～3:8。

6.根据权利要求1所述的像素结构，其特征在于，所述隔离层的厚度为100nm～300nm；及/或所述像素界定层的厚度为800nm～1500nm。

7.根据权利要求1所述的像素结构，其特征在于，还包括发光功能层及顶电极层，所述发光功能层设置于所述墨水沉积坑中，且覆盖于所述像素电极及所述隔离层上，所述顶电极层覆盖于所述发光功能层的表面及所述像素界定层的表面。

8.根据权利要求7所述的像素结构，其特征在于，所述像素电极的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种；及/或，

所述顶电极层的材质选自氧化铟锡、氧化铟锌、石墨烯、导电聚合物、铝及银中至少一种。

9.一种像素结构的制备方法，所述像素结构包括多个像素单元，每个所述像素单元包括多种颜色的子像素，其特征在于，所述制备方法包括如下步骤：

提供衬底，并于所述衬底上设置隔离层，所述隔离层靠近所述衬底一侧的宽度小于所述隔离层远离所述衬底一侧的宽度；

于所述衬底上沉积像素电极层，并对所述像素电极层进行图像化处理，得到像素电极，每个所述像素电极对应于一个所述子像素，同一颜色的像素电极层在所述隔离层处被隔断从而形成相邻的同色子像素的所述像素电极；及，

于所述衬底上形成像素界定层，并于所述像素界定层开设墨水沉积坑，其中，所述像素界定层将相邻的所述异色子像素的所述像素电极隔离，所述墨水沉积坑与所述同色子像素的所述像素电极相对应，以使相邻所述同色子像素位于同一个所述墨水沉积坑，且使所述隔离层位于所述墨水沉积坑中。

10.一种显示器件，其特征在于，包括权利要求1～8任一项所述的像素结构。