CN110112057A - 一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片 - Google Patents

一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片 Download PDF

Info

Publication number
CN110112057A
CN110112057A CN201910351224.XA CN201910351224A CN110112057A CN 110112057 A CN110112057 A CN 110112057A CN 201910351224 A CN201910351224 A CN 201910351224A CN 110112057 A CN110112057 A CN 110112057A
Authority
CN
China
Prior art keywords
silicon carbide
silicon
veil
epitaxial wafer
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910351224.XA
Other languages
English (en)
Inventor
张乐年
星野政宏
周仪
丁海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taizhou Beyond Technology Co ltd
Original Assignee
Taizhou Yineng Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taizhou Yineng Science & Technology Co Ltd filed Critical Taizhou Yineng Science & Technology Co Ltd
Priority to CN201910351224.XA priority Critical patent/CN110112057A/zh
Publication of CN110112057A publication Critical patent/CN110112057A/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02499Monolayers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02529Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明提供了一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片,属于半导体器件技术领域。它解决了现有的低结晶品质的碳化硅性能达不到要求的问题。本碳化硅外延片,包括具有缺陷的低结晶品质的碳化硅衬底,在低结晶品质的碳化硅衬底上通过化学气相沉积法对缺陷内进行填埋、渗透和/或扩散处理后形成有遮蔽物,并在填埋、渗透和/或扩散有遮蔽物的碳化硅衬底上通过化学气相沉积法生长形成碳化硅外延层,得到同质的碳化硅外延片,能够将低结晶品质的碳化硅衬底上存在的各种缺陷被完美的掩盖和消除,从而能够将废弃的且具有各自缺陷的低结晶品质的碳化硅重新利用起来制作半导体器件,成本更加低廉,提升了良品率和资源利用率。

Description

一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片
技术领域
本发明属于半导体器件技术领域,涉及一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片。
背景技术
迄今为止,碳化硅既有的有效特性和特征均已广泛被人所认知,使用了碳化硅材料的半导体器件因其拥有应用于电力方面的卓越特性而被寄予了很大的期望。
然而,拥有理想特性的碳化硅半导体器件目前还无法在市场上得到大规模的广泛普及,因为用于制作碳化硅半导体器件的碳化硅衬底及碳化硅外延同现有的硅相比价格太高,有着天地之差,即所需的成本较高。而造成这价格差别的主要原因是由于碳化硅的长晶速度太慢,换言之就是生产效率低下,并且,生产出结晶性完整的高品质的碳化硅是很困难的,也就是说良品率也低下。而碳化硅半导体器件主要应用于电梯、汽车、航天飞机和铁道等直接与生命安全关联的领域,要求使用完美无缺的碳化硅结晶片作为衬底。而低结晶品质的碳化硅由于其表面具有贯穿或凹陷等各种缺陷,在碳化硅衬底上,采用化学气相沉积法生长一层碳化硅外延,是一种普遍应用于元器件芯片生长之前的工艺,然而衬底上的缺陷也会随着碳化硅外延的生长而延生、生长或者长大,进而影响做好的芯片的可靠性和性能,性能达不到要求,即制作的碳化硅半导体器件无法应用于电梯、汽车、航天飞机和铁道等直接与生命安全关联的领域。
发明内容
本发明的目的是针对现有的技术存在上述问题,提出了一种碳化硅外延片及其制作方法,本发明所要解决的技术问题是:如何利用低结晶品质的碳化硅制作能够满足正常运转要求的碳化硅外延片衬底。
本发明的目的可通过下列技术方案来实现:一种碳化硅外延片,包括具有缺陷的低结晶品质的碳化硅衬底,其特征在于,在低结晶品质的碳化硅衬底上通过化学气相沉积法对所述缺陷进行填埋、渗透和/或扩散处理后形成有遮蔽物,并在填埋、渗透和/或扩散有遮蔽物的碳化硅衬底上通过化学气相沉积法生长形成碳化硅外延层,得到同质的碳化硅外延片。
低结晶品质的碳化硅衬底由于其结晶性较差,良品率低下,表面密度一致性差,存在有结晶缺陷,该结晶缺陷主要分为多型共生缺陷、镶嵌结构缺陷、粒子包裹体与空洞、堆垛层错、孔道与微管道五种类型。从结晶缺陷起因的角度看,这五类结晶缺陷既可以是从籽晶继承与繁衍的,也可以是在生长过程中发生的“意外”成核而产生及衍生的。从结晶缺陷的尺度看,多型共生缺陷的尺度最大,一般为数毫米至数十毫米;镶嵌结构缺陷、粒子包裹体与空洞的尺度次之,一般为数微米至数百微米;堆垛层错、孔道与微管道的尺度最小,一般为数纳米至数微米。从结晶缺陷在三维晶格空间中的几何特征角度看,多型共生缺陷、镶嵌结构缺陷、粒子包裹体与空洞、孔道与微管道四种结晶缺陷都属于体缺陷的范畴,堆垛层错则属于面缺陷的范畴。
本碳化硅外延片通过在低结晶品质的碳化硅衬底上采用化学气相沉积法,对缺陷采用填埋和/或渗透的方式进行处理后在缺陷的内部形成遮蔽物,形成的遮蔽物能够完美的掩盖消除低结晶品质的碳化硅衬底上的各种缺陷对电子元器件的影响,然后再通过化学气相沉积法在掩盖消除了各种缺陷的碳化硅衬底上生长一层碳化硅同质外延层,被遮蔽物填充后的缺陷不会随着碳化硅外延层的生长而延生、生长或者长大,制成的碳化硅外延片用来制作半导体器件应用于电梯、汽车、航天飞机和铁道等直接与生命安全关联的领域,能够满足其正常运转要求,提升了良品率,而且相对于使用结晶性完整的碳化硅衬底,成本更加的低廉。同时,能够将废弃的具有各自缺陷的低结晶品质的碳化硅衬底重新利用起来,资源的利用率更高。
在上述的碳化硅外延片中,所述遮蔽物为采用气态原料通过化学气相沉积法生成。
在上述的碳化硅外延片中,所述遮蔽物为通过腐蚀性气体去除多余的遮蔽层后形成。去除多余的遮蔽层使低结晶品质的碳化硅衬底表层部分的缺陷内有遮蔽物并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得碳化硅的表面保持平整,然后再通过化学气相沉积法在消除了各种缺陷的碳化硅衬底上生长一层碳化硅外延层,能够使得碳化硅外延层与碳化硅衬底之间能够保证相同品质。
在上述的碳化硅外延片中,所述遮蔽物为氮化硅、氧化硅或硅中的一种或几种混合形成。通过采用氮化硅、氧化硅和硅的一种或几种作为遮蔽物,能够将各种缺陷被完美掩盖和消除。
在上述的碳化硅外延片中,所述遮蔽物为氮化硅和氧化硅的混合物以及该混合物的反应生成物与硅混合形成。通过采用氮化硅和氧化硅的混合物以及该混合物的反应生成物与硅作为遮蔽物,能够将各种缺陷被完美掩盖和消除。
在上述的碳化硅外延片中,所述遮蔽物为含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅中的一种或几种混合形成。通过采用含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅中的一种或几种,能够将各种缺陷被完美掩盖和消除。
在上述的碳化硅外延片中,所述缺陷位于碳化硅衬底表面,在低结晶品质的碳化硅衬底上通过化学气相沉积法对缺陷采用填埋的方式进行处理后形成遮蔽物,所述遮蔽物与所述碳化硅衬底表面齐平。遮蔽物与碳化硅衬底表面齐平,便于在碳化硅衬底上生长同质的碳化硅外延层,制得的碳化硅同质外延片不再含有各种缺陷。
在上述的碳化硅外延片中,所述缺陷位于碳化硅衬底内,在低结晶品质的碳化硅衬底上通过化学气相沉积法对缺陷采用渗透的方式进行处理后形成遮蔽物,所述遮蔽物渗透充满上述缺陷。从而使得生成的碳化硅外延层和碳化硅衬底之间能够保持同品质,制得的碳化硅同质外延片不再含有各种缺陷。
在上述的碳化硅外延片中,所述碳化硅衬底表面和内部均具有上述缺陷,在低结晶品质的碳化硅衬底上通过化学气相沉积法对表面的缺陷采用填埋的方式进行处理后形成遮蔽物且该遮蔽物与所述碳化硅衬底表面齐平,通过化学气相沉积法对位于碳化硅衬底内部的缺陷采用渗透的方式进行处理后形成遮蔽物,且该遮蔽物渗透充满内部的缺陷。从而使得生成的碳化硅外延层和碳化硅衬底之间能够保持同品质,制得的碳化硅同质外延片不再含有各种缺陷。
在上述的碳化硅外延片中,所述碳化硅外延层的生长膜厚为1~20μm。
一种芯片,采用具有缺陷的低结晶品质的碳化硅衬底,其特征在于,在低结晶品质的碳化硅衬底上通过化学气相沉积法对所述缺陷内进行填埋、渗透和/或扩散处理后形成有遮蔽物,并在填埋、渗透和/或扩散有遮蔽物的碳化硅衬底上通过化学气相沉积法生长形成碳化硅外延层,得到同质的碳化硅外延片,在同质的碳化硅外延片上生长功能层得到芯片。
在上述的芯片中,所述遮蔽物为采用气态原料通过化学气相沉积法生成。
在上述的芯片中,所述遮蔽物为氮化硅、氧化硅或硅中的一种或几种混合形成。
在上述的芯片中,所述遮蔽物为氮化硅和氧化硅的混合物以及该混合物的反应生成物与硅混合形成。
在上述的芯片中,所述遮蔽物为含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅中的一种或几种混合形成。
一种碳化硅外延片的制作方法,其特征在于,该方法包括以下步骤:
步骤a、选取具有缺陷的低结晶品质的碳化硅衬底,然后在高温加热的环境下通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽层;
步骤b、然后再去除碳化硅衬底上多余的遮蔽层使低结晶品质的碳化硅衬底表层部分的缺陷内有遮蔽物并留出无缺陷的低结晶品质的碳化硅衬底表层部分;
步骤c、然后再通过化学气相沉积法在经步骤b处理后的碳化硅衬底上生长形成碳化硅外延层,得到同质的碳化硅外延片。
低结晶品质的碳化硅衬底由于其结晶性较差,良品率低下,表面密度一致性差,表层部分存在贯穿孔、凹陷或间隙等各种缺陷,本制作方法通过对低结晶品质的碳化硅衬底采用化学气相沉积法,将低结晶品质的碳化硅衬底上存在的贯穿孔填埋,将存在的凹陷遮蔽,并将存在的间隙渗透填满,并且通过高温加热,使充填物质渗透到缺陷的内部从而能够完美的掩盖消除低结晶品质的碳化硅衬底上的各种缺陷,然后再去除多余的遮蔽层使低结晶品质的碳化硅衬底表层部分的缺陷内有遮蔽物并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得碳化硅的表面保持平整,然后再通过化学气相沉积法在消除了各种缺陷的碳化硅衬底上生长一层碳化硅外延层,能够使得碳化硅外延层与碳化硅衬底之间能够保证相同品质,制成的同质的碳化硅外延片用来制作半导体器件应用于电梯、汽车、航天飞机和铁道等直接与生命安全关联的领域,能够满足其正常运转要求,提升了良品率,而且相对于使用结晶性完整的碳化硅衬底,成本更加的低廉。同时,能够将废弃的具有各自缺陷的低结晶品质的碳化硅衬底重新利用起来,资源的利用率更高。
在上述的碳化硅外延片的制作方法中,在所述步骤a中,控制碳化硅衬底旋转,转速为600~1200rpm。对存在各种缺陷的碳化硅来说,控制其高速旋转,能够有助于气体的通入,从而保证填埋、遮蔽、扩散和/或渗透处理的效果更好。
在上述的碳化硅外延片的制作方法中,在所述步骤a中,高温加热的温度为600~1200℃。
在上述的碳化硅外延片的制作方法中,在所述的步骤a中,选用气态原料通过化学气相沉积法生成氮化硅、氧化硅或硅中的一种或几种,对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽物。
在上述的碳化硅外延片的制作方法中,在所述的步骤a中,选用气态原料通过化学气相沉积法生成氮化硅和氧化硅的混合物以及该混合物的反应生成物与硅,对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽物。
在上述的碳化硅外延片的制作方法中,在所述的步骤a中,选用气态原料通过化学气相沉积法生成含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅中的一种或几种,对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽物。
在上述的碳化硅外延片的制作方法中,在所述的步骤b中,采用含有氯元素的气体在温度为600~1500℃的环境下去除碳化硅衬底上多余的遮蔽层使低结晶品质的碳化硅衬底表层部分的缺陷内有遮蔽物并留出无缺陷的低结晶品质的碳化硅衬底(1)表层部分,持续处理时间为8~12min。在通过化学气相沉积法进行填埋、遮蔽、扩散和/或渗透处理后,多余的遮蔽物会在碳化硅衬底的表面生长堆积形成沉积层,使用含有氯元素的气体能够将该多余的沉积层去除,而用于对碳化硅衬底上的缺陷进行填埋、遮蔽、扩散和/或渗透的部分被保留,使得碳化硅的表面保持平整,便于生成同质的碳化硅外延层。
在上述的碳化硅外延片的制作方法中,在所述的步骤b中,去除多余的沉积层后,再对碳化硅衬底进行热处理,控制热处理的温度为600~1500℃,热处理过程中持续以80~120L/min的速率通入H2,整个热处理持续9~11min。加热处理能够使得经填埋、遮蔽、扩散和/或渗透处理后的物质实现高密度化。
在上述的碳化硅外延片的制作方法中,在所述步骤c中,碳化硅外延层的具体生长过程为:将经步骤b处理后的碳化硅衬底先进行加热4~7min,控制温度为1700~1900℃,然后再通过化学气相沉积法生长以碳化硅为主的外延层12~17min,然后再冷却7~11min,并控制生长碳化硅外延层的膜厚为1~20μm。
与现有技术相比,本碳化硅外延片及其制作方法和具有碳化硅外延片的芯片具有以下优点:通过化学气相沉积法对低结晶品质的碳化硅衬底进行填埋、遮蔽、扩散和渗透处理,能够将低结晶品质的碳化硅衬底上存在的各种缺陷被完美的掩盖和消除,从而能够将废弃的且具有各自缺陷的低结晶品质的碳化硅重新利用起来制作半导体器件,制作的半导体器件应用于电梯、汽车、航天飞机和铁道等直接与生命安全关联的领域,其性能能够满足正常运转要求,成本更加低廉,提升了良品率和资源利用率。
附图说明
图1是低结晶品质的碳化硅衬底的结构示意图。
图2是在低结晶品质的碳化硅衬底上生长遮蔽物后的结构图。
图3是对图2中生长遮蔽物后的低结晶品质的碳化硅衬底进行去除沉积层后的结构图。
图4是本碳化硅外延片的结构示意图。
图5是本具有碳化硅外延片的元器件芯片的结构图。
图中,1、碳化硅衬底;1a、缺陷;2、遮蔽物;3、碳化硅外延层;4、功能芯片层。
具体实施方式
以下是本发明的具体实施例并结合附图,对本发明的技术方案作进一步的描述,但本发明并不限于这些实施例。
实施例一
如图4所示,本碳化硅外延片,包括具有缺陷的低结晶品质的碳化硅衬底,低结晶品质的碳化硅衬底由于其结晶性较差,良品率低下,表面密度一致性差,其表面或者内部存在贯穿孔、凹陷或间隙等各种缺陷。本实施例中,碳化硅衬底表面和内部均具有上述缺陷。
在低结晶品质的碳化硅衬底上通过化学气相沉积法在表面的缺陷内进行采用填埋处理后形成有遮蔽物且该遮蔽物与碳化硅衬底表面齐平,通过化学气相沉积法在位于碳化硅衬底内部的缺陷内进行渗透处理后形成有遮蔽物,且该遮蔽物渗透充满内部的缺陷。遮蔽物为氮化硅和硅混合形成。再通过化学气相沉积法生长形成碳化硅外延层,碳化硅外延层的生长膜厚为1~20μm,得到同质的碳化硅外延片。本实施例中,碳化硅外延层的生长膜厚为10μm。
如图5所示,本芯片,包括上述的碳化硅外延片,在碳化硅外延片上生长功能层得到芯片。
如图1-4所示,本碳化硅外延片主要采用以下方法制作:
选取低结晶品质的碳化硅衬底,在化学气相沉积设备中,控制碳化硅衬底以600~1200rpm的转速高速旋转,然后以140cc/min的流速通入SiH2Cl2,以1.6L/min的速率通入NH2,控制生长的环境压力为0.7torr,并进行高温加热,控制加热的温度为600~1200℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的氮化硅能够渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成氮化硅层,控制形成的氮化硅层的膜厚为本实施例中,本实施例中控制碳化硅衬底的转速为1000rpm,控制生长的环境压力为0.7torr,温度为1000℃。
然后以2.25L/min的速率通入SiH4,以1.2L/min的速率通入O2,控制生长的环境压力为0.33torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硅能够进一步渗透到缺陷的内部以掩盖消除低结晶品质的碳化硅衬底上的各种缺陷,并在氮化硅层外形成硅层,控制形成的硅层的膜厚为
然后再在温度为900~1500℃的环境下以1.8L/min的速率通入HCl,并同时以50L/min的速率通入H2对经上述填埋、遮蔽、扩散和/或渗透处理后的碳化硅衬底进行去沉积层处理8~12min,将碳化硅衬底上多余的氮化硅层和硅层去除,而填埋和/或渗透进缺陷内的氮化硅和硅被保留,使低结晶品质的碳化硅衬底表层部分的缺陷内有氮化硅和硅并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得其表面平整。本实施例中环境温度为1200℃,处理的时间为10min。
然后再将处理后的碳化硅衬底在持续通入H2的环境下进行进行热处理9~11min,控制热处理的温度为900~1500℃,H2的通入速率为80~120L/min。本实施例中,控制热处理的温度为1200℃,H2的通入速率为100L/min。
然后再将经上述热处理后的碳化硅衬底先进行加热4~7min,控制温度为1700~1900℃,然后再通过化学气相沉积法生长以碳化硅为主的外延层12~17min,然后再冷却7~11min,并控制生长碳化硅外延层的膜厚为3~20μm。本实施例中,控制温度为1800℃,加热时间控制为6分钟,控制生长的时间为15min,生长的碳化硅层的膜厚为10μm,然后再冷却9min,制得同质的碳化硅外延片。
然后再在同质的碳化硅外延片上生长功能芯片层制得元器件芯片。
实施例二
本实施例与实施例一基本相同,其不同之处在于,遮蔽物为氧化硅和硅混合形成。
本碳化硅外延片主要采用以下方法制作:
选取低结晶品质的碳化硅衬底,在化学气相沉积设备中,控制碳化硅衬底以1000rpm的转速高速旋转,然后以90cc/min的流速通入SiH4,以2.5L/min的速率通入N2O,控制生长的环境温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的氧化硅能够渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成氧化硅层,控制形成的氧化硅层的膜厚为
然后以2.25L/min的速率通入SiH4,以1.2L/min的速率通入O2,控制生长的环境压力为0.33torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硅能够进一步渗透到缺陷的内部以掩盖消除低结晶品质的碳化硅衬底上的各种缺陷,并在氧化硅层外形成硅层,控制形成的硅层的膜厚为
然后再在1200℃的环境下以1.8L/min的速率通入HCl,并同时以50L/min的速率通入H2对经上述填埋、遮蔽、扩散和/或渗透处理后的碳化硅衬底进行去沉积层处理10min,将碳化硅衬底上多余的氧化硅层和硅层去除,而填埋和/或渗透进缺陷内的氧化硅和硅被保留,使低结晶品质的碳化硅衬底表层部分的缺陷内有氧化硅和硅并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得其表面平整。然后再将处理后的碳化硅衬底置于1200℃的环境下进行热处理10min,整个热处理过程中以100L/min的速率持续通入H2
然后再控制温度为1800℃对经过上述处理后的碳化硅衬底进行加热6min,然后再通过化学气相沉积法生长一层碳化硅层,控制生长的时间为15min,生长的碳化硅层的膜厚为10μm,然后再冷却9min,制得同质的碳化硅外延片。
然后再在同质的碳化硅外延片上生长功能芯片层制得元器件芯片。
实施例三
本实施例与实施例一基本相同,其不同之处在于,遮蔽物为氮化硅、氧化硅和硅混合形成。
本碳化硅外延片主要采用以下方法制作:
选取低结晶品质的碳化硅衬底,在化学气相沉积设备中,控制碳化硅衬底以1000rpm的转速高速旋转,然后以140cc/min的流速通入SiH2Cl2,以1.6L/min的速率通入NH2,控制生长的环境压力为0.7torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的氮化硅能够渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成氮化硅层,控制形成的氮化硅层的膜厚为随后再以90cc/min的流速通入SiH4,以2.5L/min的速率通入N2O,控制生长的环境温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的氧化硅能够进一步渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成氧化硅层,控制形成的氧化硅层的膜厚为然后重复上述步骤进行氮化硅层和氧化硅层的交替生长,重复进行10次。
然后以2.25L/min的速率通入SiH4,以1.2L/min的速率通入O2,控制生长的环境压力为0.33torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硅能够进一步渗透到缺陷的内部以掩盖消除低结晶品质的碳化硅衬底上的各种缺陷,并在处于最表层的氧化硅层外形成硅层,控制形成的硅层的膜厚为
然后再在1200℃的环境下以1.8L/min的速率通入HCl,并同时以50L/min的速率通入H2对经上述填埋、遮蔽、扩散和/或渗透处理后的碳化硅衬底进行去沉积层处理10min,将碳化硅衬底上多余的氮化硅层、氧化硅层和硅层去除,而填埋和/或渗透进缺陷内的氮化硅、氧化硅和硅被保留,使低结晶品质的碳化硅衬底表层部分的缺陷内有氮化硅、氧化硅和硅并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得其表面平整。然后再将处理后的碳化硅衬底置于1200℃的环境下进行热处理10min,整个热处理过程中以100L/min的速率持续通入H2
然后再控制温度为1800℃对经过上述处理后的碳化硅衬底进行加热6min,然后再通过化学气相沉积法生长一层碳化硅层,控制生长的时间为15min,生长的碳化硅层的膜厚为10μm,然后再冷却9min,制得同质的碳化硅外延片。
然后再在同质的碳化硅外延片上生长功能芯片层制得元器件芯片。
实施例四
本实施例与实施例一基本相同,其不同之处在于,遮蔽物为含有磷元素的硅酸盐和硅混合形成。
选取低结晶品质的碳化硅衬底,在化学气相沉积设备中,控制碳化硅衬底以1000rpm的转速高速旋转,然后以1.3L/min的速率通入O2,在含量4%的氩气的环境中以1.5L/min的流速通入SiH4,在含量1%的氩气的环境中以1.3L/min的速率通入PH3,以0.1L/min的速率通入O2,以5L/min的速率通入N2,控制生长的环境温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的磷硅酸能够渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成磷硅酸层,控制形成的磷硅酸层的膜厚为
然后以2.25L/min的速率通入SiH4,以1.2L/min的速率通入O2,控制生长的环境压力为0.33torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硅能够进一步渗透到缺陷的内部以掩盖消除低结晶品质的碳化硅衬底上的各种缺陷,并在磷硅酸层层外形成硅层,控制形成的硅层的膜厚为
然后再在1200℃的环境下以1.8L/min的速率通入HCl,并同时以50L/min的速率通入H2对经上述填埋、遮蔽、扩散和/或渗透处理后的碳化硅衬底进行去沉积层处理10min,将碳化硅衬底上多余的磷硅酸层和硅层去除,而填埋和/或渗透进缺陷内的磷硅酸和硅被保留,使低结晶品质的碳化硅衬底表层部分的缺陷内有磷硅酸和硅并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得其表面平整。然后再将处理后的碳化硅衬底置于1200℃的环境下进行热处理10min,整个热处理过程中以100L/min的速率持续通入H2
然后再控制温度为1800℃对经过上述处理后的碳化硅衬底进行加热6min,然后再通过化学气相沉积法生长一层碳化硅层,控制生长的时间为15min,生长的碳化硅层的膜厚为10μm,然后再冷却9min,制得同质的碳化硅外延片。
然后再在同质的碳化硅外延片上生长功能芯片层制得元器件芯片。
实施例五
本实施例与实施例一基本相同,其不同之处在于,遮蔽物为含有硼元素的硅酸盐和硅混合形成。
选取低结晶品质的碳化硅衬底,在化学气相沉积设备中,控制碳化硅衬底以1000rpm的转速高速旋转,然后以1.3L/min的速率通入O2,在含量4%的氩气的环境中以1.5L/min的流速通入SiH4,在含量1%的氩气的环境中以2.5L/min的速率通入B2H6,以0.3L/min的速率通入O2,以5L/min的速率通入N2,控制生长的环境温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硼硅酸能够渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成硼硅酸层,控制形成的硼硅酸层的膜厚为
然后以2.25L/min的速率通入SiH4,以1.2L/min的速率通入O2,控制生长的环境压力为0.33torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硅能够进一步渗透到缺陷的内部以掩盖消除低结晶品质的碳化硅衬底上的各种缺陷,并在磷硅酸层层外形成硅层,控制形成的硅层的膜厚为
然后再在1200℃的环境下以1.8L/min的速率通入HCl,并同时以50L/min的速率通入H2对经上述填埋、遮蔽、扩散和/或渗透处理后的碳化硅衬底进行去沉积层处理10min,将碳化硅衬底上多余的硼硅酸层和硅层去除,而填埋和/或渗透进缺陷内的硼硅酸和硅被保留,使低结晶品质的碳化硅衬底表层部分的缺陷内有硼硅酸和硅并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得其表面平整。然后再将处理后的碳化硅衬底置于1200℃的环境下进行热处理10min,整个热处理过程中以100L/min的速率持续通入H2
然后再控制温度为1800℃对经过上述处理后的碳化硅衬底进行加热6min,然后再通过化学气相沉积法生长一层碳化硅层,控制生长的时间为15min,生长的碳化硅层的膜厚为10μm,然后再冷却9min,制得同质的碳化硅外延片。
然后再在同质的碳化硅外延片上生长功能芯片层制得元器件芯片。
实施例六
本实施例与实施例一基本相同,其不同之处在于,遮蔽物为含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅混合形成。
选取低结晶品质的碳化硅衬底,在化学气相沉积设备中,控制碳化硅衬底以1000rpm的转速高速旋转,然后以1.3L/min的速率通入O2,在含量4%的氩气的环境中以2.5L/min的流速通入SiH4,在含量1%的氩气的环境中以0.8L/min的速率通入PH3,在含量1%的氩气的环境中以1.5L/min的速率通入B2H6,以0.3L/min的速率通入O2,以5L/min的速率通入N2,控制生长的环境温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硼磷硅酸能够渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成硼磷硅酸层,控制形成的硼磷硅酸层的膜厚为
然后以2.25L/min的速率通入SiH4,以1.2L/min的速率通入O2,控制生长的环境压力为0.33torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硅能够进一步渗透到缺陷的内部以掩盖消除低结晶品质的碳化硅衬底上的各种缺陷,并在硼磷硅酸层外形成硅层,控制形成的硅层的膜厚为
然后再在1200℃的环境下以1.8L/min的速率通入HCl,并同时以50L/min的速率通入H2对经上述填埋、遮蔽、扩散和/或渗透处理后的碳化硅衬底进行去沉积层处理10min,将碳化硅衬底上多余的硼磷硅酸层和硅层去除,而填埋和/或渗透进缺陷内的硼磷硅酸和硅被保留,使低结晶品质的碳化硅衬底表层部分的缺陷内有硼磷硅酸和硅并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得其表面平整。然后再将处理后的碳化硅衬底置于1200℃的环境下进行热处理10min,整个热处理过程中以100L/min的速率持续通入H2
然后再控制温度为1800℃对经过上述处理后的碳化硅衬底进行加热6min,然后再通过化学气相沉积法生长一层碳化硅层,控制生长的时间为15min,生长的碳化硅层的膜厚为10μm,然后再冷却9min,制得同质的碳化硅外延片。
然后再在同质的碳化硅外延片上生长功能芯片层制得元器件芯片。
本实施例七
本实施例与实施例一基本相同,其不同之处在于,遮蔽物为采用硅生成。
本碳化硅外延片主要采用以下方法制作:
选取低结晶品质的碳化硅衬底,在化学气相沉积设备中,控制碳化硅衬底以1000rpm的转速高速旋转,然后以2.25L/min的速率通入SiH4,以1.2L/min的速率通入O2,控制生长的环境压力为0.33torr,温度为1000℃,通过化学气相沉积法对低结晶品质的碳化硅衬底上的缺陷采用填埋、遮蔽和/或渗透的方式进行处理,生成的硅能够渗透到缺陷的内部从而掩盖消除低结晶品质的碳化硅衬底上的各种缺陷并在碳化硅衬底上形成硅层,控制形成的硅层的膜厚为
然后再在1200℃的环境下以1.8L/min的速率通入HCl,并同时以50L/min的速率通入H2对经上述填埋、遮蔽、扩散和/或渗透处理后的碳化硅衬底进行去沉积层处理10min,将碳化硅衬底上多余的硅层去除,而填埋和/或渗透进缺陷内的硅被保留,使低结晶品质的碳化硅衬底表层部分的缺陷内有硅并留出无缺陷的低结晶品质的碳化硅衬底表层部分,使得其表面平整。然后再将处理后的碳化硅衬底置于1200℃的环境下进行热处理10min,整个热处理过程中以100L/min的速率持续通入H2
然后再控制温度为1800℃对经过上述处理后的碳化硅衬底进行加热6分钟,然后再通过化学气相沉积法生长一层碳化硅层,控制生长的时间为15min,生长的碳化硅层的膜厚为10μm,然后再冷却9min,制得同质的碳化硅外延片。
然后再在同质的碳化硅外延片上生长功能芯片层制得元器件芯片。
本发明对实施例一~实施例七中采用本碳化硅外延片制得的元器件芯片进行耐电压以及泄露电流测试,能够看出导致碳化硅外延片质量下降的各种缺陷被完美的掩盖和消除,主要的耐电压性能和漏泄电流的检测数据如下表表一所示。
表一
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (24)

1.一种碳化硅外延片,包括具有缺陷(1a)的低结晶品质的碳化硅衬底(1),其特征在于,在低结晶品质的碳化硅衬底(1)上通过化学气相沉积法对所述缺陷(1a)进行填埋、渗透和/或扩散处理后形成有遮蔽物(2),并在填埋、渗透和/或扩散有遮蔽物的碳化硅衬底(1)上通过化学气相沉积法生长形成碳化硅外延层(3),得到同质的碳化硅外延片。
2.根据权利要求1所述的碳化硅外延片,其特征在于,所述遮蔽物(2)为采用气态原料通过化学气相沉积法生成。
3.根据权利要求2所述的碳化硅外延片,其特征在于,所述遮蔽物(2)为通过腐蚀性气体去除多余的遮蔽层后形成。
4.根据权利要求3所述的碳化硅外延片,其特征在于,所述遮蔽物(2)为氮化硅、氧化硅或硅中的一种或几种混合形成。
5.根据权利要求3所述的碳化硅外延片,其特征在于,所述遮蔽物(2)为氮化硅和氧化硅的混合物以及该混合物的反应生成物与硅混合形成。
6.根据权利要求3所述的碳化硅外延片,其特征在于,所述遮蔽物(2)为含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅中的一种或几种混合形成。
7.根据权利要求1-6中的任意一项所述的碳化硅外延片,其特征在于,所述缺陷(1a)位于碳化硅衬底(1)表面,在低结晶品质的碳化硅衬底(1)上通过化学气相沉积法对缺陷(1a)采用填埋的方式进行处理后形成遮蔽物(2),所述遮蔽物(2)与所述碳化硅衬底(1)表面齐平。
8.根据权利要求1-6中的任意一项所述的碳化硅外延片,其特征在于,所述缺陷(1a)位于碳化硅衬底(1)内,在低结晶品质的碳化硅衬底(1)上通过化学气相沉积法对缺陷(1a)采用渗透和/或扩散的方式进行处理后形成遮蔽物(2),所述遮蔽物(2)渗透充满上述缺陷(1a)。
9.根据权利要求1-6中的任意一项所述的碳化硅外延片,其特征在于,所述碳化硅衬底(1)表面和内部均具有上述缺陷(1a),在低结晶品质的碳化硅衬底(1)上通过化学气相沉积法对表面的缺陷(1a)采用填埋的方式进行处理后形成遮蔽物(2)且该遮蔽物(2)与所述碳化硅衬底(1)表面齐平,通过化学气相沉积法对位于碳化硅衬底(1)内部的缺陷(1a)采用渗透和/或扩散的方式进行处理后形成遮蔽物(2),且该遮蔽物(2)渗透充满内部的缺陷(1a)。
10.根据权利要求1-6中的任意一项所述的碳化硅外延片,其特征在于,所述碳化硅外延层(3)的生长膜厚为1~20μm。
11.一种芯片,采用具有缺陷(1a)的低结晶品质的碳化硅衬底(1),其特征在于,在低结晶品质的碳化硅衬底(1)上通过化学气相沉积法对所述缺陷(1a)进行填埋、渗透和/或扩散处理后形成有遮蔽物(2),并在填埋、渗透和/或扩散有遮蔽物的碳化硅衬底(1)上通过化学气相沉积法生长形成碳化硅外延层(3),得到同质的碳化硅外延片,在同质的碳化硅外延片上生长功能层(4)得到芯片。
12.根据权利要求11所述的芯片,其特征在于,所述遮蔽物(2)为采用气态原料通过化学气相沉积法生成。
13.根据权利要求12所述的芯片,其特征在于,所述遮蔽物(2)为氮化硅、氧化硅或硅中的一种或几种混合形成。
14.根据权利要求13所述的芯片,其特征在于,所述遮蔽物(2)为氮化硅和氧化硅的混合物以及该混合物的反应生成物与硅混合形成。
15.根据权利要求12所述的芯片,其特征在于,所述遮蔽物(2)为含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅中的一种或几种混合形成。
16.一种碳化硅外延片的制作方法,其特征在于,该方法包括以下步骤:
步骤a、选取具有缺陷(1a)的低结晶品质的碳化硅衬底(1),然后在高温加热的环境下通过化学气相沉积法对低结晶品质的碳化硅衬底(1)上的缺陷(1a)采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽层;
步骤b、然后再去除碳化硅衬底上(1)多余的遮蔽层使低结晶品质的碳化硅衬底表层部分的缺陷内有遮蔽物(2)并留出无缺陷的低结晶品质的碳化硅衬底(1)表层部分;
步骤c、然后再通过化学气相沉积法在经步骤b处理后的碳化硅衬底(1)上生长形成碳化硅外延层(3),得到同质的碳化硅外延片。
17.根据权利要求16所述的碳化硅外延片的制作方法,其特征在于,在所述步骤a中,控制碳化硅衬底(1)旋转,转速为600~1200rpm。
18.根据权利要求17所述的碳化硅外延片的制作方法,其特征在于,在所述步骤a中,高温加热的温度为600~1200℃。
19.根据权利要求16或17或18所述的碳化硅外延片的制作方法,其特征在于,在所述的步骤a中,选用选用气态原料通过化学气相沉积法生成氮化硅、氧化硅或硅中的一种或几种,对低结晶品质的碳化硅衬底(1)上的缺陷(1a)采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽物(2)。
20.根据权利要19所述的碳化硅外延片的制作方法,其特征在于,在所述的步骤a中,选用气态原料通过化学气相沉积法生成氮化硅和氧化硅的混合物以及该混合物的反应生成物与硅,对低结晶品质的碳化硅衬底(1)上的缺陷(1a)采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽物(2)。
21.根据权利要求16或17或18所述的碳化硅外延片的制作方法,其特征在于,在所述的步骤a中,选用气态原料通过化学气相沉积法生成含有磷元素的硅酸盐、含有硼元素的硅酸盐和硅中的一种或几种,对低结晶品质的碳化硅衬底(1)上的缺陷(1a)采用填埋、遮蔽、扩散和/或渗透的方式进行处理形成遮蔽物(2)。
22.根据权利要求16或17或18所述的碳化硅外延片的制作方法,其特征在于,在所述的步骤b中,采用含有氯元素的气体在温度为600~1500℃的环境下去除碳化硅衬底上(1)多余的遮蔽层使低结晶品质的碳化硅衬底表层部分的缺陷内有遮蔽物(2)并留出无缺陷的低结晶品质的碳化硅衬底(1)表层部分;持续处理时间为8~12min。
23.根据权利要求22所述的碳化硅外延片的制作方法,其特征在于,在所述的步骤b中,去除多余的遮蔽层后,再对碳化硅衬底(1)进行热处理,控制热处理的温度为600~1500℃,热处理过程中持续以80~120L/min的速率通入H2,整个热处理持续9~11min。
24.根据权利要求16或17或18所述的碳化硅外延片的制作方法,其特征在于,在所述步骤c中,碳化硅外延层(3)的具体生长过程为:将经步骤b处理后的碳化硅衬底(1)先进行加热4~7min,控制温度为1700~1900℃,然后再通过化学气相沉积法生长以碳化硅为主的外延层12~17min,然后再冷却7~11min,并控制生长碳化硅外延层(3)的膜厚为1~20μm。
CN201910351224.XA 2019-04-28 2019-04-28 一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片 Pending CN110112057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910351224.XA CN110112057A (zh) 2019-04-28 2019-04-28 一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910351224.XA CN110112057A (zh) 2019-04-28 2019-04-28 一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片

Publications (1)

Publication Number Publication Date
CN110112057A true CN110112057A (zh) 2019-08-09

Family

ID=67487097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910351224.XA Pending CN110112057A (zh) 2019-04-28 2019-04-28 一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片

Country Status (1)

Country Link
CN (1) CN110112057A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584349A (zh) * 2020-05-25 2020-08-25 芜湖启迪半导体有限公司 一种SiC外延深沟槽的填充方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020170491A1 (en) * 2001-05-21 2002-11-21 Stephan Mueller Seed crystal holders and seed crystals for fabricating silicon carbide crystals and methods of fabricating silicon carbide crystals
JP2011241096A (ja) * 2010-05-14 2011-12-01 Mitsubishi Electric Corp 炭化ケイ素単結晶の製造方法
KR101409424B1 (ko) * 2012-12-26 2014-06-19 재단법인 포항산업과학연구원 탄화규소 종자정의 결함 저감방법
CN105140111A (zh) * 2015-08-11 2015-12-09 中国科学院半导体研究所 消除碳化硅外延面穿通缺陷的方法
CN107500796A (zh) * 2017-08-02 2017-12-22 六安成邦新材料有限公司 一种碳纤维增强陶瓷基复合材料及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020170491A1 (en) * 2001-05-21 2002-11-21 Stephan Mueller Seed crystal holders and seed crystals for fabricating silicon carbide crystals and methods of fabricating silicon carbide crystals
JP2011241096A (ja) * 2010-05-14 2011-12-01 Mitsubishi Electric Corp 炭化ケイ素単結晶の製造方法
KR101409424B1 (ko) * 2012-12-26 2014-06-19 재단법인 포항산업과학연구원 탄화규소 종자정의 결함 저감방법
CN105140111A (zh) * 2015-08-11 2015-12-09 中国科学院半导体研究所 消除碳化硅外延面穿通缺陷的方法
CN107500796A (zh) * 2017-08-02 2017-12-22 六安成邦新材料有限公司 一种碳纤维增强陶瓷基复合材料及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111584349A (zh) * 2020-05-25 2020-08-25 芜湖启迪半导体有限公司 一种SiC外延深沟槽的填充方法

Similar Documents

Publication Publication Date Title
US4742020A (en) Multilayering process for stress accommodation in deposited polysilicon
CN105957970B (zh) 一种大尺寸单晶钙钛矿薄膜的制备方法
CN100587128C (zh) 外延涂覆的硅晶片以及制造外延涂覆的硅晶片的方法
CN102549203A (zh) 叠层体的制造方法
CN110112057A (zh) 一种碳化硅外延片及制作方法和具有碳化硅外延片的芯片
CN109786211A (zh) SiC外延晶片
Cervantes-López et al. Photoluminescence on cerium-doped ZnO nanorods produced under sequential atomic layer deposition–hydrothermal processes
CN103237929B (zh) 用于形成iii族氮化物材料的方法以及通过该方法形成的结构
CN103456603A (zh) 在镓系异质半导体衬底上制备氧化镓膜的方法及氧化镓膜
Su et al. Defect structure of high temperature hydride vapor phase epitaxy–grown epitaxial (0 0 0 1) AlN/sapphire using growth mode modification process
CN111477534B (zh) 氮化铝模板及其制备方法
CN101868566A (zh) 单晶SiC基板的制造方法和由其得到的单晶SiC基板
Tanaka et al. Reactive deposition epitaxial growth of β-FeSi2 layers on Si (001)
Abavare et al. Atomic reconstruction and electron states at interfaces between 3 C-SiC (111) and Si (110)
CN1638133B (zh) 半导体基片及其制造方法
Mauceri et al. 4H-SiC epitaxial layer grown on 150 mm automatic horizontal hot wall reactor PE106
Mynbaeva et al. HVPE GaN growth on porous SiC with closed surface porosity
Tsuchida et al. Advances in fast epitaxial growth of 4H-SiC and defect reduction
CN105658847A (zh) 外延碳化硅晶片的制造方法
CN110323126B (zh) 一种Si/SiC/石墨烯材料的制备方法
Mabuchi et al. Investigation of carrot reduction effect on 4H-silicon carbide epitaxial wafers with optimized buffer layer
Wang et al. Direct Preparation of Y2SiO5 Nanocrystallites by a Microwave Hydrothermal Process
WO2006025515A1 (ja) 有機金属化学気相成長法用原料液及び該原料液を用いたHf-Si含有複合酸化物膜の製造方法
CN106783543A (zh) 无定形硅的沉积方法和3d‑nand闪存的制作方法
Ji et al. CVD Filling of Narrow Deep 4H-SiC Trenches in a Quasi-Selective Epitaxial Growth Mode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200107

Address after: 318000, Zhejiang, Taizhou Province, 818 Eastern Road Development Avenue, 3, west side of the 4

Applicant after: TAIZHOU BEYOND TECHNOLOGY Co.,Ltd.

Address before: 318000, Zhejiang, Taizhou Province, 818 Eastern Road Development Avenue, 3, west side of the 4

Applicant before: TAIZHOU BEYOND TECHNOLOGY Co.,Ltd.

Applicant before: Zhang Lenian

TA01 Transfer of patent application right
AD01 Patent right deemed abandoned

Effective date of abandoning: 20220909

AD01 Patent right deemed abandoned