CN110098197A - Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法 - Google Patents

Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法 Download PDF

Info

Publication number
CN110098197A
CN110098197A CN201910081931.1A CN201910081931A CN110098197A CN 110098197 A CN110098197 A CN 110098197A CN 201910081931 A CN201910081931 A CN 201910081931A CN 110098197 A CN110098197 A CN 110098197A
Authority
CN
China
Prior art keywords
layer
source
tft substrate
source metal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910081931.1A
Other languages
English (en)
Other versions
CN110098197B (zh
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110098197A publication Critical patent/CN110098197A/zh
Application granted granted Critical
Publication of CN110098197B publication Critical patent/CN110098197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/10—Resonant slot antennas
    • H01Q13/103—Resonant slot antennas with variable reactance for tuning the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
    • H01Q3/44—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element
    • H01Q3/443—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the electric or magnetic characteristics of reflecting, refracting, or diffracting devices associated with the radiating element varying the phase velocity along a leaky transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/064—Two dimensional planar arrays using horn or slot aerials

Abstract

提供能够抑制天线特性的降低的扫描天线、用于这种扫描天线的TFT基板、及这种TFT基板的制造方法。TFT基板(101A)具有半导体层(5)、包含栅极电极(3G)的栅极金属层(3)、栅极绝缘层(4)、包含源极电极(7S)及漏极电极的源极金属层(7)、以及包含源极接触部(6S)和漏极接触部(6D)的接触层(6)。源极金属层具有包含下部源极金属层(S1)和上部源极金属层(S2)的层叠结构，下部源极金属层的边缘位于比上部源极金属层的边缘靠内侧的位置。从电介质基板的法线方向观察时，至少多个天线单位区域的下部源极金属层的边缘及上部源极金属层的边缘中的不与源极接触部漏极接触部重叠的部分由至少两个无机层覆盖。

Description

TFT基板、具备TFT基板的扫描天线、以及TFT基板的制造方法
技术领域
本发明涉及扫描天线，特别是，涉及天线单位(有时也称为“振子天线”。)具有液晶电容的扫描天线(有时也称为“液晶阵列天线”。)、用于这种扫描天线的TFT基板、以及这种TFT基板的制造方法。
背景技术
移动体通信、卫星广播用的天线需要改变波束的方向(被称为“波束扫描”或者“波束定向(beam steering)”。)的功能。作为具有这种功能的天线(以下称为“扫描天线(scanned antenna)”。)，已知具备天线单位的相控阵列天线。但是，现有的相控阵列天线的价格高，这成为向消费品普及的障碍。特别是，当天线单位的数量增加时，成本会显著上升。
因此，已提出利用了液晶材料(包含向列液晶、高分子分散液晶)的大的介电各向异性(双折射率)的扫描天线(专利文献1～5及非专利文献1)。液晶材料的介电常数具有频散，因此在本说明书中将微波的频带中的介电常数(有时也称为“相对于微波的介电常数”。)特别标记为“介电常数M(εM)”。
在专利文献3和非专利文献1中，记载了通过利用液晶显示装置(以下，称为“LCD”。)的技术能得到价格低的扫描天线。
本申请人开发了能够利用现有的LCD的制造技术来进行批量生产的扫描天线。本申请人申请的专利文献6公开了能够利用现有的LCD的制造技术来批量生产的扫描天线、这种扫描天线所使用的TFT基板以及这种扫描天线的制造方法及驱动方法。为了参考，在本说明书中援引专利文献6的全部公开内容。
现有技术文献
专利文件
专利文献1：日本特开2007-116573号公报
专利文献2：日本特开2007-295044号公报
专利文献3：日本特表2009-538565号公报
专利文献4：日本特表2013-539949号公报
专利文献5：国际公开第2015/126550号
专利文献6：国际公开第2017/061527号
非专利文献1：R.A.Stevenson et al.,“Rethinking Wireless Communications:Advanced Antenna Design using LCD Technology”,SID 2015DIGEST,pp.827-830.
非专利文献2:M.ANDO et al.,“A Radial Line Slot Antenna for 12GHz SatelliteTV Reception”,IEEE Transactions of Antennas and Propagation,Vol.AP-33,No.12,pp.1347-1353(1985).
发明内容
本发明所要解决的技术问题
为了进一步提高专利文献6所记载的扫描天线的天线性能及量产性，在研究各种结构的过程中，有时试制出的扫描天线的天线特性降低。如后述那样，知道了在天线特性降低的扫描天线中，金属从源极金属层溶出于液晶层。本发明的目的在于提供能够抑制天线特性的降低的扫描天线、这种扫描天线所使用的TFT基板、以及这种TFT基板的制造方法。
本发明的实施方式的TFT基板具有电介质基板、和排列在上述电介质基板上并分别具有TFT和与上述TFT的漏极电极电连接的贴片电极的多个天线单位区域，并具有：上述TFT的半导体层；栅极金属层，其包含上述TFT的栅极电极；栅极绝缘层，其形成在上述栅极金属层与上述半导体层之间；源极金属层，其形成在上述半导体层上，并包含与上述半导体层电连接的源极电极及上述漏极电极；以及接触层，其包含形成在上述半导体层与上述源极电极之间的源极接触部、和形成在上述半导体层与上述漏极电极之间的漏极接触部，上述源极金属层具有包含下部源极金属层和上部源极金属层的层叠结构，其中，上述下部源极金属层含有从由Ti、Ta及W组成的组中选择的至少一种元素，上述上部源极金属层形成在上述下部源极金属层上，并含有Cu或Al，从上述电介质基板的法线方向观察时，上述下部源极金属层的边缘位于比上述上部源极金属层的边缘靠内侧的位置，从上述电介质基板的法线方向观察时，至少上述多个天线单位区域的上述下部源极金属层的边缘及上述上部源极金属层的边缘中的不与上述源极接触部或上述漏极接触部重叠的部分由至少两个无机层覆盖。
在某实施方式中，从上述电介质基板的法线方向观察时，上述多个天线单位区域的上述下部源极金属层的边缘及上述上部源极金属层的边缘由上述至少两个无机层覆盖。
在某实施方式中，上述半导体层位于上述栅极电极上，上述TFT基板还具有：层间绝缘层，其覆盖上述TFT；和上部导电层，其形成在上述层间绝缘层上，上述至少两个无机层包含上述层间绝缘层和上述上部导电层。
在某实施方式中，上述源极金属层还包含上述贴片电极。
在某实施方式中，上述上部导电层包含透明导电层。
在某实施方式中，上述上部导电层包含第一层和第二层，其中，上述第一层包含透明导电层，上述第二层形成于上述第一层之下，并由从由Ti层、MoNb层、MoNbNi层、MoW层、W层及Ta层组成的组中选择的至少一个层形成。
在某实施方式中，上述TFT基板还具有配置在上述多个天线单位区域以外的区域的端子部，上述端子部具有：下部连接部，其包含于上述栅极金属层；接触孔，其形成于上述栅极绝缘层及上述层间绝缘层，并到达上述下部连接部；上部连接部，其包含于上述上部导电层，并在上述接触孔内与上述下部连接部连接。
在某实施方式中，上述上部导电层形成为，从上述电介质基板的法线方向观察时，至少覆盖上述多个天线单位区域的上述下部源极金属层的边缘及上述上部源极金属层的边缘中的不与上述源极接触部或上述漏极接触部重叠的部分。
在某实施方式中，上述上部导电层形成为，从上述电介质基板的法线方向观察时，覆盖上述多个天线单位区域的上述下部源极金属层的边缘及上述上部源极金属层的边缘。
在某实施方式中，上述上部导电层形成为，从上述电介质基板的法线方向观察时，覆盖上述多个天线单位区域的上述下部源极金属层及上述上部源极金属层。
在某实施方式中，上述栅极电极位于上述源极电极及上述漏极电极之上，上述TFT基板还具有：层间绝缘层，其覆盖上述TFT；第一上部导电层，其形成在上述层间绝缘层上；以及第二上部导电层，其形成在上述第一上部导电层上，上述至少两个无机层包含上述栅极绝缘层、上述层间绝缘层、上述第一上部导电层以及上述第二上部导电层中的任一个。
在某实施方式中，上述源极金属层还包含上述贴片电极。
在某实施方式中，从上述电介质基板的法线方向观察时，上述贴片电极的上述下部源极金属层的边缘及上述贴片电极的上述上部源极金属层的边缘由上述第一上部导电层及上述第二上部导电层覆盖。
在某实施方式中，在上述栅极绝缘层及上述层间绝缘层形成有到达上述贴片电极的第一接触孔，上述第一上部导电层和/或上述第二上部导电层覆盖在上述第一接触孔内露出的上述贴片电极。
在某实施方式中，上述第一上部导电层及上述第二上部导电层分别包含透明导电层。
在某实施方式中，上述第二上部导电层包含第一层和第二层，其中，上述第一层包含透明导电层，上述第二层形成于上述第一层之下，并由从由Ti层、MoNb层、MoNbNi层、MoW层、W层及Ta层组成的组中选择的至少一个层形成。
在某实施方式中，上述TFT基板还具有配置在上述多个天线单位区域以外的区域的端子部，上述端子部具有：下部连接部，其包含于上述源极金属层；第二接触孔，其形成于上述栅极绝缘层及上述层间绝缘层，并到达上述下部连接部；以及上部连接部，其包含于上述第一上部导电层和/或上述第二上部导电层，并在上述第二接触孔内与上述下部连接部连接。
本发明的实施方式的扫描天线具备：上述任一项上述的TFT基板；缝隙基板，其以与上述TFT基板对置的方式配置；液晶层，其设置在上述TFT基板与上述缝隙基板之间；以及反射导电板，其配置成隔着电介质层与上述缝隙基板的同上述液晶层相反侧的表面对置，上述缝隙基板具有另一电介质基板、和形成于上述另一电介质基板的上述液晶层侧的表面的缝隙电极，上述缝隙电极具有多个缝隙，上述多个缝隙分别与上述TFT基板的上述多个天线单位区域各自的上述贴片电极对应配置。
本发明的实施方式的TFT基板的制造方法是TFT基板具有电介质基板、和排列在上述电介质基板上并分别具有TFT和与上述TFT的漏极电极电连接的贴片电极的多个天线单位区域，上述TFT的源极电极及上述漏极电极分别包含下部源极金属层和上部源极金属层，其中，上述下部源极金属层含有从由Ti、Ta及W组成的组中选择的至少一种元素，上述上部源极金属层形成在上述下部源极金属层上，并包含Cu或Al的TFT基板的制造方法，并包含：工序(a)，在该工序(a)中，在上述电介质基板上形成上述TFT的栅极电极；工序(b)，在该工序(b)中，在上述栅极电极上形成隔着绝缘膜与上述栅极电极重叠的上述TFT的半导体层、和与上述半导体层的上表面接触的接触部；工序(c)，在该工序(c)中，在上述接触部上形成含有从由Ti、Ta及W组成的组中选择的至少一种元素的下部导电膜；工序(d)，在该工序(d)中，在上述下部导电膜上形成含有Cu或Al的上部导电膜；工序(e)，在该工序(e)中，在上述上部导电膜上形成抗蚀层；工序(f)，在该工序(f)中，将上述抗蚀层作为蚀刻掩膜来对上述上部导电膜进行蚀刻，由此形成上述上部源极金属层；工序(g)，在该工序(g)中，将上述抗蚀层作为蚀刻掩膜来对上述下部导电膜进行蚀刻，由此形成上述下部源极金属层；工序(h)，在该工序(h)中，将上述抗蚀层作为蚀刻掩膜，通过干式蚀刻对上述接触部进行蚀刻，由此形成将上述半导体层与上述源极电极连接的源极接触部、和将上述半导体层与上述漏极电极连接的漏极接触部；工序(i)，在该工序(i)中，形成覆盖上述TFT的层间绝缘层；工序(j)，在该工序(j)中，在上述层间绝缘层上形成导电膜；以及工序(k)，在该工序(k)中，对上述导电膜进行图案化，由此在上述层间绝缘层上形成上部导电层，上述工序(k)包含形成上述上部导电层的工序，且上述上部导电层形成为，从上述电介质基板的法线方向观察时至少覆盖上述多个天线单位区域的上述下部源极金属层的边缘及上述上部源极金属层的边缘中的不与上述源极接触部或上述漏极接触部重叠的部分。
在某实施方式中，上述工序(k)包含形成上述上部导电层的工序，且上述上部导电层形成为，从上述电介质基板的法线方向观察时，覆盖上述多个天线单位区域的上述下部源极金属层的边缘及上述上部源极金属层的边缘。
在某实施方式中，上述工序(k)包含形成上述上部导电层的工序，且上述上部导电层形成为，从上述电介质基板的法线方向观察时，覆盖上述多个天线单位区域的上述下部源极金属层的边缘及上述上部源极金属层的边缘。
本发明的另一实施方式的TFT基板的制造方法是TFT基板具有电介质基板、和排列在上述电介质基板上并分别具有TFT和与上述TFT的漏极电极电连接的贴片电极的多个天线单位区域，上述TFT的源极电极、上述漏极电极及上述贴片电极分别包含下部源极金属层和上部源极金属层，其中，上述下部源极金属层含有从由Ti、Ta及W组成的组中选择的至少一种元素，上述上部源极金属层形成在上述下部源极金属层上，并含有Cu或Al的TFT基板的制造方法，包含：工序(A)，在该工序(A)中，在上述电介质基板上形成上述TFT的半导体层、和与上述半导体层的上表面接触的接触部；工序(B)，在该工序(B)中，在上述接触部上形成含有从由Ti、Ta及W组成的组中选择的至少一种元素的下部导电膜；工序(C)，在该工序(C)中，在上述下部导电膜上形成含有Cu或Al的上部导电膜；工序(D)，在该工序(D)中，在上述上部导电膜上形成抗蚀层；工序(E)，在该工序(E)中，将上述抗蚀层作为蚀刻掩膜来对上述上部导电膜进行蚀刻，由此形成上述上部源极金属层；工序(F)，在该工序(F)中，将上述抗蚀层作为蚀刻掩膜来对上述下部导电膜进行蚀刻，由此形成上述下部源极金属层；工序(G)，在该工序(G)中，将上述抗蚀层作为蚀刻掩膜，通过干式蚀刻对上述接触部进行蚀刻，由此形成将上述半导体层与上述源极电极连接的源极接触部、和将上述半导体层与上述漏极电极连接的漏极接触部；工序(H)，在该工序(H)中，在上述源极电极及上述漏极电极之上形成栅极绝缘膜；工序(I)，在该工序(I)中，在上述栅极绝缘膜上形成隔着上述栅极绝缘膜与上述半导体层重叠的上述TFT的栅极电极；工序(J)，在该工序(J)中，在上述栅极电极上形成覆盖上述TFT的层间绝缘膜；工序(K)，在该工序(K)中，在上述栅极绝缘膜及上述层间绝缘膜形成到达上述贴片电极的接触孔，由此形成栅极绝缘层及层间绝缘层；工序(L)，在该工序(L)中，在上述层间绝缘层上形成第一上部导电膜；工序(M)，在该工序(M)中，对上述第一上部导电膜进行图案化，由此在上述层间绝缘层上形成第一上部导电层；工序(N)，在该工序(N)中，在上述第一上部导电层上形成第二上部导电膜；以及工序(O)，在该工序(O)中，对上述第二上部导电膜进行图案化，由此在上述第一上部导电层上形成第二上部导电层，上述工序(M)包含形成上述第一上部导电层的工序，且上述第一上部导电层形成为，从上述电介质基板的法线方向观察时覆盖上述贴片电极的上述下部源极金属层的边缘及上述上部源极金属层的边缘，上述工序(O)包含形成上述第二上部导电层的工序，且上述第二上部导电层形成为，从上述电介质基板的法线方向观察时覆盖上述贴片电极的上述下部源极金属层的边缘及上述上部源极金属层的边缘。
在某实施方式中，上述工序(M)及上述工序(O)包含形成上述第一上部导电层及上述第二上部导电层的工序，且上述第一上部导电层和/或上述第二上部导电层形成为，覆盖在上述接触孔内露出的上述贴片电极。
附图说明
图1是示意性示出本发明的第一实施方式的扫描天线1000A的一部分的剖视图。
图2的(a)及(b)分别是表示扫描天线1000A所具备的TFT基板101A及缝隙基板201的示意性俯视图。
图3的(a)是参考例1的TFT基板101R的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是参考例1的TFT基板101R的非发送接收区域R2的示意性俯视图。
图4的(a)～(e)是参考例1的TFT基板101R的示意性剖视图。
图5是参考例1的TFT基板101R的示意性剖视图。
图6的(a)～(d)是用于说明参考例1的TFT基板101R的第一制造方法的示意性剖视图。
图7的(a)～(c)是用于说明参考例1的TFT基板101R的第一制造方法的示意性剖视图。
图8的(a)～(d)是用于说明参考例1的TFT基板101R的第一制造方法的示意性剖视图。
图9的(a)～(c)是用于说明参考例1的TFT基板101R的第二制造方法的示意性剖视图。
图10的(a)是TFT基板101A的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是TFT基板101A的非发送接收区域R2的示意性俯视图。
图11的(a)～(e)是TFT基板101A的示意性剖视图。
图12是TFT基板101A的示意性剖视图。
图13是TFT基板101A的示意性剖视图，是将图11的(a)的一部分放大表示的图。
图14的(a)是第一实施方式的变形例1的TFT基板101B的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是TFT基板101B的非发送接收区域R2的示意性俯视图。
图15的(a)～(c)是TFT基板101B的示意性剖视图。
图16的(a)是第一实施方式的变形例2的TFT基板101C的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是TFT基板101C的非发送接收区域R2的示意性俯视图。
图17的(a)～(c)是TFT基板101C的示意性剖视图。
图18的(a)是第一实施方式的变形例3的TFT基板101D的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是TFT基板101D的非发送接收区域R2的示意性俯视图。
图19是TFT基板101D的示意性剖视图。
图20的(a)是示意性示出缝隙基板201的剖视图，(b)是用于说明TFT基板101A及缝隙基板201中的传输部的示意性剖视图。
图21的(a)是参考例2的TFT基板102R的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是参考例2的TFT基板102R的非发送接收区域R2的示意性俯视图。
图22的(a)～(e)是参考例2的TFT基板102R的示意性剖视图。
图23的(a)～(c)是参考例2的TFT基板102R的示意性剖视图。
图24的(a)～(e)是用于说明参考例2的TFT基板102R的第一制造方法的示意性剖视图。
图25的(a)～(d)是用于说明参考例2的TFT基板102R的第一制造方法的示意性剖视图。
图26的(a)～(c)是用于说明参考例2的TFT基板102R的第一制造方法的示意性剖视图。
图27的(a)～(c)是用于说明参考例2的TFT基板102R的第二制造方法的示意性剖视图。
图28的(a)是本发明的第二实施方式的TFT基板102A的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是TFT基板102A的非发送接收区域R2的示意性俯视图。
图29是TFT基板102A的示意性剖视图。
图30的(a)及(b)是用于说明TFT基板102A的制造方法的示意性剖视图。
图31的(a)是第二实施方式的变形例的TFT基板102B的发送接收区域R1的天线单位区域U的示意性俯视图，(b)及(c)是TFT基板102B的非发送接收区域R2的示意性俯视图。
图32的(a)～(e)是TFT基板102B的示意性剖视图。
图33的(a)～(c)是TFT基板102B的示意性剖视图。
具体实施方式
以下，参照附图对本发明的实施方式的扫描天线、扫描天线的制造方法、以及扫描天线所使用的TFT基板进行说明。此外，本发明并不限于以下进行例示的实施方式。另外，本发明的实施方式并不限于附图。例如，剖视图中的层的厚度、俯视图中的导电部及开口部的尺寸等是例示的。
(扫描天线的基本结构)
使用了利用液晶材料的大的介电常数M(εM)的各向异性(双折射率)的天线单位的扫描天线对施加于与LCD面板的像素建立对应关系的天线单位的各液晶层的电压进行控制，使各天线单位的液晶层的有效的介电常数M(εM)变化，由此以静电电容不同的天线单位形成二维图案(与基于LCD的图像的显示对应。)。对从天线射出或者由天线接收的电磁波(例如微波)赋予与各天线单位的静电电容相应的相位差，与通过静电电容不同的天线单位形成的二维图案相应地，在特定的方向上具有强指向性(波束扫描)。例如，从天线射出的电磁波是通过考虑由各天线单位赋予的相位差而对输入电磁波射入到各天线单位并在各天线单位散射后得到的球面波进行积分而得到的。也能认为各天线单位作为“移相器：phaseshifter”发挥功能。关于使用液晶材料的扫描天线的基本结构和动作原理，请参照专利文献1～4及非专利文献1、2。非专利文献2公开了排列有螺旋状的缝隙的扫描天线的基本结构。为了参考，在本说明书中引用专利文献1～4和非专利文献1、2的全部公开内容。
此外，本发明的实施方式的扫描天线中的天线单位虽然与LCD面板的像素类似，但是与LCD面板的像素的结构不同，且多个天线单位的排列也与LCD面板的像素的排列不同。参照示出后面详细说明的第一实施方式的扫描天线1000A的图1，来说明本发明的实施方式的扫描天线的基本结构。扫描天线1000A是缝隙排列成同心圆状的径向线缝隙天线，但本发明的实施方式的扫描天线不限于此，例如缝隙的排列也可以是公知的各种排列。特备是，关于缝隙和/或天线单位的排列，为了参考将专利文献5的全部公开内容引用到本说明书中。
图1是示意性地表示本实施方式的扫描天线1000A的一部分的剖视图，示意性地表示从设置于排列成同心圆状的缝隙的中心近旁的供电销72(参照图2的(b))沿着半径方向的截面的一部分。
扫描天线1000A具备TFT基板101A、缝隙基板201、配置在它们之间的液晶层LC、以及以隔着空气层54与缝隙基板201对置的方式配置的反射导电板65。扫描天线1000A从TFT基板101A侧发送、接收微波。
TFT基板101A具有玻璃基板等电介质基板1、形成在电介质基板1上的多个贴片电极15、以及多个TFT10。各贴片电极15连接到对应的TFT10。各TFT10连接到栅极总线与源极总线。
缝隙基板201具有玻璃基板等电介质基板51、和形成在电介质基板51的液晶层LC侧的缝隙电极55。缝隙电极55具有多个缝隙57。
反射导电板65配置成隔着空气层54与缝隙基板201对置。能够使用由相对于微波的介电常数M小的电介质(例如PTFE等氟系树脂)形成的层来代替空气层54。缝隙电极55、反射导电板65、它们之间的电介质基板51以及空气层54作为波导路径301发挥功能。
贴片电极15、包含缝隙57的缝隙电极55的局部、以及它们之间的液晶层LC构成天线单位U。在各天线单位U中，一个贴片电极15隔着液晶层LC与包含一个缝隙57的缝隙电极55的局部对置，构成液晶电容。另外，各天线单位U具有与液晶电容电并联连接的辅助电容(参照图3)。扫描天线1000A的天线单位U与LCD面板中的像素具有相似的结构。不过，扫描天线1000A与LCD面板具有许多不同点。
首先，扫描天线1000A的电介质基板1、51所要求的性能不同于LCD面板的基板所要求的性能。
一般地，在LCD面板中使用在可见光下透明的基板，例如使用玻璃基板或者塑料基板。在反射型的LCD面板中，对于背面侧的基板不需要有透明性，因此有时也使用半导体基板。而作为天线用的电介质基板1、51，优选相对于微波的介电损耗(将相对于微波的介电损耗角正切表示为tanδM。)小。优选电介质基板1、51的tanδM为大致0.03以下，进一步优选为0.01以下。具体地，能够使用玻璃基板或者塑料基板。玻璃基板与塑料基板相比尺寸稳定性、耐热性优异，适于使用LCD技术形成TFT、布线、电极等电路要素。例如，在形成波导路径的材料是空气与玻璃的情况下，玻璃的上述介电损耗较大，因此从较薄的玻璃更能减小波导损耗这一观点出发，优选是400μm以下，进一步优选是300μm以下。没有特别的下限，只要在制造工艺中能无破损地进行处理即可。
电极所使用的导电材料也是不同的。在LCD面板的像素电极、对置电极中多使用ITO膜作为透明导电膜。但是，ITO相对于微波的tanδM大，无法作为天线中的导电层使用。缝隙电极55与反射导电板65一起作为波导路径301的壁发挥功能。因而，为了抑制微波透射过波导路径301的壁，优选波导路径301的壁的厚度、即金属层(Cu层或者Al层)的厚度大。已知金属层的厚度若是趋肤深度的3倍，则电磁波衰减为1/20(-26dB)，若是5倍，则衰减为1/150(-43dB)左右。因而，若金属层的厚度是趋肤深度的5倍，则能将电磁波的透射率降低为1％。例如，当针对10GHz的微波使用厚度为3.3μm以上的Cu层、及厚度为4.0μm以上的Al层时，能将微波降低到1/150。另外，当针对30GHz的微波使用厚度为1.9μm以上的Cu层、及厚度为2.3μm以上的Al层时，能将微波降低到1/150。像这样，优选缝隙电极55由比较厚的Cu层或者Al层形成。Cu层或者Al层的厚度没有特别的上限，可以考虑成膜时间或成本而适当地设定。当使用Cu层时，能得到与使用Al层相比形成为较薄的优点。不仅能采用在LCD的制造工艺中使用的薄膜沉积法，还能采用将Cu箔或者Al箔粘贴于基板等其他方法来形成比较厚的Cu层或者Al层。金属层的厚度例如是2μm以上且30μm以下。在使用薄膜沉积法形成的情况下，优选金属层的厚度是5μm以下。此外，反射导电板65例如能使用厚度是数mm的铝板、铜板等。
贴片电极15并不是如缝隙电极55那样构成波导路径301，因此能使用与缝隙电极55相比厚度较小的Cu层或者Al层。但是，为了避免缝隙电极55的缝隙57附近的自由电子的振动诱发贴片电极15内的自由电子的振动时转化为热的损耗，而优选贴片电极15的片电阻低。从批量生产性的观点出发，与Cu层相比优选使用Al层，优选Al层的厚度例如是0.3μm以上且2μm以下。
另外，天线单位U的排列间距与像素间距大为不同。例如，当考虑12GHz(Ku频带)的微波用的天线时，波长λ例如是25mm。这样，如专利文献4所记载的那样，天线单位U的间距是λ/4以下和/或λ/5以下，因此成为6.25mm以下和/或5mm以下。这比LCD面板的像素的间距大10倍以上。因而，天线单位U的长度和宽度也会比LCD面板的像素长度和宽度大约10倍。
当然，天线单位U的排列可与LCD面板的像素的排列不同。这里，示出排列成同心圆状的例子(例如参照日本特开2002-217640号公报)，但不限于此，例如，也可以如非专利文献2所记载的那样排列成螺旋状。进一步，也可以如专利文献4所记载的那样排列成矩阵状。
扫描天线1000A的液晶层LC的液晶材料所要求的特性与LCD面板的液晶材料所要求的特性不同。LCD面板通过像素的液晶层的折射率变化而对可见光(波长为380nm～830nm)的偏振光赋予相位差，从而使偏振光状态变化(例如使直线偏振光的偏振轴方向旋转、或者使圆偏振光的圆偏振度变化)，由此进行显示。而实施方式的扫描天线1000A通过使天线单位U所具有的液晶电容的静电电容值变化，而使被从各贴片电极激振(再辐射)的微波的相位变化。因而，优选液晶层相对于微波的介电常数M(εM)的各向异性(ΔεM)大，优选tanδM小。例如能够适宜使用M.Wittek et al.，SID 2015DIGESTpp.824-826中记载的ΔεM为4以上、tanδM为0.02以下(均为19Gz的值)。除此之外，能使用在九鬼、高分子55卷8月号pp.599-602(2006)中记载的ΔεM为0.4以上、tanδM为0.04以下的液晶材料。
一般地，液晶材料的介电常数具有频散，但相对于微波的介电各向异性ΔεM与相对于可见光的折射率各向异性Δn存在正相关关系。因而可以说，就相对于微波的天线单位用的液晶材料而言，优选是相对于可见光的折射率各向异性Δn大的材料。LCD用的液晶材料的折射率各向异性Δn是用相对于550nm的光的折射率各向异性来评价的。当这里也将相对于550nm的光的Δn(双折射率)用作指标时，对针对微波的天线单位用使用Δn为0.3以上、优选为0.4以上的向列液晶。Δn没有特别的上限。不过，Δn大的液晶材料存在极性强的倾向，因此有可能使可靠性降低。液晶层的厚度例如是1μm～500μm。
以下，更详细地说明本发明的实施方式的扫描天线的结构和制造方法。
(第一实施方式)
首先，参照图1和图2。图1如详述那样是扫描天线1000A的中心附近的示意性局部剖视图，图2的(a)和(b)分别是表示扫描天线1000A所具备的TFT基板101A和缝隙基板201的示意性俯视图。
扫描天线1000A具有按二维排列的多个天线单位U，这里例示的扫描天线1000A中，多个天线单位排列成同心圆状。在以下的说明中，将与天线单位U对应的TFT基板101A的区域和缝隙基板201的区域称为“天线单位区域”，标注与天线单相位同的附图标记U。另外，如图2的(a)和图2的(b)所示，在TFT基板101A和缝隙基板201中，将由按二维排列的多个天线单位区域划定的区域称为“发送接收区域R1”、将发送接收区域R1以外的区域称为“非发送接收区域R2”。在非发送接收区域R2设置端子部、驱动电路等。
图2的(a)是表示扫描天线1000A所具备的TFT基板101A的示意性俯视图。
在图示的例子中，从TFT基板101A的法线方向观看时，发送接收区域R1是环状。非发送接收区域R2包括位于发送接收区域R1的中心部的第一非发送接收区域R2a、和位于发送接收区域R1的周缘部的第二非发送接收区域R2b。发送接收区域R1的外径例如是200mm～1500mm，是根据通信量等而设定的。
在TFT基板101A的发送接收区域R1设有由电介质基板1支承的多个栅极总线GL和多个源极总线SL，利用这些布线来规定天线单位区域U。天线单位区域U在发送接收区域R1例如排列成同心圆状。天线单位区域U分别包括TFT、和电连接到TFT的贴片电极。TFT的源极电极电连接到源极总线SL，TFT的栅极电极电连接到栅极总线GL。另外，TFT的漏极电极与贴片电极电连接。
在非发送接收区域R2(R2a、R2b)，以包围发送接收区域R1的方式配置有密封区域Rs。对密封区域Rs赋予密封材料(未图示)。密封材料使TFT基板101A和缝隙基板201相互粘合，并且在上述基板101A、201之间封入液晶。
在非发送接收区域R2中的密封区域Rs的外侧设置有栅极端子部GT、栅极驱动器GD、源极端子部ST以及源极驱动器SD。栅极总线GL分别借助栅极端子部GT连接到栅极驱动器GD。源极总线SL分别借助源极端子部ST连接到源极驱动器SD。此外，在该例中，源极驱动器SD和栅极驱动器GD形成在电介质基板1上，但上述驱动器中的一方或者双方也可以设置其他电介质基板上。
在非发送接收区域R2，还设置有多个传输端子部PT。传输端子部PT与缝隙基板201的缝隙电极55(图2的(b))电连接。在本说明书中，将传输端子部PT与缝隙电极55的连接部称为“传输部”。如图所示，传输端子部PT(传输部)可以配置在密封区域Rs内。在该情况下，可以使用含有导电性颗粒的树脂作为密封材料。由此，能使液晶封入TFT基板101A与缝隙基板201之间，并且能确保传输端子部PT与缝隙基板201的缝隙电极55的电连接。在该例中，在第一非发送接收区域R2a和第二非发送接收区域R2b双方均配置有传输端子部PT，但也可以仅配置于任意一方。
此外，传输端子部PT(传输部)也可以不配置在密封区域Rs内。例如也可以配置在非发送接收区域R2中的密封区域Rs的外侧。
图2的(b)是例示扫描天线1000A中的缝隙基板201的示意性俯视图，示出缝隙基板201的液晶层LC侧的表面。
在缝隙基板201中，在电介质基板51上，跨发送接收区域R1和非发送接收区域R2地形成有缝隙电极55。
在缝隙基板201的发送接收区域R1中，多个缝隙57配置于缝隙电极55。缝隙57与TFT基板101A中的天线单位区域U对应配置。在图示的例子中，多个缝隙57为了构成径向线缝隙天线，而将在相互大致正交的方向上延伸的一对缝隙57排列成同心圆状。由于具有相互大致正交的缝隙，因此扫描天线1000A能发送、接收圆偏振波。
缝隙电极55的端子部IT在非发送接收区域R2设置有多个。端子部IT与TFT基板101A的传输端子部PT(图2的(a))电连接。在该例中，端子部IT配置在密封区域Rs内，通过含有导电性颗粒的密封材料与对应的传输端子部PT电连接。
另外，在第一非发送接收区域R2a中，供电销72配置在缝隙基板201的背面侧。微波通过供电销72进入由缝隙电极55、反射导电板65以及电介质基板51构成的波导路径301。供电销72连接到供电装置70。从排列有缝隙57的同心圆的中心进行供电。供电的方式可以是直接连结供电方式和电磁耦合方式中的任意一种，能采用公知的供电结构。
在图2的(a)和(b)中，示出了密封区域Rs以包围包含发送接收区域R1的比较窄的区域的方式设置的例子，但并不限于此。特别是，设置在发送接收区域R1的外侧的密封区域Rs也可以以保持距发送接收区域R1一定以上的距离的方式例如设置在电介质基板1和/或电介质基板51的近旁。当然，设置在非发送接收区域R2的例如端子部、驱动电路也可以形成在密封区域Rs的外侧(即，不存在液晶层的一侧)。通过在距发送接收区域R1一定以上距离的位置形成密封区域Rs，能够抑制受到密封材料(特别是，固化性树脂)所包含的杂质(特别是离子性杂质)的影响而使天线特性降低。
＜参考例1的TFT基板101R(天线单位区域U)＞
在对本实施方式的TFT基板101A的详细的结构进行说明之前，首先，一边参照图3～图5一边对参考例1的TFT基板101R进行说明。本发明人试制了具备参考例1的TFT基板101R的扫描天线并进行驱动，存在天线特性降低的情况。此外，在以下的说明中，对于与本实施方式的TFT基板101A共同的结构，为了避免重复，有时省略说明。图3的(a)～(c)是参考例1的TFT基板101R的示意性俯视图，图4的(a)～(e)及图5是参考例1的TFT基板101R的示意性剖视图。
参照图3的(a)及图4的(a)，对参考例1的TFT基板101R的天线单位区域U的结构进行说明。图3的(a)是参考例1的TFT基板101R的发送接收区域R1的天线单位区域U的示意性俯视图。图4的(a)是参考例1的TFT基板101R的天线单位区域U的示意性剖视图，示出沿着图3的(a)中的A-A’线的截面。
如图3的(a)及图4的(a)所示，参考例1的TFT基板101R具有电介质基板1、和排列在电介质基板1上并分别具有TFT10和与TFT10的漏极电极7D电连接的贴片电极15的多个天线单位区域U。TFT10具有：半导体层5、栅极电极3G、形成在栅极电极3G与半导体层5之间的栅极绝缘层4、形成在半导体层5上并与半导体层5电连接的源极电极7S及漏极电极7D、形成在半导体层5与源极电极7S之间的源极接触部6S、以及形成在半导体层5与漏极电极7D之间的漏极接触部6D。如图4的(a)所示，包含源极电极7S及漏极电极7D的源极金属层7具有包含下部源极金属层S1和上部源极金属层S2的层叠结构，其中，下部源极金属层S1含有从由Ti、Ta及W组成的组中选择的至少一种元素，上部源极金属层S2形成在下部源极金属层S1上，并含有Cu或Al。即，源极电极7S及漏极电极7D分别包含下部源极金属层S1与上部源极金属层S2。从电介质基板1的法线方向观察时，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置。
此外，在俯视图中，为了方便，存在未对下部源极金属层S1的边缘与上部源极金属层S2的边缘进行区分而作为源极金属层7的边缘示出的情况。对于源极接触部6S及漏极接触部6D的边缘也同样地，存在未与下部源极金属层S1的边缘和/或上部源极金属层S2的边缘进行区分的情况。
如图4的(a)所示，在参考例1的TFT基板101R中，从电介质基板1的法线方向观察时，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置。即，源极金属层7具有倒锥形的侧面。在本说明书中，是指从电介质基板1的法线方向观察时下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置的结构，有时称为“倒锥形”或“倒锥侧面”。由于源极金属层7的侧面为倒锥形，从而在形成在源极金属层7上的无机层(这里，以覆盖TFT10的方式形成的层间绝缘层11)产生缺陷11d。在本说明书中，指源极金属层7未完全由形成在源极金属层7上的无机层(例如无机绝缘层或氧化物导电层(有时称为“透明导电层”。例如ITO层。))覆盖的部位，称为该无机层的缺陷。在层间绝缘层11的缺陷11d中，例如，层间绝缘层11是不连续的。
此外，在剖视图中，为了方便，存在将栅极绝缘层4和/或层间绝缘层11像平坦化层那样表示的情况，但通常通过薄膜沉积法(例如CVD法、溅射法、真空蒸镀法)形成的层具有反映了基底的段差的表面。
由于参考例1的TFT基板101R的层间绝缘层11具有缺陷11d，因此明白了在具备参考例1的TFT基板101R的扫描天线中，由于金属离子(Cu离子或Al离子)从源极金属层7溶出于液晶层，而使液晶材料劣化，天线特性降低。
在该例中，从包含于源极金属层7的电极及导电部中的、包含上部源极金属层S2的任意的电极或导电部均溶出金属离子。例如在图示的例子中，源极金属层7包含源极电极7S、漏极电极7D以及贴片电极15。源极金属层7具有包含下部源极金属层S1和上部源极金属层S2的层叠结构。因此，源极电极7S、漏极电极7D以及贴片电极15分别包含下部源极金属层S1和上部源极金属层S2。因此，从这些电极均溶出金属离子。
如上述那样，扫描天线对施加给天线单位的各液晶层的电压进行控制，使各天线单位的液晶层的有效介电常数M(εM)发生变化，由此以静电电容不同的天线单位形成二维图案。由于微波区域的介电各向异性ΔεM(相对于可见光的双折射率Δn)大的液晶材料的比电阻较低，因此施加给液晶电容的电压的保持率较低。若液晶电容的电压保持率降低，则施加给液晶层的有效电压降低，未对液晶层施加目标电压。其结果为，天线单位的液晶层给予微波的相位差偏离规定的值。若相位差偏离规定的值，则天线特性降低。实际上，扫描天线以通过预先决定的共振频率使增益变成最大的方式进行设计，因此电压保持率的降低例如表现为增益的降低。
微波区域的介电各向异性ΔεM大的液晶材料例如含有异硫氰酸酯基(-NCS)或者硫氰酸酯基(-SCN)。含有异硫氰酸酯基或硫氰酸酯基的液晶材料易劣化。若液晶材料劣化，则比电阻进一步降低，电压保持率进一步降低。含有异硫氰酸酯基或硫氰酸酯基的液晶材料具有较强的极性，化学稳定性与当前LCD所使用的液晶材料相比较低。异硫氰酸酯基及硫氰酸酯基具有较强的极性，因此易吸收水分，另外有时与金属离子(例如Cu离子或Al离子)反应。另外，若持续施加直流电压，则有时引起电分解反应。另外，含有异硫氰酸酯基或硫氰酸酯基的液晶材料吸收距紫外线区域430nm附近的光，并易进行光分解。另外，含有异硫氰酸酯基或硫氰酸酯基的液晶材料耐热性比较弱。由于上述内容而引起液晶材料的比电阻降低、和/或离子性杂质增加，因此液晶电容的电压保持率降低。
根据本发明人的研究，明白了参考例1的TFT基板101R具有的、从电介质基板1的法线方向观察时，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的结构是由于参考例1的TFT基板101R的制造工艺而产生的。
＜参考例1的TFT基板101R的结构(非发送接收区域R2)＞
参照图3～图5，对参考例1的TFT基板101R的非发送接收区域R2的结构进行说明。如图3～图5所示，在非发送接收区域R2中，源极金属层7也具有包含下部源极金属层S1和上部源极金属层S2的层叠结构，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置。不过，参考例1的TFT基板101R的非发送接收区域R2的结构并不限于图示的例子。上述的天线特性降低的问题能够与非发送接收区域R2中的密封区域Rs的外侧的结构无关地产生。因为在非发送接收区域R2中的密封区域Rs的外侧没有液晶层LC，因此不产生金属离子从上部源极金属层S2溶出于液晶层LC的问题。
此外，后述的本实施方式的TFT基板101A(参照图10～图12)在非发送接收区域R2的结构中与参考例1的TFT基板101R基本相同，因此有时与参考例1的TFT基板101R合起来进行说明。
图3的(b)示出设置于非发送接收区域R2的传输端子部PT、栅极端子部GT以及CS端子部CT，图3的(c)示出设置于非发送接收区域R2的源极-栅极连接部SG及源极端子部ST。
传输端子部PT包含位于密封区域Rs的第一传输端子部PT1、和设置于密封区域Rs的外侧(没有液晶层的一侧)的第二传输端子部PT2。在图示的例子中，第一传输端子部PT1沿着密封区域Rs以包围发送接收区域R1的方式延伸。
图4的(b)示出沿着图3的(b)中的B-B’线的第一传输端子部PT1的截面，图4的(c)示出沿着图3的(c)中的C-C’线的源极-栅极连接部SG的截面，图4的(d)示出沿着图3的(c)中的D-D’线的源极端子部ST的截面，图4的(e)示出沿着图3的(b)中的E-E’线的第二传输端子部PT2的截面，图5示出沿着图3的(c)中的F-F’线的源极-栅极连接部SG及源极端子部ST的截面。
通常，栅极端子部GT及源极端子部ST分别设置于每个栅极总线及每个源极总线。源极-栅极连接部SG通常与各源极总线对应设置。在图3的(b)中，与栅极端子部GT并列地，图示了CS端子部CT及第二传输端子部PT2，但CS端子部CT及第二传输端子部PT2的个数及配置分别被与栅极端子部GT独立地设定。通常，CS端子部CT及第二传输端子部PT2的个数比栅极端子部GT的个数少，考虑CS电极及缝隙电极的电压的均匀性而适当地进行设定。另外，在形成有第一传输端子部PT1的情况下能够省略第二传输端子部PT2。
各CS端子部CT例如与各CS总线对应设置。各CS端子部CT也可以与多个CS总线对应设置。例如，在对各CS总线供给与缝隙电压相同的电压的情况下，参考例1的TFT基板101R至少具有一个CS端子部CT即可。不过，为了降低布线电阻，优选参考例1的TFT基板101R具有多个CS端子部CT。此外，缝隙电压例如是地电位。另外，在对CS总线供给与缝隙电压相同的电压的情况下，能够省略CS端子部CT或第二传输端子部PT2的任一个。
·源极-栅极连接部SG
如图3的(c)所示，参考例1的TFT基板101R在非发送接收区域R2具有源极-栅极连接部SG。源极-栅极连接部SG通常设置于每个源极总线SL。源极-栅极连接部SG与将各源极总线SL形成在栅极金属层3内的连接布线(有时称为“源极下部连接布线”。)电连接。如后述那样，通过设置源极-栅极连接部SG，能够由栅极金属层3形成源极端子部ST的下部连接部。由此，参考例1的TFT基板101R的源极端子部ST可靠性优异。
如图3的(c)、图4的(c)及图5所示，源极-栅极连接部SG具有源极下部连接布线3sg、形成于栅极绝缘层4的开口部4sg1、源极总线连接部7sg、形成于层间绝缘层11的开口部11sg1及开口部11sg2、以及源极总线上部连接部19sg。
源极下部连接布线3sg包含于栅极金属层3。源极下部连接布线3sg与栅极总线GL电分离。
形成于栅极绝缘层4的开口部4sg1到达源极下部连接布线3sg。
源极总线连接部7sg包含于源极金属层7，并与源极总线SL电连接。在该例中，源极总线连接部7sg从源极总线SL延设，并与源极总线SL一体地形成。源极总线连接部7sg包含下部源极金属层S1及上部源极金属层S2。源极总线连接部7sg的宽度也可以大于源极总线SL的宽度。
形成于层间绝缘层11的开口部11sg1从电介质基板1的法线方向观察时，与形成于栅极绝缘层4的开口部4sg1重叠。形成于栅极绝缘层4的开口部4sg1及形成于层间绝缘层11的开口部11sg1构成接触孔CH_sg1。
形成于层间绝缘层11的开口部11sg2到达源极总线连接部7sg。有时将开口部11sg2称为接触孔CH_sg2。
源极总线上部连接部19sg(有时简称为“上部连接部19sg”。)包含于上部导电层19。上部连接部19sg形成在层间绝缘层11上、接触孔CH_sg1内、以及接触孔CH_sg2内，并在接触孔CH_sg1内与源极下部连接布线3sg连接，在接触孔CH_sg2内与源极总线连接部7sg连接。例如，这里，上部连接部19sg在形成于栅极绝缘层4的开口部4sg1内与源极下部连接布线3sg接触，在形成于层间绝缘层11的开口部11sg2内与源极总线连接部7sg接触。
源极下部连接布线3sg内、通过开口部4sg1露出的部分优选由上部连接部19sg覆盖。源极总线连接部7sg内、通过开口部11sg2露出的部分优选由上部连接部19sg覆盖。
上部导电层19例如含有透明导电层(例如ITO层)。上部导电层19例如也可以仅由透明导电层形成。或者，上部导电层19也可以具有层叠结构，该层叠结构包含含有透明导电层的第一层、和形成于第一层之下的第二层。第二层例如由从由Ti层、MoNbNi层、MoNb层、MoW层、W层及Ta层组成的组中选择的一个层或两个以上的层的叠层形成。
如图4的(c)所示，在参考例1的TFT基板101R的源极-栅极连接部SG中，源极金属层7具有倒锥侧面，层间绝缘层11具有缺陷11d。在源极-栅极连接部SG配置于非发送接收区域R2中的密封区域Rs的内侧的情况下，由于层间绝缘层11具有缺陷11d，因此能够产生金属离子从上部源极金属层S2溶出于液晶层LC的问题。不过，在源极-栅极连接部SG配置于非发送接收区域R2中的密封区域Rs的外侧的情况下，如上述那样，即使层间绝缘层11具有缺陷11d，也不产生金属离子从上部源极金属层S2溶出于液晶层LC的问题。
在图示的例子中，接触孔CH_sg2形成于与接触孔CH_sg1分离的位置。本实施方式并不限于此，接触孔CH_sg1及接触孔CH_sg2也可以连续(即，也可以形成为单个的接触孔)。接触孔CH_sg1及接触孔CH_sg2也可以作为单个的接触孔通过相同的工序来形成。具体地，可以将到达源极下部连接布线3sg及源极总线连接部7sg的单个的接触孔形成于栅极绝缘层4及层间绝缘层11，在该接触孔内及层间绝缘层11上形成上部连接部19sg。此时，上部连接部19sg优选以覆盖源极下部连接布线3sg及源极总线连接部7sg内、通过接触孔露出的部分的方式形成。
·源极端子部ST
如图3的(c)所示，参考例1的TFT基板101R在非发送接收区域R2具有源极端子部ST。源极端子部ST通常与各源极总线SL对应设置。这里，与各源极总线SL对应地设置有源极端子部ST及源极-栅极连接部SG。
如图3的(c)、图4的(d)及图5所示，源极端子部ST具有：与形成于源极-栅极连接部SG的源极下部连接布线3sg连接的源极端子用下部连接部3s(也有时简称为“下部连接部3s”。)；形成于栅极绝缘层4的开口部4s；形成于层间绝缘层11的开口部11s；以及源极端子用上部连接部19s(也有时简称为“上部连接部19s”。)。
下部连接部3s包含于栅极金属层3。下部连接部3s与形成于源极-栅极连接部SG的源极下部连接布线3sg电连接。在该例中，下部连接部3s从源极下部连接布线3sg延设，并与源极下部连接布线3sg一体地形成。
形成于栅极绝缘层4的开口部4s到达下部连接部3s。
形成于层间绝缘层11的开口部11s从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4s重叠。形成于栅极绝缘层4的开口部4s、及形成于层间绝缘层11的开口部11s构成接触孔CH_s。
上部连接部19s包含于上部导电层19。上部连接部19s形成在层间绝缘层11上及接触孔CH_s内，并在接触孔CH_s内与下部连接部3s连接。这里，上部连接部19s在形成于栅极绝缘层4的开口部4s内与下部连接部3s接触。
在该例中，源极端子部ST不包含源极金属层7所包含的导电部。
源极端子部ST具有包含于栅极金属层3的下部连接部3s，因此具有优异的可靠性。
在端子部、尤其设置在比密封区域Rs靠外侧(与液晶层的相反侧)的端子部有时由于大气中的水分(可以包含杂质。)而产生腐蚀。大气中的水分从到达下部连接部的接触孔侵入，到达下部连接部，并能在下部连接部引起腐蚀。从抑制腐蚀的发生的观点来看，优选到达下部连接部的接触孔较深。即，优选形成有构成接触孔的开口部的绝缘层的厚度较大。
另外，在制作具有玻璃基板的TFT基板作为电介质基板的工序中，有时由于玻璃基板的碎片、切屑(玻璃屑)而在端子部的下部连接部产生划痕、断线。例如，由一个主基板制作多个TFT基板。玻璃屑例如在切断主基板时、在主基板形成划线时等产生。从防止端子部的下部连接部的划痕、断线的观点来看，优选到达下部连接部的接触孔较深。即，优选形成有构成接触孔的开口部的绝缘层的厚度较大。
在参考例1的TFT基板101R的源极端子部ST中，下部连接部3s包含于栅极金属层3，因此到达下部连接部3s的接触孔CH_s具有形成于栅极绝缘层4的开口部4s及形成于层间绝缘层11的开口部11s。接触孔CH_s的深度是栅极绝缘层4的厚度与层间绝缘层11的厚度之和。相对于此，例如在下部连接部包含于源极金属层7的情况下，到达下部连接部的接触孔仅具有形成于层间绝缘层11的开口部，其深度是层间绝缘层11的厚度，比接触孔CH_s的深度小。这里，接触孔的深度及绝缘层的厚度分别是指电介质基板1的法线方向上的深度及厚度。对于其他接触孔及绝缘层，只要没有特别地说明也是同样的。像这样，参考例1的TFT基板101R的源极端子部ST由于下部连接部3s包含于栅极金属层3，因此例如与下部连接部包含于源极金属层7的情况相比，具有优异的可靠性。
形成于栅极绝缘层4的开口部4s以仅露出下部连接部3s的一部分的方式形成。从电介质基板1的法线方向观察时，形成于栅极绝缘层4的开口部4s位于下部连接部3s的内侧的位置。因此，开口部4s内的全部区域具有在电介质基板1上具有下部连接部3s及上部连接部19s的层叠结构。在源极端子部ST中，下部连接部3s的外侧具有包含栅极绝缘层4及层间绝缘层11的层叠结构。由此，参考例1的TFT基板101R的源极端子部ST具有优异的可靠性。从获得优异的可靠性的观点来看，优选栅极绝缘层4的厚度及层间绝缘层11的厚度之和较大。
下部连接部3s内、通过开口部4s露出的部分由上部连接部19s覆盖。
·栅极端子部GT
如图3的(b)所示，参考例1的TFT基板101R在非发送接收区域R2具有栅极端子部GT。如图3的(b)所示，栅极端子部GT例如具有与源极端子部ST相同的结构。栅极端子部GT通常设置于每个栅极总线GL。
如图3的(b)所示，在该例中，栅极端子部GT具有栅极端子用下部连接部3g(也有时简称为“下部连接部3g”。)、形成于栅极绝缘层4的开口部4g、形成于层间绝缘层11的开口部11g、以及栅极端子用上部连接部19g(也有时简称为“上部连接部19g”。)。
下部连接部3g包含于栅极金属层3，并与栅极总线GL电连接。在该例中，下部连接部3g从栅极总线GL延设，并与栅极总线GL一体地形成。
形成于栅极绝缘层4的开口部4g到达下部连接部3g。
形成于层间绝缘层11的开口部11g在从电介质基板1的法线方向观察时，与形成于栅极绝缘层4的开口部4g重叠。形成于栅极绝缘层4的开口部4g、及形成于层间绝缘层11的开口部11g构成接触孔CH_g。
上部连接部19g包含于上部导电层19。上部连接部19g形成在层间绝缘层11上及接触孔CH_g内，并在接触孔CH_g内与下部连接部3g连接。这里，上部连接部19g在形成于栅极绝缘层4的开口部4g内与下部连接部3g接触。
在该例中，栅极端子部GT不具有包含于源极金属层7的导电部。
栅极端子部GT具有包含于栅极金属层3的下部连接部3g，因此与源极端子部ST同样地，具有优异的可靠性。
·CS端子部CT
如图3的(b)所示，参考例1的TFT基板101R在非发送接收区域R2具有CS端子部CT。CS端子部CT这里如图3的(b)所示，具有与源极端子部ST及栅极端子部GT相同的结构。CS端子部CT例如也可以与各CS总线CL对应设置。
如图3的(b)所示，CS端子部CT具有CS端子用下部连接部3c(也有时简称为“下部连接部3c”。)、形成于栅极绝缘层4的开口部4c、形成于层间绝缘层11的开口部11c、以及CS端子用上部连接部19c(也有时简称为“上部连接部19c”。)。
下部连接部3c包含于栅极金属层3。下部连接部3c与CS总线CL电连接。在该例中，下部连接部3c从CS总线CL延设，并与CS总线CL一体地形成。
形成于栅极绝缘层4的开口部4c到达下部连接部3c。
形成于层间绝缘层11的开口部11c从电介质基板1的法线方向观察时，与形成于栅极绝缘层4的开口部4c重叠。形成于栅极绝缘层4的开口部4c、及形成于层间绝缘层11的开口部11c构成接触孔CH_c。
上部连接部19c包含于上部导电层19。上部连接部19c形成在层间绝缘层11上及接触孔CH_c内，并在接触孔CH_c内与下部连接部3c连接。这里，上部连接部19c在形成于栅极绝缘层4的开口部4c内与下部连接部3c接触。
在该例中，CS端子部CT不具有包含于源极金属层7的导电部。
CS端子部CT具有包含于栅极金属层3的下部连接部3c，因此与源极端子部ST同样地，具有优异的可靠性。
·传输端子部PT
如图3的(b)所示，参考例1的TFT基板101R在非发送接收区域R2具有第一传输端子部PT1。第一传输端子部PT1这里设置在密封区域Rs内(即，第一传输端子部PT1设置于包围液晶层的密封部)。
如图3的(b)及图4的(b)所示，第一传输端子部PT1具有第一传输端子用下部连接部3p1(也有时简称为“下部连接部3p1”。)、形成于栅极绝缘层4的开口部4p1、形成于层间绝缘层11的开口部11p1、以及第一上部连接部19p11(也有时简称为“上部连接部19p1”。)。
下部连接部3p1包含于栅极金属层3。即，下部连接部3p1由与栅极总线GL相同的导电膜形成。下部连接部3p1与栅极总线GL电分离。例如，在对CS总线CL供给与缝隙电压相同的电压的情况下，下部连接部3p1例如与CS总线CL电连接。如图示那样，下部连接部3p1也可以从CS总线延设。不过，并不限于该例，下部连接部3p1也可以与CS总线电分离。
形成于栅极绝缘层4的开口部4p1到达下部连接部3p1。
形成于层间绝缘层11的开口部11p1从电介质基板1的法线方向观察时，与形成于栅极绝缘层4的开口部4p1重叠。形成于栅极绝缘层4的开口部4p1及形成于层间绝缘层11的开口部11p1构成接触孔CH_p1。
上部连接部19p1包含于上部导电层19。上部连接部19p1形成在层间绝缘层11上及接触孔CH_p1内，并在接触孔CH_p1内与下部连接部3p1连接。这里，上部连接部19p1在形成于栅极绝缘层4的开口部4p1内与下部连接部3p1接触。上部连接部19p1例如通过含有导电性颗粒的密封材料而与缝隙基板侧的传输端子用上部连接部连接(参照图20的(b))。
在该例中，第一传输端子部PT1不具有包含于源极金属层7的导电部。
在该例中，下部连接部3p1配置在相互邻接的两条栅极总线GL之间。以夹着栅极总线GL配置的两个下部连接部3p1也可以经由导电连接部(未图示)电连接。将两个下部连接部3p1电连接的导电连接部例如可以包含于源极金属层7。
这里，通过设置一个接触孔CH_p1，而将下部连接部3p1与上部连接部19p1连接，但接触孔CH_p1相对于一个下部连接部3p1设置一个以上即可。也可以对一个下部连接部3p1设置多个接触孔。接触孔的个数、形状并不限于图示的例子。
第二传输端子部PT2设置于密封区域Rs的外侧(与发送接收区域R1的相反侧)。这里，如图3的(b)及图4的(e)所示，第二传输端子部PT2具有与第一传输端子部PT1相同的截面结构。具有第二传输端子用下部连接部3p2(也有时简称为“下部连接部3p2”。)、形成于栅极绝缘层4的开口部4p2、形成于层间绝缘层11的开口部11p2、以及第二上部连接部19p12(也有时简称为“上部连接部19p2”。)。
下部连接部3p2包含于栅极金属层3。这里，下部连接部3p2从第一传输端子用下部连接部3p1延设，并与第一传输端子用下部连接部3p1一体地形成。
形成于栅极绝缘层4的开口部4p2到达下部连接部3p2。
形成于层间绝缘层11的开口部11p2从电介质基板1的法线方向观察时，与形成于栅极绝缘层4的开口部4p2重叠。形成于栅极绝缘层4的开口部4p2及形成于层间绝缘层11的开口部11p2构成接触孔CH_p2。
上部连接部19p2包含于上部导电层19。上部连接部19p2形成在层间绝缘层11上及接触孔CH_p2内，并在接触孔CH_p2内与下部连接部3p2连接。这里，上部连接部19p2在形成于栅极绝缘层4的开口部4p2内与下部连接部3p2接触。
在第二传输端子部PT2中，上部连接部19p2也可以例如通过含有导电性颗粒的密封材料而与缝隙基板侧的传输端子用上部连接部连接。
在该例中，第二传输端子部PT2不具有包含于源极金属层7的导电部。
＜参考例1的TFT基板101R的第一制造方法＞
若使用参考例1的TFT基板101R，产生金属元素(Cu或Al)从源极金属层7溶出于液晶层这样的问题是因为在以下说明的制造方法中，由于在覆盖源极金属层的无机层形成缺陷而将源极金属层从无机层露出。无机层的缺陷尤其由形成源极接触部6S、漏极接触部6D、下部源极金属层S1及上部源极金属层S2的工艺所引起而形成。
参照图6～图8，对参考例1的TFT基板101R的第一制造方法进行说明。
图6的(a)～(d)、图7的(a)～(c)及图8的(a)～(d)是用于说明参考例1的TFT基板101R的第一制造方法的示意性剖视图。这些图分别示出与图4的(a)、(c)及(d)对应的截面(参考例1的TFT基板101R的A-A’截面、C-C’截面以及D-D’截面)。
首先，如图6的(a)所示，在电介质基板1上通过溅射法等形成栅极用导电膜3’。栅极用导电膜3’的材料没有特别地限定，例如能够适当地使用含有铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。这里，作为栅极用导电膜3’，形成依次层叠Al膜(厚度：例如150nm)及MoN膜(厚度：例如100nm)而成的层叠膜(MoN/Al)。
接着，对栅极用导电膜3’进行图案化，由此如图6的(b)所示，形成栅极金属层3。具体地，在天线单位形成区域形成栅极电极3G、栅极总线GL、辅助电容对置电极3C、以及CS总线CL，在源极-栅极连接部形成区域形成源极下部连接布线3sg，在各端子部形成区域形成下部连接部3s、3g、3c、3p1、3p2。这里，栅极用导电膜3’的图案化例如通过湿式蚀刻而进行。
之后，如图6的(c)所示，以覆盖栅极金属层3的方式依次形成栅极绝缘膜4’、本征非晶硅膜5’及n+型非晶硅膜6’。栅极绝缘膜4’能够通过CVD法等而形成。作为栅极绝缘膜4’，能够适当地使用氧化硅(SiO2)膜、氮化硅(SixNy)膜、氧化氮化硅(SiOxNy；x＞y)膜、及氮化氧化硅(SiNxOy；x＞y)膜等。这里，作为栅极绝缘膜4’，例如形成厚度350nm的氮化硅(SixNy)膜。另外，例如形成厚度120nm的本征非晶硅膜5’及例如厚度30nm的n+型非晶硅膜6’。或者，也可以形成结晶硅膜(例如多晶硅膜)作为半导体膜5’。
接着，对本征非晶硅膜5’及n+型非晶硅膜6’进行图案化，由此如图6的(d)所示，形成岛状的半导体层5及接触部6a’。这里，本征非晶硅膜5’及n+型非晶硅膜6’的图案化例如通过使用同一蚀刻掩膜(光致抗蚀剂)利用干式蚀刻进行蚀刻而进行。接触部6a’以与半导体层5的上表面接触的方式形成。
接着，如图7的(a)所示，在栅极绝缘膜4’上及接触部6a’上通过溅射法等形成源极用下部导电膜S1’，在源极用下部导电膜S1’上形成源极用上部导电膜S2’。之后，在源极用上部导电膜S2’上使用光致抗蚀剂来形成抗蚀层80。源极用下部导电膜S1’含有从由Ti、Ta及W组成的组中选择的至少一种元素，源极用上部导电膜S2’含有Cu或Al。这里，作为源极用下部导电膜S1’，形成Ti膜(厚度：例如20nm)，作为源极用上部导电膜S2’，形成Cu膜(厚度：例如500nm)(该情况下，形成的源极金属层7具有依次层叠Ti层及Cu层而成的层叠结构(Cu/Ti))。或者，也可以作为源极用下部导电膜S1’形成Ti膜(厚度：例如20nm)，作为源极用上部导电膜S2’形成依次层叠Al膜(厚度：例如750nm)及MoN膜(厚度：例如100nm)而成的层叠膜(MoN/Al(该情况下，形成的源极金属层7具有依次层叠Ti层、Al层及MoN层而成的层叠结构(MoN/Al/Ti))。
接着，如图7的(b)所示，通过对源极用上部导电膜S2’进行蚀刻而形成上部源极金属层S2。另外，如图7的(c)所示，通过对源极用下部导电膜S1’进行蚀刻而形成下部源极金属层S1，并通过对接触部6a’进行蚀刻而形成源极接触部6S及漏极接触部6D。如以下进行说明那样，源极用下部导电膜S1’及源极用上部导电膜S2’的图案化均通过将抗蚀层80用作蚀刻掩膜而进行。由此，形成具有包含下部源极金属层S1和上部源极金属层S2的层叠结构的源极金属层7。源极金属层7在天线单位形成区域包含源极电极7S、漏极电极7D、源极总线SL、辅助电容电极7C、以及贴片电极15，在源极-栅极连接部形成区域包含源极总线连接部7sg。源极金属层7具有上述层叠结构，因此源极电极7S、漏极电极7D、源极总线SL、辅助电容电极7C、贴片电极15、以及源极总线连接部7sg分别包括下部源极金属层S1及上部源极金属层S2。源极接触部6S以将半导体层5与源极电极7S连接的方式形成，漏极接触部6D以将半导体层5与漏极电极7D连接的方式形成。
具体地，首先，将抗蚀层80作为蚀刻掩膜，通过湿式蚀刻或干式蚀刻对源极用上部导电膜S2’进行蚀刻，由此如图7的(b)所示，形成上部源极金属层S2。在该蚀刻工序中，使用相对于源极用下部导电膜S1’的蚀刻速率蚀刻选择比大的蚀刻剂。
例如，在形成Cu膜作为源极用上部导电膜S2’的情况下，例如使用混酸水溶液来进行源极用上部导电膜S2’的蚀刻。在形成依次层叠Al膜及MoN膜而成的层叠膜(MoN/Al)作为源极用上部导电膜S2’的情况下，源极用上部导电膜S2’的蚀刻例如使用含有磷酸、硝酸及醋酸的水溶液而进行。此时，MoN膜及Al膜使用相同的蚀刻剂而被蚀刻。并不限于此，MoN膜及Al膜也可以使用不同的蚀刻剂来进行蚀刻。
接着，将抗蚀层80作为蚀刻掩膜，通过干式蚀刻对源极用下部导电膜S1’以及接触部6a’进行蚀刻，由此如图7的(c)所示，形成下部源极金属层S1、和彼此分离的源极接触部6S及漏极接触部6D。这里，源极用下部导电膜S1’及接触部6a’的蚀刻例如使用氯系气体而进行。
在进行该干式蚀刻工序之前的时刻，如图7的(b)所示，从抗蚀层80露出的区域包括具有接触部6a’的区域ra、和不具有接触部6a’的区域rb。区域ra及区域rb均具有源极用下部导电膜S1’。在干式蚀刻工序中，在区域rb中，与区域ra相比，与不具有接触部6a’相应地对源极用下部导电膜S1’和/或栅极绝缘膜4’进行过蚀刻。若在该干式蚀刻工序中使用的蚀刻剂的、源极用下部导电膜S1’的蚀刻速率高于源极用上部导电膜S2’的蚀刻速率，则如图7的(c)所示，下部源极金属层S1的边缘比上部源极金属层S2的边缘进入到内侧。即，通过侧蚀，源极用下部导电膜S1’中的、作为蚀刻掩膜的抗蚀层80的下方的部分也被蚀刻(下蚀)。由此，源极金属层7的侧面成为倒锥形。另外，例如，如图7的(c)所示，在沿着下部源极金属层S1的边缘的区域GE中，栅极绝缘膜4’被蚀刻。
此外，该干式蚀刻工序从抑制针对半导体层5的工艺损伤的观点来看，优选在半导体层5的蚀刻速率低的条件下进行。若从这样的观点选择蚀刻条件(例如蚀刻剂)，则如上述那样，有时源极金属层7的侧面成为倒锥形。
这里，在源极-栅极连接部形成区域中，源极下部连接布线3sg的至少一部分以不与源极总线连接部7sg重叠的方式形成有源极金属层7。另外，各端子部形成区域不具有包含于源极金属层7的导电部。
接着，去除抗蚀层80，之后，如图8的(a)所示，以覆盖TFT10及源极金属层7的方式形成层间绝缘膜11’。层间绝缘膜11’例如通过CVD法形成。作为层间绝缘膜11’，能够适当使用氧化硅(SiO2)膜、氮化硅(SixNy)膜、氧化氮化硅(SiOxNy；x＞y)膜、氮化氧化硅(SiNxOy；x＞y)膜等。在该例中，层间绝缘膜11’以与半导体层5的沟道区域接触的方式形成。这里，作为层间绝缘膜11’，例如形成厚度100nm的氮化硅(SixNy)膜。
此时，由于源极金属层7具有倒锥形的侧面，因此层间绝缘膜11’存在无法完全覆盖源极金属层7的侧面的情况。即，在层间绝缘膜11’形成缺陷(例如不连续部分)11d。此外，栅极绝缘膜4’中的、沿着下部源极金属层S1的边缘的区域GE(参照图7的(c))被蚀刻，从而层间绝缘膜11’的缺陷(不连续部分)11d可以变得更大。也由上部源极金属层S2及下部源极金属层S1的厚度决定，例如，在层间绝缘膜11’的厚度是200nm以下的情况下，倾向于易在层间绝缘膜11’产生缺陷11d。
接着，如图8的(b)所示，通过公知的光刻过程，进行层间绝缘膜11’及栅极绝缘膜4’的蚀刻，由此形成层间绝缘层11及栅极绝缘层4。具体地，在源极-栅极连接部形成区域中，将到达源极下部连接布线3sg的接触孔CH_sg1形成于栅极绝缘膜4’及层间绝缘膜11’，并将到达源极总线连接部7sg的开口部11sg2(接触孔CH_sg2)形成于层间绝缘膜11’。在各端子部形成区域中，分别将到达下部连接部3s、3g、3c、3p1、3p2的接触孔CH_s、CH_g、CH_c、CH_p1、CH_p2形成于层间绝缘膜11’及栅极绝缘膜4’。
在该蚀刻工序中，将源极金属层7作为蚀刻停止层来进行层间绝缘膜11’及栅极绝缘膜4’的蚀刻。
在源极-栅极连接部形成区域中，在与源极下部连接布线3sg重叠的区域中，通过层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻(例如使用相同的蚀刻掩膜及相同的蚀刻剂来进行蚀刻)，并且在与源极总线连接部7sg重叠的区域中源极总线连接部7sg作为蚀刻停止层发挥功能，从而层间绝缘膜11’被蚀刻。由此，得到接触孔CH_sg1、CH_sg2。
接触孔CH_sg1具有形成于栅极绝缘层4的开口部4sg1、和形成于层间绝缘层11的开口部11sg1。这里，源极下部连接布线3sg的至少一部分以不与源极总线连接部7sg重叠的方式形成，因此在栅极绝缘膜4’及层间绝缘膜11’形成接触孔CH_sg1。也可以在接触孔CH_sg1的侧面，开口部4sg1的侧面与开口部11sg1的侧面相连接。
在本说明书中，在接触孔内，不同的两个以上的层的“侧面相连接”是指不仅是包含这些层中的在接触孔内露出的侧面在垂直方向上共面的情况，也包含连续地构成锥形形状等的倾斜面的情况。这种结构例如通过使用同一掩膜来对这些层进行蚀刻、或者将上方的层作为掩膜进行下方的层的蚀刻等而获得。
在源极端子部形成区域中，通过层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻而形成接触孔CH_s。接触孔CH_s具有形成于栅极绝缘膜4’的开口部4s、和形成于层间绝缘膜11’的开口部11s。也可以在接触孔CH_s的侧面，将开口部4s的侧面与开口部11s的侧面相连接。
在栅极端子部形成区域中，层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_g。接触孔CH_g具有形成于栅极绝缘膜4’的开口部4g、和形成于层间绝缘膜11’的开口部11g。也可以在接触孔CH_g的侧面，将开口部4g的侧面与开口部11g的侧面相连接。
在CS端子部形成区域中，通过层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻而形成接触孔CH_c。接触孔CH_c具有形成于栅极绝缘膜4’的开口部4c、和形成于层间绝缘膜11’的开口部11c。也可以在接触孔CH_c的侧面，将开口部4c的侧面与开口部11c的侧面相连接。
在第一传输端子部形成区域中，层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻而形成接触孔CH_p1。接触孔CH_p1具有形成于栅极绝缘膜4’的开口部4p1、和形成于层间绝缘膜11’的开口部11p1。也可以在接触孔CH_p1的侧面，将开口部4p1的侧面与开口部11p1的侧面相连接。
在第二传输端子部形成区域中，层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_p2。接触孔CH_p2具有形成于栅极绝缘膜4’的开口部4p2、和形成于层间绝缘膜11’的开口部11p2。也可以在接触孔CH_p2的侧面，将开口部4p2的侧面与开口部11p2的侧面相连接。
接着，如图8的(c)所示，在层间绝缘层11上、接触孔CH_s内、接触孔CH_g内、接触孔CH_c内、接触孔CH_p1内以及接触孔CH_p2内例如通过溅射法形成上部导电膜19’。上部导电膜19’例如包含透明导电膜。作为透明导电膜，例如能够使用ITO(铟·锡氧化物)膜、IZO膜、ZnO膜(氧化锌膜)等。这里，作为上部导电膜19’，例如使用厚度70nm的ITO膜。或者，也可以作为上部导电膜19’，使用依次层叠Ti(厚度：例如50nm)及ITO(厚度：例如70nm)而成的层叠膜(ITO/Ti)。也可以代替Ti膜，使用从由MoNbNi膜、MoNb膜、MoW膜、W膜及Ta膜组成的组中选择的一个膜或者两个以上的膜的层叠膜。即，也可以作为上部导电膜19’，使用依次层叠从由Ti膜、MoNbNi膜、MoNb膜、MoW膜、W膜及Ta膜组成的组中选择的一个膜或者两个以上的膜的层叠膜与ITO膜而成的层叠膜。
接着，对上部导电膜19’进行图案化，由此如图8的(d)所示，形成上部导电层19。具体地，在源极-栅极连接部形成区域中，形成在接触孔CH_sg1内连接到源极下部连接布线3sg、并在接触孔CH_sg2内连接到源极总线连接部7sg的上部连接部19sg。在源极端子部形成区域中，形成在接触孔CH_s内与下部连接部3s接触的上部连接部19s，在栅极端子部形成区域中，形成在接触孔CH_g内与下部连接部3s接触的上部连接部19g，在CS端子部形成区域中，形成在接触孔CH_c内与下部连接部3c接触的上部连接部19c，在第一传输端子部形成区域中，形成在接触孔CH_p1内与下部连接部3p1接触的上部连接部19p1，在第二传输端子部形成区域中形成在接触孔CH_p2内与下部连接部3p2接触的上部连接部19p2。在作为上部导电膜19’，形成依次层叠Ti膜及ITO膜而成的层叠膜(ITO/Ti)的情况下，例如，在使用草酸来对ITO膜进行湿式蚀刻之后，使用氯系气体来对Ti膜进行干式蚀刻。
由此，得到天线单位区域U、源极-栅极连接部SG、源极端子部ST、栅极端子部GT、CS端子部CT、第一传输端子部PT1、以及第二传输端子部PT2。
这样一来，制造了参考例1的TFT基板101R。
如图8的(b)所示，当在层间绝缘层11上形成上部导电膜19’时，露出于缺陷11d的源极金属层7的侧面能够通过上部导电膜19’被覆盖。不过，如图8的(d)所示，在制造出的参考例1的TFT基板101R中，由于在天线单位区域U未形成上部导电层19，所以在参考例1的TFT基板101R的天线单位区域U中，下部源极金属层S1及上部源极金属层S2未由无机层(这里包括层间绝缘层11及上部导电层19。)覆盖而产生露出的部位。
另外，如图8的(d)所示，在源极-栅极连接部SG中，上部连接部19sg以不覆盖源极总线连接部7sg的侧面的方式形成。由此，在源极-栅极连接部SG中，下部源极金属层S1及上部源极金属层S2也不由无机层(这里包含层间绝缘层11及上部导电层19。)覆盖而能够产生露出的部位。
＜参考例1的TFT基板101R的第二制造方法＞
参考例1的TFT基板101R也通过以下进行说明的方法制造。
参照图9，对参考例1的TFT基板101R的第二制造方法进行说明。
参考例1的TFT基板101R的第二制造方法在形成源极接触部6S、漏极接触部6D、下部源极金属层S1以及上部源极金属层S2的方法上，与参照图6～图8来进行说明的第一制造方法不同。在第一制造方法中，对源极用上部导电膜S2’进行蚀刻(湿式蚀刻或干式蚀刻)，之后，通过干式蚀刻对源极用下部导电膜S1’及接触部6a’进行蚀刻。相对于此，在第二制造方法中，对源极用上部导电膜S2’及源极用下部导电膜S1’进行蚀刻(湿式蚀刻或干式蚀刻)，之后，通过干式蚀刻对接触部6a’进行蚀刻。
图9的(a)～(c)是用于说明参考例1的TFT基板101R的第二制造方法的示意性剖视图。这些图分别示出与图4的(a)、(c)、(d)对应的截面(参考例1的TFT基板101R的A-A’截面、C-C’截面及D-D’截面)。以下，主要对与第一制造方法不同的方面进行说明。
首先，如图6的(a)～(d)所示，在电介质基板1上形成栅极金属层3、栅极绝缘膜4’、岛状的半导体层5、及接触部6a’。
接着，如图9的(a)所示，在栅极绝缘膜4’上及接触部6a’上通过溅射法等形成源极用下部导电膜S1’，并在源极用下部导电膜S1’上形成源极用上部导电膜S2’。之后，在源极用上部导电膜S2’上使用光致抗蚀剂来形成抗蚀层80。作为源极用下部导电膜S1’及源极用上部导电膜S2’，例如，也可以通过第一制造方法形成例示的膜。或者，也可以作为源极用下部导电膜S1’，形成Ti膜(厚度：例如100nm)，作为源极用上部导电膜S2’，形成依次层叠Al膜(厚度：例如750nm)及Ti膜(厚度：例如50nm)而成的层叠膜(Ti/Al)(该情况下，形成的源极金属层7具有依次层叠Ti层、Al层及Ti层而成的层叠结构(Ti/Al/Ti))。
接着，将抗蚀层80作为蚀刻掩膜，通过湿式蚀刻或干式蚀刻对源极用上部导电膜S2’及源极用下部导电膜S1’进行蚀刻，由此如图9的(b)所示，形成上部源极金属层S2及下部源极金属层S1。在该蚀刻工序中，源极用下部导电膜S1’的蚀刻速率是源极用上部导电膜S2’的蚀刻速率以下。因此，在结束了该蚀刻工序的时刻，下部源极金属层S1的边缘没有比上部源极金属层S2的边缘进入到内侧。在图9的(b)中，为了方便，示出了在结束了蚀刻工序的时刻，从电介质基板1的法线方向观察时，下部源极金属层S1的边缘与上部源极金属层S2的边缘相一致的例子。不过，并不限于图示的例子，在结束了蚀刻工序的时刻，从电介质基板1的法线方向观察时，下部源极金属层S1的边缘可以处于上部源极金属层S2的边缘的外侧。
例如，在作为源极用下部导电膜S1’形成Ti膜，作为源极用上部导电膜S2’形成Cu膜的情况下，例如通过使用了混酸水溶液的湿式蚀刻进行源极用上部导电膜S2’及源极用下部导电膜S1’的蚀刻。在作为源极用下部导电膜S1’形成Ti膜，作为源极用上部导电膜S2’形成依次层叠Al膜及MoN膜而成的层叠膜(MoN/Al)的情况下，例如通过使用了混酸水溶液的湿式蚀刻进行源极用上部导电膜S2’及源极用下部导电膜S1’的蚀刻。在作为源极用下部导电膜S1’形成Ti膜、作为源极用上部导电膜S2’形成依次层叠Al膜及Ti膜而成的层叠膜(Ti/Al)的情况下，通过使用了氯系气体的干式蚀刻进行源极用上部导电膜S2’及源极用下部导电膜S1’的蚀刻。Al膜及Ti膜的层叠膜并不限于干式蚀刻，也能够使用公知的蚀刻液通过湿式蚀刻进行蚀刻。
此外，也可以使用多个蚀刻剂来进行源极用上部导电膜S2’及源极用下部导电膜S1’的蚀刻，但优选源极用下部导电膜S1’的蚀刻速率满足源极用上部导电膜S2’的蚀刻速率以下这样的条件。例如，在上述的例子中，Ti膜及Al膜使用相同的蚀刻剂来进行蚀刻，但并不限于此，也可以对Ti膜及Al膜使用不同的蚀刻剂来进行蚀刻。
接着，将抗蚀层80作为蚀刻掩膜，通过干式蚀刻对接触部6a’进行蚀刻，由此如图9的(c)所示，形成相互分离的源极接触部6S及漏极接触部6D。这里，接触部6a’的蚀刻例如使用氯系气体来进行。
在进行该干式蚀刻工序之前的时刻，如图9的(b)所示，从抗蚀层80露出的区域包括具有接触部6a’的区域ra’、和不具有接触部6a’的区域rb’。在区域ra’及区域rb’不具有源极用下部导电膜S1’的方面上，与第一制造方法不同。在干式蚀刻工序中，在区域rb’中，与区域ra’相比，与不具有接触部6a’相应地产生源极用下部导电膜S1’的侧蚀和/或栅极绝缘膜4’的过蚀刻。若通过该干式蚀刻工序使用的蚀刻剂的、下部源极金属层S1的蚀刻速率高于上部源极金属层S2的蚀刻速率，则在干式蚀刻工序中下部源极金属层S1被进一步蚀刻。因此，如图9的(c)所示，下部源极金属层S1的边缘比上部源极金属层S2的边缘进入到内侧。即，由于侧蚀，下部源极金属层S1中的、作为蚀刻掩膜的抗蚀层80的下方的部分也被蚀刻。由此，源极金属层7的侧面变成倒锥形。另外，例如，如图9的(c)所示，在沿着下部源极金属层S1的边缘的区域GE中，栅极绝缘膜4’被蚀刻。
此外，该干式蚀刻工序从抑制针对半导体层5的工艺损伤的观点来看，优选在半导体层5的蚀刻速率较低的条件下进行。若从这种观点选择蚀刻条件(例如蚀刻剂)，则如上述那样，有时源极金属层7的侧面成为倒锥形。
之后，进行与参照图8的(a)～(c)进行说明的工序相同的工序，由此制造了参考例1的TFT基板101R。如参照图8的(a)～(c)来进行说明的那样，由于源极金属层7的侧面是倒锥形，因此在层间绝缘层11产生缺陷11d。由此，在参考例1的TFT基板101R的天线单位区域U中，下部源极金属层S1及上部源极金属层S2未由无机层覆盖而产生露出的部位。
＜TFT基板101A的结构(天线单位区域U)＞
参照图10的(a)及图11的(a)对本实施方式的TFT基板101A的发送接收区域R1的天线单位区域U的结构进行说明。
图10的(a)是TFT基板101A的发送接收区域R1的天线单位区域U的示意性俯视图。图11的(a)是TFT基板101A的示意性剖视图，示出沿着图10的(a)中的A-A’线的截面。
如图10的(a)及图11的(a)所示，TFT基板101具有电介质基板1、和排列在电介质基板1上并分别具有TFT10、和与TFT10的漏极电极7D电连接的贴片电极15的多个天线单位区域U。TFT基板101A具有：TFT10的半导体层5；栅极金属层3，其包含TFT10的栅极电极3G；栅极绝缘层4，其形成在栅极金属层3与半导体层5之间；源极金属层7，其形成在半导体层5上，并包含与半导体层5电连接的源极电极7S及漏极电极7D；以及接触层6，其包含形成在半导体层5与源极电极7S之间的源极接触部6S、和形成在半导体层5与漏极电极7D之间的漏极接触部6D。源极金属层7具有包含下部源极金属层S1和上部源极金属层S2的层叠结构，其中，下部源极金属层S1包含从由Ti、Ta及W组成的组中选择的至少一种元素，上部源极金属层S2形成在下部源极金属层S1上并包含Cu或Al。从电介质基板1的法线方向观察时，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置。从电介质基板1的法线方向观察时，多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘至少由两个无机层(这里为层间绝缘层11及上部导电层19)覆盖。在该例中，层间绝缘层11以覆盖天线单位区域U的几乎整个面的方式形成，天线单位区域U的上部导电层19cvA形成为，从电介质基板1的法线方向观察时，覆盖多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘。
这里，“至少由两个无机层覆盖”是指由使用相互不同的蚀刻掩膜而形成的多个无机层覆盖。即，使用相同的蚀刻掩膜而形成的、具有层叠结构的无机层计为一个无机层。无机层是指不含有机化合物而由无机化合物(包含无机氧化物、无机氮化物、金属氧化物、金属氮化物、以及它们的混合物。)形成的层。无机层可以是绝缘层，也可以是导电层。无机绝缘层例如是氧化硅层、氮化硅层、氧化氮化硅层、氮化氧化硅层，无机导电层例如包括ITO层、IZO层(IZO是注册商标)等氧化物导电层(也称为透明导电层。)。
在TFT基板101A中，从层间绝缘层11的缺陷11d露出的上部源极金属层S2及下部源极金属层S1由上部导电层19覆盖。由此，在具备TFT基板101A的扫描天线1000A中，能够抑制金属离子(Cu离子或Al离子)从源极金属层7溶出于液晶层LC。扫描天线1000A能够抑制天线特性的降低。参照图13对该效果进行说明。
图13是将图11的(a)的一部分放大示出的TFT基板101A的示意性剖视图。作为本实施方式的例子，在图13中记载了各层的厚度等，但数值是例示的，本实施方式并不限于此。例如，如图13所示，TFT基板101A作为下部源极金属层S1具有厚度20nm的Ti层，作为层间绝缘层11具有厚度100nm的氮化硅(SixNy)层，上部导电层19具有依次层叠Ti层(厚度：50nm)及ITO层(厚度：70nm)而成的层叠结构(ITO/Ti)。下部源极金属层S1的边缘比上部源极金属层S2的边缘向内侧进入ΔS(这里为50nm)。栅极绝缘层4如参照图7及图9来进行说明的那样，在为了形成源极接触部6S及漏极接触部6D而对接触部6a’进行干式蚀刻的工序中被蚀刻。将深度方向的蚀刻量表示为ΔD(这里为70nm)。在面内方向(与基板面平行的面)上，例如从上部源极金属层S2的边缘被侧蚀ΔS大小。在图示的例子中，虽然栅极绝缘层4的侧蚀量与下部源极金属层S1的侧蚀量ΔS相等，但并不限于此。由于源极金属层7的倒锥侧面而引起在层间绝缘层11产生缺陷11d。这里，缺陷11d的宽度W11d是20nm，缺陷11d的高度H11d是30nm。上部导电层19的厚度(120nm)比缺陷11d的宽度W11d及高度H11d大很多，因此能够覆盖从缺陷11d露出的源极金属层7。
如已叙述的那样，层间绝缘层11的缺陷11d处于易在层间绝缘层11的厚度较小的情况下(例如200nm以下)产生的趋势。易产生层间绝缘层11的缺陷11d的条件并不限于此。例如，若下部源极金属层S1的厚度较大(例如20nm以上)，则易产生层间绝缘层11的缺陷11d。另外，若下部源极金属层S1的侧蚀量ΔS较大(例如20nm以上)，则易产生层间绝缘层11的缺陷11d。若栅极绝缘层4的深度方向的蚀刻量ΔD较大(例如30nm以上)，则易产生层间绝缘层11的缺陷11d。
即使通过下部源极金属层S1及栅极绝缘层4被侧蚀，形成层间绝缘层11，也能够在层间绝缘层11的内侧形成空间(空洞)。该空间的大小根据下部源极金属层S1及栅极绝缘层4的侧蚀量ΔS、栅极绝缘层4的深度方向的蚀刻量ΔD、下部源极金属层S1的厚度等形成特征。此外，在附图中，为了方便，将形成于层间绝缘层11的内侧的空间以完全由上部导电层19埋入的方式表示，但本实施方式并不限于此。上部源极金属层S2及下部源极金属层S1只要不从无机层(上部导电层19及层间绝缘层11)露出即可。即，只要从层间绝缘层11的缺陷11d露出的上部源极金属层S2及下部源极金属层S1由上部导电层19覆盖即可，形成在层间绝缘层11的内侧的空间也可以不完全由上部导电层19埋入。
如上述那样，上部导电层19例如包含透明导电层(例如ITO层)。上部导电层19例如也可以仅由透明导电层形成。上部导电层19优选具有含有透明导电层的第一层、和形成于第一层之下的第二层的层叠结构。第二层例如由从由Ti层、MoNbNi层、MoNb层、MoW层、W层及Ta层组成的组中选择的一个层或两个以上的层的叠层形成。为了更加可靠地覆盖源极金属层7的倒锥侧面，上部导电层19的厚度优选是20nm以上。也可以将第二层的厚度例如设为40nm以上。
如已经叙述的那样，上部导电层19是包含各端子部的上部连接部的导电层。通过包含上部导电层19的至少两个无机层，将天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘覆盖，因此TFT基板101A能够抑制天线特性的降低。即，由于不需要另外形成无机层，因此TFT基板101A能够抑制制造工序数(例如光掩膜数)及制造成本的增加，并且能够抑制天线特性的降低。
此外，在参考例1的TFT基板101R中，即使增大层间绝缘层11的厚度，也认为能够防止层间绝缘层11的缺陷11d的产生。然而，通常，从天线性能的观点来看，优选覆盖贴片电极的无机层(特别是无机绝缘层)的厚度较小。例如，若层间绝缘层11的厚度较大，则层间绝缘层11的厚度的偏差的幅度变大。若层间绝缘层11的厚度参差不齐，则液晶层的厚度也参差不齐。其结果为，有时贴片电极与缝隙电极之间的静电电容参差不齐。
对TFT基板101A的天线单位区域U的结构更加详细地进行说明。
如图10的(a)及图11的(a)所示，TFT基板101A具有由电介质基板1支承的栅极金属层3、形成在栅极金属层3上的半导体层5、形成在栅极金属层3与半导体层5之间的栅极绝缘层4、形成在半导体层5上的源极金属层7、包含形成在半导体层5与源极金属层7之间的源极接触部6S及漏极接触部6D的接触层6、形成在源极金属层7上的层间绝缘层11、以及形成在层间绝缘层11上的上部导电层19。层间绝缘层11以覆盖TFT10的方式形成。
如图10的(a)及图11的(a)所示，TFT基板101A的各天线单位区域U具有的TFT10是具有底栅结构的TFT。即，半导体层5位于栅极电极3G上。另外，TFT10具有源极电极7S及漏极电极7D配置在半导体层5之上的顶接触结构。
半导体层5以隔着栅极绝缘层4与栅极电极3G重叠的方式配置。
源极接触部6S及漏极接触部6D从电介质基板1的法线方向观察时配置在半导体层5中的形成有沟道的区域(沟道区域)的两侧。这里，源极接触部6S及漏极接触部6D以与半导体层5的上表面接触的方式形成。半导体层5例如是本征非晶硅(i-a-Si)层，源极接触部6S及漏极接触部6D例如是n+型非晶硅(n+-a-Si)层。半导体层5也可以是结晶硅层(例如多晶硅层)。
源极电极7S及漏极电极7D分别经由源极接触部6S及漏极接触部6D而与半导体层5电连接。这里，源极电极7S以与源极接触部6S接触的方式设置，漏极电极7D以与漏极接触部6D接触的方式设置。
栅极电极3G与栅极总线GL电连接，并从栅极总线GL供给扫描信号电压。源极电极7S与源极总线SL电连接，并从源极总线SL供给数据信号电压。在该例中，栅极电极3G及栅极总线GL由相同的导电膜(栅极用导电膜)形成。这里，源极电极7S、漏极电极7D及源极总线SL由相同的导电膜(源极用导电膜)形成。栅极用导电膜及源极用导电膜例如是金属膜。
在本说明书中，有时将使用栅极用导电膜形成的、含有栅极电极3G的层(layer)称为“栅极金属层3”，有时将使用源极用导电膜形成的、含有源极电极7S的层称为“源极金属层7”。栅极金属层3包含TFT10的栅极电极3G和栅极总线GL，源极金属层7包含TFT10的源极电极7S和漏极电极7D、及源极总线SL。另外，有时将使用某导电膜(例如n+型非晶硅膜)而形成的、包含源极接触部6S及漏极接触部6D的层称为接触层6。关于其他导电层及绝缘层，有时“层”包含所有使用相同的膜而形成的部分。
这里，贴片电极15包含于源极金属层7。贴片电极15包含下部源极金属层S1及上部源极金属层S2。贴片电极15由层间绝缘层11覆盖。在该例中，贴片电极15作为主层包含Cu层或Al层。有时将贴片电极15的上部源极金属层S2称为“主层”。
上部源极金属层S2也可以具有含有Cu或Al的层(典型地Cu层或Al层)、和高熔点金属含有层的层叠结构。例如，高熔点金属含有层也可以形成在含有Cu或Al的层之上。“高熔点金属含有层”是含有从由钛(Ti)、钨(W)、钼(Mo)、钽(Ta)及铌(Nb)组成的组中选择的至少一种元素的层。“高熔点金属含有层”可以是层叠结构。例如，高熔点金属含有层指由Ti、W、Mo、Ta、Nb、含有它们的合金、及它们的氮化物、以及上述金属或合金与上述氮化物的固溶体中的任一种形成的层。
扫描天线的性能与贴片电极15的电阻相关，主层的厚度以得到所希望的电阻的方式进行设定。从电阻的观点来看，有可能Cu层与Al层相比能够减小贴片电极15的厚度。贴片电极15具有的主层的厚度在由Al层形成的情况下，例如设定为0.3μm以上，在由Cu层形成的情况下，例如设定为0.2μm以上。
这里，各天线单位区域U具有与液晶电容电并联连接的辅助电容。在该例中，辅助电容由与漏极电极7D电连接的辅助电容电极7C、栅极绝缘层4、及隔着栅极绝缘层4而与辅助电容电极7C对置的辅助电容对置电极3C构成。辅助电容对置电极3C包含于栅极金属层3，辅助电容电极7C包含于源极金属层7。栅极金属层3还包含连接到辅助电容对置电极3C的CS总线(辅助电容线)CL。CS总线CL例如以与栅极总线GL大致平行的方式延伸。在该例中，辅助电容对置电极3C与CS总线CL一体地形成。辅助电容对置电极3C的宽度也可以大于CS总线CL的宽度。另外，在该例中，辅助电容电极7C从漏极电极7D延设。辅助电容电极7C的宽度也可以大于从漏极电极7D延设的部分中的除辅助电容电极7C以外的部分的宽度。此外，辅助电容与贴片电极15的配置关系并不限于图示的例子。
＜实施例1的TFT基板101A(非发送接收区域R2)＞
参照图10～图12，对TFT基板101A的非发送接收区域R2的结构进行说明。图10的(b)及图10的(c)是TFT基板101A的非发送接收区域R2的示意性俯视图，图11的(b)～(e)及图12是TFT基板101A的非发送接收区域R2的示意性剖视图。分别与图3的(b)、图3的(c)、图4的(b)～(e)及图5所示的参考例1的TFT基板101R的非发送接收区域R2对应。以下，以与参考例1的TFT基板101R的非发送接收区域R2不同的方面为中心进行说明。
图10的(b)示出设置于非发送接收区域R2的传输端子部PT、栅极端子部GT及CS端子部CT，图10的(c)示出设置于非发送接收区域R2的源极-栅极连接部SG及源极端子部ST。
图11的(b)示出沿着图10的(b)中的B-B’线的第一传输端子部PT1的截面，图11的(c)示出沿着图10的(c)中的C-C’线的源极-栅极连接部SG的截面，图11的(d)示出沿着图10的(c)中的D-D’线的源极端子部ST的截面，图11的(e)示出沿着图10的(b)中的E-E’线的第二传输端子部PT2的截面，图12示出沿着图10的(c)中的F-F’线的源极-栅极连接部SG及源极端子部ST的截面。
如图10的(c)、图11的(c)及图12所示，TFT基板101A的源极-栅极连接部SG的上部连接部19sgA的平面形状与参考例1的TFT基板101R不同。TFT基板101A的上部连接部19sgA形成为，从电介质基板1的法线方向观察时，覆盖源极-栅极连接部SG的下部源极金属层S11边缘及上部源极金属层S2的边缘。由此，即使源极-栅极连接部SG配置在非发送接收区域R2中的密封区域Rs的内侧，也能够抑制金属离子从上部源极金属层S2溶出于液晶层LC的问题的产生。在源极-栅极连接部SG配置于密封区域Rs的外侧的情况下，从抑制上述问题的产生的观点来看，非发送接收区域R2的结构也可以是含有上部导电层19的平面形状的任意的形状。
此外，图示的TFT基板101A的各端子部的结构与参考例1的TFT基板101R相同，因此省略说明。
TFT基板101A根据参考例1的TFT基板101R的制造方法，通过对上部导电膜19’的图案化形状进行变更而能够进行制造。即，以从电介质基板1的法线方向观察时上部导电层19覆盖多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘的方式形成上部导电层19即可。
(变形例1)
参照图14及图15对本实施方式的变形例1的TFT基板101B进行说明。有时对与TFT基板101A共同的结构标注共同的附图标记，并省略说明。
图14的(a)是TFT基板101B的发送接收区域R1的天线单位区域U的示意性俯视图，图14的(b)及(c)是TFT基板101B的非发送接收区域R2的示意性俯视图。图15的(a)是TFT基板101B的天线单位区域U的示意性剖视图，示出沿着图14的(a)中的A-A’线的截面。图15的(b)及(c)是TFT基板101B的非发送接收区域R2的示意性剖视图，分别示出沿着图14的(c)中的C-C’线的截面及沿着图14的(c)中的F-F’线的截面。关于TFT基板101B的其他截面，由于与TFT基板101A相同，因此省略图示及说明。
如图14的(a)及图15的(a)所示，TFT基板101B的天线单位区域U的上部导电层19cvB形成为，从电介质基板1的法线方向观察时覆盖多个天线单位区域U的下部源极金属层S1及上部源极金属层S2。
在具有这样的结构的TFT基板101B的扫描天线中，也能够得到与具有TFT基板101A的扫描天线1000A同样的效果。
另外，如图14的(c)、图15的(b)及图15的(c)所示，TFT基板101B的源极-栅极连接部SG的上部连接部19sgB形成为，从电介质基板1的法线方向观察时覆盖源极-栅极连接部SG的下部源极金属层S1及上部源极金属层S2。不过，TFT基板101B的非发送接收区域R2并不限于图示的例子，能够适用任何上述的TFT基板的非发送接收区域R2。
TFT基板101B根据TFT基板101A的制造方法，通过对上部导电膜19’的图案化形状进行变更而能够进行制造。即，以从电介质基板1的法线方向观察时上部导电层19覆盖多个天线单位区域U的下部源极金属层S1及上部源极金属层S2的方式形成上部导电层19即可。
(变形例2)
参照图16及图17，对本实施方式的变形例2的TFT基板101C进行说明。有时对与TFT基板101A共同的结构标注共同的附图标记，并省略说明。
图16的(a)是TFT基板101C的发送接收区域R1的天线单位区域U的示意性俯视图，图16的(b)及(c)是TFT基板101C的非发送接收区域R2的示意性俯视图。图17的(a)是TFT基板101C的天线单位区域U的示意性剖视图，示出沿着图16的(a)中的A-A’线的截面。图17的(b)及(c)是TFT基板101C的非发送接收区域R2的示意性剖视图，分别示出沿着图16的(c)中的C-C’线的截面及沿着图16的(c)中的F-F’线的截面。关于TFT基板101C的其他截面，由于与TFT基板101A相同，因此省略图示及说明。
如图16的(a)及图17的(a)所示，TFT基板101C的天线单位区域U的上部导电层19cvC形成为，从电介质基板1的法线方向观察时，覆盖多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘中的不与源极接触部6S或漏极接触部6D重叠的部分。即，TFT基板101C的上部导电层19cvC与TFT基板101A的上部导电层19cvA相比，在不覆盖多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘中的与源极接触部6S或漏极接触部6D重叠的部分的方面上不同。在TFT基板101A中，在源极电极7S与漏极电极7D之间的沟道长度方向的距离较小的情况下，若以覆盖源极电极7S的边缘及漏极电极7D的边缘的方式形成上部导电层19，则有时在源极电极7S与漏极电极7D之间发生短路，和/或为了抑制源极/漏极电极间的短路的发生而要求以较高的精度对上部导电层19进行图案化。TFT基板101C与TFT基板101A相比，能够抑制在源极电极7S与漏极电极7D之间产生短路。
在包含具有这样的结构的TFT基板101C的扫描天线中，也能够得到与具有TFT基板101A的扫描天线1000A同样的效果。即使省略多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘中的、与源极接触部6S或漏极接触部6D重叠的部分的上部导电层19，从抑制金属元素(Cu或Al)从源极金属层7溶出于液晶层的观点来看，影响也较小的理由如以下所述。
如参照图13来进行说明的那样，层间绝缘层11的缺陷11d处于形成于下部源极金属层S1之下的栅极绝缘层4的侧蚀量ΔS和/或深度方向的蚀刻量ΔD较大越易产生的趋势。蚀刻量ΔS及ΔD在为了栅极绝缘层4形成源极接触部6S及漏极接触部6D而对接触部6a’进行干式蚀刻的工序中，由蚀刻所引起。但是。在下部源极金属层S1的边缘及上部源极金属层S2的边缘中的、与源极接触部6S或漏极接触部6D重叠的部分中，在下部源极金属层S1之下形成有接触层6。接触层6与栅极绝缘层4相比，在对接触部6a’进行干式蚀刻的工序中不易被侧蚀。因此，在下部源极金属层S1的边缘及上部源极金属层S2的边缘中的、与源极接触部6S或漏极接触部6D重叠的部分中，不易在层间绝缘层11产生缺陷。
像这样，本发明的实施方式的TFT基板从电介质基板1的法线方向观察时，至少多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘中的不与源极接触部6S或漏极接触部6D重叠的部分由至少两个无机层覆盖即可。至少两个无机层可以形成为从电介质基板1的法线方向观察时覆盖多个天线单位区域U的下部源极金属层S1的边缘的全部及上部源极金属层S2的边缘的全部，也可以形成为覆盖多个天线单位区域U的下部源极金属层S1的全部及上部源极金属层S2的全部。
如图16的(c)、图17的(b)及图17的(c)所示，TFT基板101C的源极-栅极连接部SG的上部连接部19sgC的平面形状与TFT基板101A的源极-栅极连接部SG的上部连接部19sgA及TFT基板101B的源极-栅极连接部SG的上部连接部19sgB不同，但TFT基板101C的上部连接部19sgC也形成为，从电介质基板1的法线方向观察时覆盖源极-栅极连接部SG的下部源极金属层S1的边缘及上部源极金属层S2的边缘。TFT基板101C的非发送接收区域R2并不限于图示的例子，也能够适用任何上述的TFT基板的非发送接收区域R2。
TFT基板101C根据TFT基板101A的制造方法，通过对上部导电膜19’的图案化形状进行变更而能够制造。即，可以以上部导电层19从电介质基板1的法线方向观察时覆盖多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘中的不与源极接触部6S或漏极接触部6D重叠的部分的方式形成上部导电层19即可。
(变形例3)
参照图18及图19，对本实施方式的变形例3的TFT基板101D进行说明。有时对与TFT基板101B共同的结构标注共同的附图标记，并省略说明。
图18的(a)是TFT基板101D的发送接收区域R1的天线单位区域U的示意性俯视图，图18的(b)及(c)是TFT基板101D的非发送接收区域R2的示意性俯视图。图19是TFT基板101D的天线单位区域U的示意性剖视图，示出沿着图18的(a)中的A-A’线的截面。对于TFT基板101D的其他截面，由于与TFT基板101B相同，因此省略图示及说明。
如图18的(a)及图19所示，TFT基板101D的天线单位区域U的上部导电层19cvD形成为，在从电介质基板1的法线方向观察时覆盖多个天线单位区域U的下部源极金属层S1及上部源极金属层S2中的不与源极接触部6S或漏极接触部6D重叠的部分。即，TFT基板101D的上部导电层19cvD与TFT基板101B的上部导电层19cvB相比，在不覆盖多个天线单位区域U的下部源极金属层S1及上部源极金属层S2中的与源极接触部6S或漏极接触部6D重叠的部分的方面上不同。TFT基板101D与TFT基板101B相比，能够抑制在源极电极7S与漏极电极7D之间产生短路。
即使在包含具有这样的结构的TFT基板101D的扫描天线中，也能够得到与具有TFT基板101B的扫描天线同样的效果。
TFT基板101D的非发送接收区域R2并不限于图18的(b)及(c)所示的例子，也能够适用任何上述的TFT基板的非发送接收区域R2。
TFT基板101D根据TFT基板101A的制造方法，通过对上部导电膜19’的图案化形状进行变更而能够进行制造。即，以上部导电层19从电介质基板1的法线方向观察时覆盖多个天线单位区域U的下部源极金属层S1及上部源极金属层S2中的不与源极接触部6S或漏极接触部6D重叠的部分的方式形成上部导电层19即可。
这里，以贴片电极15包含于源极金属层7的TFT基板为例进行了说明，但本发明的实施方式不限于此。如上述那样，天线特性降低这一问题若在天线单位区域U中源极金属层7的侧面为倒锥形，则由于在形成于源极金属层7上的无机层产生缺陷而发生。一般地，从天线性能的观点来看，优选覆盖贴片电极的无机层的厚度较小。形成于源极金属层7上的无机层的厚度之和越小，越易在无机层产生缺陷(例如易变得不连续)，所以露出源极金属层7的可能性高。因此，易产生金属从包含于源极金属层7的贴片电极15溶出于液晶层的问题，所以将贴片电极15包含于源极金属层7的TFT基板作为本发明的实施方式进行了例示。本实施方式的TFT基板由于贴片电极15包含于源极金属层7，因此具有能够降低制造工序数(例如光掩膜数)及制造成本的优点。
贴片电极并不限于上述的例子，也可以包含于栅极金属层3，还可以包含于与栅极金属层3及源极金属层7均不同的导电层。该情况下。包含贴片电极的导电层(有时称为“贴片金属层”。)并不限于上述的例子。贴片金属层例如具有包含低电阻金属层、和在低电阻金属层之下的高熔点金属含有层的层叠结构。层叠结构也可以在低电阻金属层之上还具有高熔点金属含有层。有时将贴片金属层的低电阻金属层称为“主层”，将低电阻金属层之下及之上的高熔点金属含有层分别称为“下层”及“上层”。“高熔点金属含有层”是含有从由钛(Ti)、钨(W)、钼(Mo)、钽(Ta)及铌(Nb)组成的组中选择的至少一种元素的层。“高熔点金属含有层”可以是层叠结构。例如，高熔点金属含有层指由Ti、W、Mo、Ta、Nb、包含它们的合金、及它们的氮化物、以及上述金属或合金与上述氮化物的固溶体中的任一种形成的层。“低电阻金属层”是含有从由铜(Cu)、铝(Al)、银(Ag)及金(Au)组成的组中选择的至少一种元素的层。“低电阻金属层”也可以是层叠结构。
另外，用于半导体层5的半导体膜并不限于非晶硅膜。例如，也可以形成氧化物半导体层作为半导体层5。一般地，已知也可以在氧化物半导体层与源极电极及漏极电极之间不设置源极接触部及漏极接触部，但也可以设置。通过设置氧化物半导体层、源极电极及漏极电极之间设置源极接触部及漏极接触部，能够应用本发明的实施方式。
＜缝隙基板201的结构＞
参照图20的(a)及图20的(b)对缝隙基板201的结构进一步具体地进行说明。
图20的(a)是示意性地示出缝隙基板201中的天线单位区域U及端子部IT的剖视图。
缝隙基板201具备：具有表面及背面的电介质基板51；形成于电介质基板51的表面的第三绝缘层52；形成在第三绝缘层52上的缝隙电极55；以及覆盖缝隙电极55的第四绝缘层58。反射导电板65以隔着电介质层(空气层)54与电介质基板51的背面对置的方式配置。缝隙电极55及反射导电板65作为波导路径301的壁发挥功能。
在发送接收区域R1中，多个缝隙57形成于缝隙电极55。缝隙57是贯通缝隙电极55的开口。在该例中，在各天线单位区域U配置有一个缝隙57。
第四绝缘层58形成在缝隙电极55上和缝隙57内。第四绝缘层58的材料可以与第三绝缘层52的材料相同。通过由第四绝缘层58覆盖缝隙电极55，使得缝隙电极55与液晶层LC不直接接触，因此能提高可靠性。若缝隙电极55由Cu层形成，则有时Cu会溶出到液晶层LC。另外，若使用薄膜沉积技术由Al层形成缝隙电极55，则有时在Al层中含有孔隙。第四绝缘层58能防止液晶材料侵入Al层的孔隙中。此外，若通过将铝箔利用粘合材料粘贴于电介质基板51并对Al层进行图案化而制作缝隙电极55，则能避免孔隙的问题。
缝隙电极55包含Cu层、Al层等主层55M。缝隙电极55可以具有包含主层55M、和以夹着主层55M的方式配置的上层55U及下层55L的层叠结构。主层55M的厚度是根据材料并考虑趋肤效应而设定的，例如可以是2μm以上且30μm以下。主层55M的厚度典型地大于上层55U及下层55L的厚度。
在图示的例子中，主层55M是Cu层，上层55U及下层55L是Ti层。通过在主层55M与第三绝缘层52之间配置下层55L，能提高缝隙电极55与第三绝缘层52的贴紧性。另外，通过设置上层55U，能够抑制主层55M(例如Cu层)的腐蚀。
反射导电板65构成波导路径301的壁，因此优选具有趋肤深度3倍以上、优选5倍以上的厚度。反射导电板65例如能使用通过切削而制作出的厚度为数mm的铝板、铜板等。
在非发送接收区域R2设置有端子部IT。端子部IT具备缝隙电极55、覆盖缝隙电极55的第四绝缘层58、以及上部连接部60。第四绝缘层58具有到达缝隙电极55的开口部。上部连接部60在开口部内与缝隙电极55接触。在本实施方式中，端子部IT配置在密封区域Rs内，通过含有导电性颗粒的密封树脂而与TFT基板中的传输端子部连接(传输部)。
·传输部
图20的(b)是用于说明将TFT基板101A的第一传输端子部PT1、与缝隙基板201的端子部IT连接的传输部的示意性剖视图。在图20的(b)中，对与在先的附图相同的构成要素标注相同的附图标记。
在传输部中，端子部IT的上部连接部60与TFT基板101A中的第一传输端子部PT1的第一上部连接部19p11电连接。在本实施方式中，将上部连接部60与上部连接部19p1借助包含导电性珠71的树脂(密封树脂)73(有时也称为“密封部73”。)连接。
上部连接部60、19p1均为ITO膜、IZO膜等透明导电层，有时在其表面形成氧化膜。当形成氧化膜时，无法确保透明导电层彼此的电连接，接触电阻可能变高。而在本实施方式中，借助包含导电性珠(例如Au珠)71的树脂而使上述透明导电层粘合，因此即使形成有表面氧化膜，导电性珠也会冲破表面氧化膜(贯通)，从而能抑制接触电阻的增大。导电性珠71也可以不仅贯通表面氧化膜，还贯通作为透明导电层的上部连接部60、19p1，而与下部连接部3p1及缝隙电极55直接接触。
传输部既可以配置于扫描天线1000A的中心部及周缘部(即，从扫描天线1000A的法线方向观察时，环状的发送接收区域R1的内侧及外侧)双方，也可以仅配置于任意一方。传输部可以配置在将液晶封入的密封区域Rs内，也可以配置于密封区域Rs的外侧(与液晶层相反的一侧)。
＜缝隙基板201的制造方法＞
缝隙基板201例如能用以下的方法来制造。
首先，在电介质基板上形成第三绝缘层(厚度：例如为200nm)52。能使用玻璃基板、树脂基板等相对于电磁波的透射率高(介电常数εM和介电损耗tanδM小)的基板作为电介质基板。为了抑制电磁波的衰减，优选电介质基板较薄。例如可以在玻璃基板的表面通过后述的工艺形成缝隙电极55等构成要素之后，从背面侧将玻璃基板薄板化。由此，能将玻璃基板的厚度降低至例如500μm以下。
在使用树脂基板作为电介质基板的情况下，可以直接将TFT等构成要素形成在树脂基板上，也可以使用转印法来将TFT等构成要素形成在树脂基板上。根据转印法，例如在玻璃基板上形成树脂膜(例如为聚酰亚胺膜)，并在树脂膜上用后述的工艺形成构成要素之后，使形成了构成要素的树脂膜与玻璃基板分离。一般地，与玻璃相比，树脂的介电常数εM及介电损耗tanδM小。树脂基板的厚度例如是3μm～300μm。作为树脂材料，除聚酰亚胺以外，例如也能使用液晶高分子。
作为第三绝缘层52，没有特别地限定，例如能适当地使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧化氮化硅(SiOxNy；x＞y)膜、及氮化氧化硅(SiNxOy；x＞y)膜等。
接着，在第三绝缘层52上形成金属膜，并对其进行图案化，由此得到具有多个缝隙57的缝隙电极55。作为金属膜，可以使用厚度为2μm～5μm的Cu膜(或者Al膜)。这里，使用依次层叠Ti(厚度：例如20nm)及Cu(厚度：例如3000nm)而成的层叠膜。此外，也可以取而代之，形成依次层叠Ti膜、Cu膜及Ti膜而成的层叠膜。
之后，在缝隙电极55上和缝隙57内形成第四绝缘层(厚度：例如为100nm或者200nm)58。第四绝缘层58的材料可以与第三绝缘层的材料相同。之后，在非发送接收区域R2中，在第四绝缘层58形成到达缝隙电极55的开口部。
接着，在第四绝缘层58上和第四绝缘层58的开口部内形成透明导电膜，并对其进行图案化，由此形成在开口部内与缝隙电极55接触的上部连接部60。由此，得到端子部IT。
＜TFT10的材料及结构＞
在本实施方式中，使用将半导体层5作为活性层的TFT作为配置于各像素的开关元件。半导体层5不限于非晶硅层，也可以是多晶硅层、氧化物半导体层。
在使用氧化物半导体层的情况下，氧化物半导体层所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有两层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包含非晶质氧化物半导体层与结晶质氧化物半导体层。或者，也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，还可以包含多个非晶质氧化物半导体层。在氧化物半导体层具有包含上层与下层双层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。不过，在上述层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等例如记载在日本特开2014-007399号公报中。为了参考，在本说明书中引用日本特开2014-007399号公报的全部公开内容。
氧化物半导体层例如可以包含In、Ga及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。这里，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga及Zn的比例(组成比)没有特别限定，例如包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1:1:2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的日本特开2014-007399号公报、日本特开2012-134475号公报、日本特开2014-209727号公报等中。为了参考，在本说明书中引用日本特开2012-134475号公报和日本特开2014-209727号公报的全部公开内容。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电电流(与a-SiTFT相比不到百分之一)，因此适于用作驱动TFT(例如设置于非发送接收区域的驱动电路所包含的TFT)和设置于各天线单位区域的TFT。
氧化物半导体层也可以包含其他氧化物半导体来代替In-Ga-Zn-O系半导体。例如可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体、In-Ga-Zn-Sn-O系半导体等。
(第二实施方式)
在前面的实施方式中，TFT具有底栅结构。即，半导体层位于栅极电极上。本实施方式在TFT具有顶栅结构的方面上与前面的实施方式不同。
＜参考例2的TFT基板102R(天线单位区域U)＞
在对本实施方式的TFT基板102A的详细的结构进行说明之前，首先，对参考例2的TFT基板102R进行说明。本发明人试制了具备参考例2的TFT基板102R的扫描天线并进行驱动，存在天线特性降低的情况。此外，在以下的说明中，对于与本实施方式的TFT基板102A共同的结构，为了避免重复，有时省略说明。另外，有时对与前面的实施方式共同的构成要素标注共同的附图标记，并省略说明。图21的(a)～(c)是参考例2的TFT基板102R的示意性俯视图，22的(a)～(e)及图23的(a)～(c)是参考例2的TFT基板102R的示意性剖视图。
参照图21的(a)及图22的(a)，对参考例2的TFT基板102R进行说明。图21的(a)是参考例2的TFT基板102R的发送接收区域R1的天线单位区域U的示意性俯视图。图22的(a)是参考例2的TFT基板102R的天线单位区域U的示意性剖视图，示出沿着图21的(a)中的A-A’线的截面。
如图21的(a)及图22的(a)所示，在参考例2的TFT基板102R具有顶栅结构的TFT10的方面上，与图3的(a)及图4的(a)所示的参考例1的TFT基板101R不同。栅极电极3G位于源极电极7S及漏极电极7D之上。即，在参考例2的TFT基板102R中，栅极金属层3位于源极金属层7之上。栅极电极3G以隔着栅极绝缘层4与半导体层5重叠的方式配置。参考例2的TFT基板102R具有：由电介质基板1支承的半导体层5、形成在半导体层5上的源极金属层7、形成在半导体层5与源极金属层7之间的源极接触部6S及漏极接触部6D、形成在源极金属层7上的栅极金属层3、以及形成在栅极金属层3上的层间绝缘层11。层间绝缘层11以覆盖TFT10的方式形成。参考例2的TFT基板102R还具有形成在层间绝缘层11上的上部导电层19(有时称为“第一上部导电层19”。)。
参考例2的TFT基板102R也可以在电介质基板1与半导体层5之间还具有基底绝缘层20。基底绝缘层20例如可以形成于电介质基板1的整个面。此外，能够省略基底绝缘层20。
在栅极绝缘层4及层间绝缘层11形成有到达贴片电极15的接触孔CH_a。
栅极绝缘层4具有到达贴片电极15的开口部4a。层间绝缘层11从电介质基板1的法线方向观察时，具有与形成于栅极绝缘层4的开口部4a重叠的开口部11a。形成于栅极绝缘层4的开口部4a及形成于层间绝缘层11的开口部11a构成接触孔CH_a。
上部导电层19包含在接触孔CH_a内与贴片电极15连接的贴片导电部19a。贴片导电部19a以覆盖在开口部4a内露出的源极金属层7(包含贴片电极15)的方式形成。
如图22的(a)所示，在参考例2的TFT基板102R中，从电介质基板1的法线方向观察时，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置。即，源极金属层7具有倒锥形的侧面。通过源极金属层7的侧面为倒锥形，从而在形成于源极金属层7上的无机层产生缺陷。这里，在以覆盖在接触孔CH_a露出的贴片电极15的方式形成的上部导电层19(贴片导电部19a)产生缺陷19d。参考例2的TFT基板102R的上部导电层19具有缺陷19d，因此在具备参考例2的TFT基板102R的扫描天线中，由于金属离子(Cu离子或Al离子)从源极金属层7(特别是贴片电极15)溶出于液晶层，而使液晶材料劣化，天线特性降低。
此外，在俯视图中，为了方便，存在未对下部源极金属层S1的边缘与上部源极金属层S2的边缘进行区分的情况。对于源极接触部6S及漏极接触部6D的边缘也同样地，存在未与下部源极金属层S1的边缘和/或上部源极金属层S2的边缘进行区分的情况。
在该例中，从包含于源极金属层7的电极及导电部中的、主要是贴片电极15溶出金属离子。贴片电极15通过接触孔CH_a而从栅极绝缘层4及层间绝缘层11露出，并由上部导电层19(例如透明导电层)覆盖。相对于此，在除贴片电极15以外的源极金属层7上形成有栅极绝缘层4及层间绝缘层11。即，从电介质基板1的法线方向观察时，除贴片电极15以外的源极金属层7由两个无机层(栅极绝缘层4及层间绝缘层11)覆盖。
此外，在剖视图中，为了方便，存在将栅极绝缘层4和/或层间绝缘层11像平坦化层那样表示的情况，但通常，通过薄膜沉积法(例如CVD法、溅射法、真空蒸镀法)形成的层具有反映了基底的段差的表面。
＜参考例2的TFT基板102R的结构(非发送接收区域R2)＞
参照图21～图23，对参考例2的TFT基板102R的非发送接收区域R2的结构进行说明。如图21～图23所示，在非发送接收区域R2中，源极金属层7也具有包含下部源极金属层S1和上部源极金属层S2的层叠结构，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置。不过，参考例2的TFT基板102R的非发送接收区域R2的结构并不限于图示的例子。上述的天线特性降低这一问题能够与非发送接收区域R2中的密封区域Rs的外侧的结构无关地产生。
此外，后述的本实施方式的TFT基板102A(参照图28及图29)在非发送接收区域R2的结构上与参考例2的TFT基板102R基本相同，因此有时与参考例2的TFT基板102R合起来进行说明。
图21的(b)及图21的(c)是参考例2的TFT基板102R的非发送接收区域R2的示意性俯视图，图22的(b)～(e)及图23的(a)～(c)是参考例2的TFT基板102R的非发送接收区域R2的示意性剖视图。
图21的(b)示出设置于非发送接收区域R2的栅极端子部GT、CS端子部CT、传输端子部PT、源极-栅极连接部SG、以及CS-源极连接部SC，图21的(c)示出设置于非发送接收区域R2的源极端子部ST。图22的(b)示出沿着图21的(b)中的B-B’线的源极-栅极连接部SG的截面，图22的(c)示出沿着图21的(b)中的C-C’线的栅极端子部GT的截面，图22的(d)示出沿着图21的(c)中的D-D’线的源极端子部ST的截面，图22的(e)示出沿着图21的(b)中的E-E’线的第二传输端子部PT2的截面，图23的(a)示出沿着图21的(b)中的F-F’线的第一传输端子部PT1的截面，图23的(b)示出沿着图21的(b)中的G-G’线的源极-栅极连接部SG的截面，图23的(c)示出沿着图21的(b)中的H-H’线的源极-栅极连接部SG的截面。
·源极-栅极连接部SG
参考例2的TFT基板102R在非发送接收区域R2具有源极-栅极连接部SG。源极-栅极连接部SG与将各栅极总线GL形成在源极金属层7内的连接布线(有时称为“栅极下部连接布线”。)电连接。通过设置源极-栅极连接部SG，能够由源极金属层7形成栅极端子部GT的下部连接部。具有由源极金属层7形成的下部连接部的栅极端子部GT可靠性优异。
如图21的(b)、图22的(b)、图23的(b)及图23的(c)所示，源极-栅极连接部SG经由源极总线上部连接部19sg将栅极总线GL与栅极下部连接布线7sgG电连接。
具体地，源极-栅极连接部SG具有栅极下部连接布线7sgG、形成于栅极绝缘层4的开口部4sg1、连接到栅极总线GL的栅极总线连接部3sgG、形成于层间绝缘层11的开口部11sg1及开口部11sg2、以及上部连接部19sg。
栅极下部连接布线7sgG包含于源极金属层7，并与源极总线SL电分离。
形成于栅极绝缘层4的开口部4sg1到达栅极下部连接布线7sgG。
栅极总线连接部3sgG包含于栅极金属层3，并与栅极总线GL连接。在该例中，栅极总线连接部3sgG从栅极总线GL延设，并与栅极总线GL一体地形成。栅极总线连接部3sgG的宽度也可以大于栅极总线GL的宽度。
形成于层间绝缘层11的开口部11sg1从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4sg1重叠。形成于栅极绝缘层4的开口部4sg1及形成于层间绝缘层11的开口部11sg1构成接触孔CH_sg1。
形成于层间绝缘层11的开口部11sg2到达栅极总线连接部3sgG。有时将形成于层间绝缘层11的开口部11sg2称为接触孔CH_sg2。
上部连接部19sg包含于上部导电层19。上部连接部19sg在层间绝缘层11上形成在接触孔CH_sg1内及接触孔CH_sg2内，并在接触孔CH_sg1内与栅极下部连接布线7sgG连接，并在接触孔CH_sg2内与栅极总线连接部3sgG连接。即，上部连接部19sg在形成于栅极绝缘层4的开口部4sg1内与栅极下部连接布线7sgG接触，在形成于层间绝缘层11的开口部11sg2内与栅极总线连接部3sgG接触。
在图示的例子中，接触孔CH_sg2形成于远离接触孔CH_sg1的位置。本实施方式并不限于此，接触孔CH_sg1及接触孔CH_sg2也可以连续(即，也可以形成为单个的接触孔)。接触孔CH_sg1及接触孔CH_sg2也可以作为单个的接触孔通过相同的工序形成。具体地，也可以将到达栅极下部连接布线7sgG及栅极总线连接部3sgG的单个的接触孔形成于栅极绝缘层4及层间绝缘层11，在该接触孔内及层间绝缘层11上形成上部连接部19sg。
·栅极端子部GT
参考例2的TFT基板102R在非发送接收区域R2具有栅极端子部GT。栅极端子部GT通常与设置于每个栅极总线的源极-栅极连接部SG对应设置。
如图21的(b)及图22的(c)所示，栅极端子部GT具有栅极端子用下部连接部7g(有时也简称为“下部连接部7g”。)、形成于栅极绝缘层4的开口部4g、形成于层间绝缘层11的开口部11g、以及栅极端子用上部连接部19g(有时也简称为“上部连接部19g”。)。
下部连接部7g包含于源极金属层7。下部连接部7g与形成于源极-栅极连接部SG的栅极下部连接布线7sgG连接。在该例中，下部连接部7g从栅极下部连接布线7sgG延设，并与栅极下部连接布线7sgG一体地形成。
形成于栅极绝缘层4的开口部4g到达下部连接部7g。
形成于层间绝缘层11的开口部11g从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4g重叠。形成于栅极绝缘层4的开口部4g及形成于层间绝缘层11的开口部11g构成接触孔CH_g。
上部连接部19g包含于上部导电层19。上部连接部19g形成在层间绝缘层11上及接触孔CH_g内，并在接触孔CH_g内与下部连接部7g连接。即，上部连接部19g在形成于栅极绝缘层4的开口部4g内与下部连接部7g接触。
从电介质基板1的法线方向观察时，所有的上部连接部19g可以与下部连接部7g重叠。
栅极端子部GT不具有包含于栅极金属层3的导电部。
栅极端子部GT具有包含于源极金属层7的下部连接部7g，因此与TFT基板101A的各端子部同样地，具有优异的可靠性。
·源极端子部ST
如图21的(c)及图22的(d)所示，源极端子部ST能够具有与栅极端子部GT相同的结构。源极端子部ST通常设置于每根源极总线。
源极端子部ST具有源极端子用下部连接部7s(有时也简称为“下部连接部7s”。)、形成于栅极绝缘层4的开口部4s、形成于层间绝缘层11的开口部11s、以及源极端子用上部连接部19s(有时也简称为“上部连接部19s”。)。
下部连接部7s包含于源极金属层7，并与源极总线SL连接。在该例中，下部连接部7s从源极总线SL延设，并与源极总线SL一体地形成。
形成于栅极绝缘层4的开口部4s到达下部连接部7s。
形成于层间绝缘层11的开口部11s从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4s重叠。形成于栅极绝缘层4的开口部4s及形成于层间绝缘层11的开口部11s构成接触孔CH_s。
上部连接部19s包含于上部导电层19。上部连接部19s形成于层间绝缘层11上及接触孔CH_s内，并在接触孔CH_s内与下部连接部7s连接。即，上部连接部19s在形成于栅极绝缘层4的开口部4s内与下部连接部7s接触。
从电介质基板1的法线方向观察时，所有的上部连接部19s可以与下部连接部7s重叠。
源极端子部ST不包含栅极金属层3所包含的导电部。
源极端子部ST具有源极金属层7所包含的下部连接部7s，因此与栅极端子部GT同样地，具有优异的可靠性。
·CS端子部CT、CS-源极连接部SC
如图21的(b)所示，参考例2的TFT基板102R在非发送接收区域R2具有CS端子部CT及CS-源极连接部SC。CS-源极连接部SC例如设置于每根CS总线。CS端子部CT例如与设置于每根CS总线的CS-源极连接部SC对应设置。CS端子部CT虽然省略截面结构的图示，但如图21的(b)所示，也可以具有与栅极端子部GT相同的结构。对于CS-源极连接部SC也省略截面结构的图示，但CS-源极连接部SC在该例中具有与源极-栅极连接部SG相同的结构。
具体地，CS-源极连接部SC具有CS下部连接布线7sc；形成于栅极绝缘层4的开口部4sc1；连接到CS总线CL的CS总线连接部3sc；形成于层间绝缘层11的开口部11sc1及开口部11sc2；以及CS上部连接部19sc(有时也简称为“上部连接部19sc”。)。
CS下部连接布线7sc包含于源极金属层7，并与源极总线SL电分离。
形成于栅极绝缘层4的开口部4sc1到达CS下部连接布线7sc。
CS总线连接部3sc包含于栅极金属层3，并连接到CS总线CL。在该例中，CS总线连接部3sc从CS总线CL延设，并与CS总线CL一体地形成。CS总线连接部3sc的宽度也可以大于CS总线CL的宽度。
形成于层间绝缘层11的开口部11sc1在从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4sc1重叠。形成于栅极绝缘层4的开口部4sc1及形成于层间绝缘层11的开口部11sc1构成接触孔CH_sc1。
形成于层间绝缘层11的开口部11sc2到达CS总线连接部3sc。有时将形成于层间绝缘层11的开口部11sc2称为接触孔CH_sc2。
CS上部连接部19sc包含于上部导电层19。CS上部连接部19sc形成在层间绝缘层11上、接触孔CH_sc1内以及接触孔CH_sc2内，并在接触孔CH_sc1内与CS下部连接布线7sc连接，在接触孔CH_sc2内与CS总线连接部3sc连接。即，CS上部连接部19sc在形成于栅极绝缘层4的开口部4sc1内与CS下部连接布线7sc接触，在形成于层间绝缘层11的开口部11sc2内与CS总线连接部3sc接触。
通过设置CS-源极连接部SC，能够由源极金属层7形成CS端子部CT的下部连接部。由此，参考例2的TFT基板102R的CS端子部CT具有优异的可靠性。
CS端子部CT具有CS端子用下部连接部7c(有时也简称为“下部连接部7c”。)；形成于栅极绝缘层4的开口部4c；形成于层间绝缘层11的开口部11c；以及CS端子用上部连接部19c(有时也简称为“上部连接部19c”。)。
下部连接部7c包含于源极金属层7。下部连接部7c与形成于CS-源极连接部SC的CS下部连接布线7sc连接。在该例中，下部连接部7c从CS下部连接布线7sc延设。在该例中，从CS下部连接布线7sc延设的部分包含后述的第一传输端子部PT1的下部连接部7p1、第二传输端子部PT2的下部连接部7p2、以及下部连接部7c。
形成于栅极绝缘层4的开口部4c到达下部连接部7c。
形成于层间绝缘层11的开口部11c从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4c重叠。形成于栅极绝缘层4的开口部4c以及形成于层间绝缘层11的开口部11c构成接触孔CH_c。
上部连接部19c包含于上部导电层19。上部连接部19c形成在层间绝缘层11上及接触孔CH_c内，并在接触孔CH_c内与下部连接部7c连接。即，上部连接部19c在形成于栅极绝缘层4的开口部4c内与下部连接部7c接触。
从电介质基板1的法线方向观察时，所有上部连接部19c也可以与下部连接部7c重叠。
CS端子部CT不包含栅极金属层3所包含的导电部。
CS端子部CT具有源极金属层7所包含的下部连接部7c，因此与栅极端子部GT同样地，具有优异的可靠性。
在图示的例子中，源极-栅极连接部SG及CS-源极连接部SC设置在密封区域Rs的内侧(液晶层侧)。本实施方式并不限于此，源极-栅极连接部SG和/或CS-源极连接部SC也可以设置在密封区域Rs的外侧(与液晶层的相反侧)。
·传输端子部PT
如图21的(b)及图23的(a)所示，第一传输端子部PT1具有第一传输端子用下部连接部7p1(有时也简称为“下部连接部7p1”。)；形成于栅极绝缘层4的开口部4p1；形成于层间绝缘层11的开口部11p1；以及第一上部连接部19p11(有时也简称为“上部连接部19p1”。)。
下部连接部7p1包含于源极金属层7。下部连接部7p1与源极总线SL电分离。下部连接部7p1与CS总线CL电连接。在该例中，下部连接部7p1与形成于CS-源极连接部SC的CS下部连接布线7sc一体地形成。
形成于栅极绝缘层4的开口部4p1到达下部连接部7p1。
形成于层间绝缘层11的开口部11p1从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4p1重叠。形成于栅极绝缘层4的开口部4p1及形成于层间绝缘层11的开口部11p1构成接触孔CH_p1。
上部连接部19p1包含于上部导电层19。上部连接部19p1形成在层间绝缘层11上及接触孔CH_p1内，并在接触孔CH_p1内与下部连接部7p1连接。即，上部连接部19p1在形成于栅极绝缘层4的开口部4p1内与下部连接部7p1接触。上部连接部19p1例如通过含有导电性颗粒的密封材料而与缝隙基板侧的传输端子用连接部连接。
第一传输端子部PT1在该例中不具有包含于栅极金属层3的导电部。
第一传输端子部PT1具有包含于源极金属层7的下部连接部7p1，因此与栅极端子部GT同样地，具有优异的可靠性。
在该例中，形成于栅极绝缘层4的开口部4p1以仅露出下部连接部7p1的一部分的方式形成。从电介质基板1的法线方向观察时，形成于栅极绝缘层4的开口部4p1位于下部连接部7p1的内侧。因此。开口部4p1内的所有区域具有在电介质基板1上具有下部连接部7p1及上部连接部19p1的层叠结构。在第一传输端子部PT1中，所有不具有下部连接部7p1的区域具有包含栅极绝缘层4及层间绝缘层11的层叠结构。由此，参考例2的TFT基板102R的第一传输端子部PT1具有优异的可靠性。从获得具有优异的可靠性这一效果的观点来看，优选栅极绝缘层4和/或层间绝缘层11的厚度较大。
下部连接部7p1内、位于开口部4p1内的部分由上部连接部19p1覆盖。
从电介质基板1的法线方向观察时，所有上部连接部19p1也可以与下部连接部7p1重叠。
在该例中，下部连接部7p1配置在相互邻接的两个栅极总线GL之间。以夹着栅极总线GL的方式配置的两个下部连接部7p1也可以经由导电连接部(未图示)电连接。导电连接部也可以由栅极金属层3形成。
此外，这里，下部连接部7p1通过一个接触孔CH_p1而与上部连接部19p1连接，但也可以对一个下部连接部7p1设置有多个接触孔。
第二传输端子部PT2设置于密封区域Rs的外侧(与发送接收区域R1相反侧)。如图22的(e)所示，第二传输端子部PT2具有与图23的(a)所示的第一传输端子部PT1相同的截面结构。即，如图22的(e)所示，第二传输端子部PT2具有第二传输端子用下部连接部7p2(也有时简称为“下部连接部7p2”。)；形成于栅极绝缘层4的开口部4p2；形成于层间绝缘层11的开口部11p2；以及第二上部连接部19p12(也有时简称为“上部连接部19p2”。)。
下部连接部7p2包含于源极金属层7。下部连接部7p2与源极总线SL电分离。下部连接部7p2与CS总线CL电连接。在该例中，下部连接部7p2从第一传输端子用下部连接部7p1延设，并与下部连接部7p1一体地形成，第一传输端子用下部连接部7p1从形成于CS-源极连接部SC的CS下部连接布线7sc延设。
形成于栅极绝缘层4的开口部4p2到达下部连接部7p2。
形成于层间绝缘层11的开口部11p2从电介质基板1的法线方向观察时与形成于栅极绝缘层4的开口部4p2重叠。形成于栅极绝缘层4的开口部4p2及形成于层间绝缘层11的开口部11p2构成接触孔CH_p2。
上部连接部19p2包含于上部导电层19。上部连接部19p2形成在层间绝缘层11上及接触孔CH_p2内，并在接触孔CH_p2内与下部连接部7p2连接。即，上部连接部19p2在形成于栅极绝缘层4的开口部4p2内与下部连接部7p2接触。
在该例中，第二传输端子部PT2不具有包含于栅极金属层3的导电部。
第二传输端子部PT2具有包含于源极金属层7的下部连接部7p2，因此与栅极端子部GT同样地，具有优异的可靠性。
在第二传输端子部PT2中，上部连接部19p2例如也可以通过含有导电性颗粒的密封材料而与缝隙基板侧的传输端子用连接部连接。
＜参考例2的TFT基板102R的第一制造方法＞
参照图24～图26，对参考例2的TFT基板102R的第一制造方法进行说明。
图24的(a)～(e)、图25的(a)～(d)以及图26的(a)～(c)是用于说明参考例2的TFT基板102R的第一制造方法的示意性剖视图。这些图分别示出与图22的(a)～(c)对应的截面(参考例2的TFT基板102R的A-A’截面、B-B’截面以及C-C’截面)。
首先，如图24的(a)所示，在电介质基板1上依次形成基底绝缘层20、本征非晶硅膜5’以及n+型非晶硅膜6’。这里，作为基底绝缘层20，形成例如厚度200nm的氮化硅(SixNy)膜。进一步，形成例如厚度120nm的本征非晶硅膜5’及例如厚度30nm的n+型非晶硅膜6’。或者，作为半导体膜5’也可以形成结晶硅膜(例如多晶硅膜)。
接着，对本征非晶硅膜5’及n+型非晶硅膜6’进行图案化，由此如图24的(b)所示，得到岛状的半导体层5以及接触部6a’。
接着，如图24的(c)所示，在基底绝缘层20上及接触部6a’上通过溅射法等形成源极用下部导电膜S1’，并在源极用下部导电膜S1’上形成源极用上部导电膜S2’。之后，在源极用上部导电膜S2’上使用光致抗蚀剂来形成抗蚀层80。作为源极用下部导电膜S1’及源极用上部导电膜S2’，例如能够形成与前面的实施方式所例示的导电膜相同的导电膜。
接着，如图24的(d)所示，通过对源极用上部导电膜S2’进行蚀刻而形成上部源极金属层S2。如图24的(e)所示，通过对源极用下部导电膜S1’进行蚀刻而形成下部源极金属层S1，通过对接触部6a’进行蚀刻而形成源极接触部6S及漏极接触部6D。由此，形成具有包含下部源极金属层S1和上部源极金属层S2的层叠结构的源极金属层7。
具体地，首先，将抗蚀层80作为蚀刻掩膜，通过湿式蚀刻或干式蚀刻对源极用上部导电膜S2’进行蚀刻，由此如图24的(d)所示，形成上部源极金属层S2。在该蚀刻工序中，使用相对于源极用下部导电膜S1’的蚀刻速率的蚀刻选择比大的蚀刻剂。作为蚀刻剂，例如能够使用与前面的实施方式所例示的蚀刻剂同样的蚀刻剂。
接着，将抗蚀层80作为蚀刻掩膜，通过干式蚀刻对源极用下部导电膜S1’及接触部6a’进行蚀刻，由此如图24的(c)所示，形成下部源极金属层S1、和相互分离的源极接触部6S及漏极接触部6D。这里，源极用下部导电膜S1’及接触部6a’的蚀刻例如使用氯系气体而进行。
在进行该干式蚀刻工序之前的时刻，如图24的(d)所示，从抗蚀层80露出的区域包含具有接触部6a’的区域ra、和不具有接触部6a’的区域rb。区域ra及区域rb均具有源极用下部导电膜S1’。在干式蚀刻工序中，在区域rb，与区域ra相比，以不具有接触部6a’的大小对源极用下部导电膜S1’和/或基底绝缘层20进行过蚀刻。若在该干式蚀刻工序使用的蚀刻机的、源极用下部导电膜S1’的蚀刻速率高于源极用上部导电膜S2’的蚀刻速率，则如图24的(e)所示，下部源极金属层S1的边缘比上部源极金属层S2的边缘进入到内侧。即，通过侧蚀，源极用下部导电膜S1’中的、作为蚀刻掩膜的抗蚀层80的下方的部分也被蚀刻(下蚀)。由此，源极金属层7的侧面成为倒锥形。另外，例如如图24的(e)所示，在沿着下部源极金属层S1的边缘的区域GE中，基底绝缘层20被蚀刻。
接着，将抗蚀层80去除，之后，如图25的(a)所示，以覆盖源极金属层7及基底绝缘层20的方式形成栅极绝缘膜4’。在该例中，栅极绝缘膜4’以与半导体层5的沟道区域接触的方式配置。这里，作为栅极绝缘膜4’，例如形成厚度350nm的氮化硅(SixNy)膜。此时，源极金属层7具有倒锥形的侧面，因此存在栅极绝缘膜4’无法完全覆盖源极金属层7的侧面的情况。即，在栅极绝缘膜4’形成缺陷(未图示)。此外，基底绝缘层20中的、沿着下部源极金属层S1的边缘的区域GE(参照图24的(e))被蚀刻，由此栅极绝缘膜4’的缺陷能够变大。
接着，如图25的(b)所示，在栅极绝缘膜4’上形成栅极用导电膜3’。这里，作为栅极用导电膜3’，形成依次层叠Al膜(厚度：例如150nm)及MoN膜(厚度：例如100nm)而成的层叠膜(MoN/Al)。
接着，对栅极用导电膜3’进行图案化，由此如图25的(c)所示，得到栅极金属层3。具体地，形成包含隔着栅极绝缘膜4’而与半导体层5对置的部分的栅极电极3G、连接到栅极电极3G的栅极总线GL、包含隔着栅极绝缘膜4’而与辅助电容电极7C对置的部分的辅助电容对置电极3C、连接到辅助电容对置电极3C的CS总线CL、源极-栅极连接部形成区域的栅极总线连接部3sgG、以及CS-源极连接部形成区域的CS总线连接部3sc。这里，栅极用导电膜3’的图案化通过湿式蚀刻而进行。这样一来，得到TFT10。
这里，在源极-栅极连接部形成区域中，栅极下部连接布线7sgG的至少一部分以不与栅极总线连接部3sgG重叠的方式形成。在CS-源极连接部形成区域中，CS下部连接布线7sc的至少一部分以不与CS总线连接部3sc重叠的方式形成。在天线单位形成区域中，栅极金属层3以不与贴片电极15重叠的方式形成。另外，各端子部形成区域不具有包含于栅极金属层3的导电部。
接着，如图25的(d)所示，以覆盖TFT10及栅极金属层3的方式形成层间绝缘膜11’。这里，作为层间绝缘膜11’，例如形成厚度300nm的氮化硅(SixNy)膜。在形成层间绝缘膜11’时，从栅极绝缘层4的缺陷露出的源极金属层7的侧面能够被层间绝缘膜11’覆盖。
接着，通过公知的光刻过程，进行层间绝缘膜11’及栅极绝缘膜4’的蚀刻，由此如图26的(a)所示，得到层间绝缘层11及栅极绝缘层4。具体地，形成在天线单位形成区域中到达贴片电极15的接触孔CH_a、在栅极端子部形成区域中到达下部连接部7g的接触孔CH_g、在源极端子部形成区域中到达下部连接部7s的接触孔CH_s、在CS端子部形成区域中到达下部连接部7c的接触孔CH_c、在第一传输端子部形成区域中到达下部连接部7p1的接触孔CH_p1、在第二传输端子部形成区域中到达下部连接部7p2的接触孔CH_p2、在源极-栅极连接部形成区域中到达栅极下部连接布线7sgG的接触孔CH_sg1以及到达栅极总线连接部3sgG的接触孔CH_sg2(开口部11sg2)、以及在CS-源极连接部形成区域中到达CS下部连接布线7sc的接触孔CH_sc1及到达CS总线连接部3sc的接触孔CH_sc2(开口部11sc2)。
在天线单位形成区域中，接触孔CH_a以将贴片电极15的侧面露出的方式形成。即，露出包含于源极金属层7的贴片电极15的倒锥侧面。
在该蚀刻工序中，将栅极金属层3作为蚀刻停止层来进行层间绝缘膜11’及栅极绝缘膜4’的蚀刻。例如在源极-栅极连接部形成区域中，在接触孔CH_sg1形成区域，层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，并且在接触孔CH_sg2(开口部11sg2)形成区域，栅极总线连接部3sgG作为蚀刻停止层发挥功能，由此仅对层间绝缘膜11’进行蚀刻。由此，得到接触孔CH_sg1及接触孔CH_sg2(开口部11sg2)。接触孔CH_sg1具有形成于栅极绝缘层4并到达栅极下部连接布线7sgG的开口部4sg1、和形成于层间绝缘层11并与开口部4sg1重叠的开口部11sg1。这里，栅极下部连接布线7sgG的至少一部分以不与栅极总线连接部3sgG重叠的方式形成，因此形成具有开口部4sg1和开口部11sg1的接触孔CH_sg1。也可以在接触孔CH_sg1的侧面，开口部4sg1的侧面与开口部11sg1的侧面相连接。
层间绝缘膜11’及栅极绝缘膜4’例如使用同一蚀刻剂而一并被蚀刻。这里，通过使用了氟系气体的干式蚀刻对层间绝缘膜11’及栅极绝缘膜4’进行蚀刻。层间绝缘膜11’及栅极绝缘膜4’也可以使用不同的蚀刻剂来进行蚀刻。
像这样，在形成的接触孔中的、具有形成于层间绝缘层11的开口部和形成于栅极绝缘层4的开口部的接触孔中，形成于层间绝缘层11的开口部的侧面与形成于栅极绝缘层4的开口部的侧面能够相连接。
在CS-源极连接部形成区域，在接触孔CH_sc1形成区域中层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，并且在接触孔CH_sc2(开口部11sc2)形成区域中CS总线连接部3sc作为蚀刻停止层发挥功能，由此仅层间绝缘膜11’被蚀刻。由此，得到接触孔CH_sc1及接触孔CH_sc2(开口部11sc2)。接触孔CH_sc1具有形成于栅极绝缘层4并到达CS下部连接布线7sc的开口部4sc1、和形成于层间绝缘层11并与开口部4sc1重叠的开口部11sc1。这里，CS下部连接布线7sc的至少一部分以不与CS总线连接部3sc重叠的方式形成，因此形成具有开口部4sc1与开口部11sc1的接触孔CH_sc1。也可以在接触孔CH_sc1的侧面，开口部4sc1的侧面与开口部11sc1的侧面相连接。
在天线单位形成区域，在从电介质基板1的法线方向观察时，以不与贴片电极15重叠的方式形成有栅极金属层3，因此层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_a。接触孔CH_a具有形成于栅极绝缘层4并到达贴片电极15的开口部4a、和形成于层间绝缘层11并与开口部4a重叠的开口部11a。也可以在接触孔CH_a的侧面，开口部4a的侧面与开口部11a的侧面相连接。
在各端子部形成区域中，未形成包含于栅极金属层3的导电部，因此层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻。
在栅极端子部形成区域中，未形成包含于栅极金属层3的导电部，因此层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_g。接触孔CH_g具有形成于栅极绝缘层4并到达下部连接部7g的开口部4g、和形成于层间绝缘层11并与开口部4g重叠的开口部11g。也可以在接触孔CH_g的侧面，开口部4g的侧面与开口部11g的侧面相连接。
在源极端子部形成区域中，未形成包含于栅极金属层3的导电部，因此层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_s。接触孔CH_s具有形成于栅极绝缘层4并到达下部连接部7s的开口部4s、和形成于层间绝缘层11与开口部4s重叠的开口部11s。也可以在接触孔CH_s的侧面，开口部4s的侧面与开口部11s的侧面相连接。
在CS端子部形成区域中，未形成包含于栅极金属层3的导电部，因此层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_c。接触孔CH_c具有形成于栅极绝缘层4并到达下部连接部7c的开口部4c、和形成于层间绝缘层11并与开口部4c重叠的开口部11c。也可以在接触孔CH_c的侧面，开口部4c的侧面与开口部11c的侧面相连接。
在第一传输端子部形成区域中，未形成包含于栅极金属层3的导电部，因此层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_p1。接触孔CH_p1具有形成于栅极绝缘层4并到达下部连接部7p1的开口部4p1、和形成于层间绝缘层11并与开口部4p1重叠的开口部11p1。也可以在接触孔CH_p1的侧面，开口部4p1的侧面与开口部11p1的侧面相连接。
在第二传输端子部形成区域中，未形成包含于栅极金属层3的导电部，因此层间绝缘膜11’及栅极绝缘膜4’一并被蚀刻，由此形成接触孔CH_p2。接触孔CH_p2具有形成于栅极绝缘层4并到达下部连接部7p2的开口部4p2、和形成于层间绝缘层11并与开口部4p2重叠的开口部11p2。也可以在接触孔CH_p2的侧面，开口部4p2的侧面与开口部11p2的侧面相连接。
接着，如图26的(b)所示，在层间绝缘层11上、接触孔CH_a内、接触孔CH_g内、接触孔CH_s内、接触孔CH_c内、接触孔CH_p1内、接触孔CH_p2内、接触孔CH_sg1内、接触孔CH_sg2内、接触孔CH_sc1内、以及接触孔CH_sc2内例如通过溅射法形成上部导电膜19’(有时称为“第一上部导电膜19’”。)。作为上部导电膜19’，例如能够形成与前面的实施方式所例示的导电膜同样的导电膜。
接着，对上部导电膜19’进行图案化，由此如图26的(c)所示，得到上部导电层19。具体地，形成在天线单位区域U中在接触孔CH_a内覆盖贴片电极15的贴片导电部19a、在栅极端子部GT中在接触孔CH_g内与下部连接部7g连接的上部连接部19g、在源极端子部ST中在接触孔CH_s内与下部连接部7s连接的上部连接部19s、在CS端子部CT中在接触孔CH_c内与下部连接部7c连接的上部连接部19c、在第一传输端子部PT1中在接触孔CH_p1内与下部连接部7p1连接的上部连接部19p1、在第二传输端子部PT2中在接触孔CH_p2内与下部连接部7p2接触的上部连接部19p2、在源极-栅极连接部SG中在接触孔CH_sg1内与栅极下部连接布线7sgG连接，并在接触孔CH_sg2(开口部11sg2)内与栅极总线连接部3sgG连接的上部连接部19sg、在CS-源极连接部SC中在接触孔CH_sc1内与CS下部连接布线7sc连接，并在接触孔CH_sc2(开口部11sc2)内与CS总线连接部3sc连接的CS上部连接部19sc。
贴片电极15的侧面具有倒锥形，因此存在贴片导电部19a无法完全覆盖贴片电极15的侧面的情况。即，在上部导电层19(贴片导电部19a)产生缺陷19d。这样一来，在参考例2的TFT基板102R的天线单位区域U中，产生源极金属层7未由无机层覆盖而露出的部位。
由此，得到天线单位区域U、栅极端子部GT、源极端子部ST、CS端子部CT、第一传输端子部PT1、第二传输端子部PT2、源极-栅极连接部SG、以及CS-源极连接部SC。
这样一来，制造了参考例2的TFT基板102R。
＜参考例2的TFT基板102R的第二制造方法＞
参考例2的TFT基板102R也通过以下说明的方法进行制造。
参照图27，对参考例2的TFT基板102R的第二制造方法进行说明。
参考例2的TFT基板102R的第二制造方法在形成源极接触部6S、漏极接触部6D、下部源极金属层S1及上部源极金属层S2的方法上，与参照图24～图26进行说明的第一制造方法不同。在第一制造方法中，对源极用上部导电膜S2’进行蚀刻(湿式蚀刻或干式蚀刻)，之后通过干式蚀刻对源极用下部导电膜S1’及接触部6a’进行了蚀刻。相对于此，在第二制造方法中，对源极用上部导电膜S2’及源极用下部导电膜S1’进行蚀刻(湿式蚀刻或干式蚀刻)，之后通过干式蚀刻对接触部6a’进行蚀刻。
图27的(a)～(c)是用于说明参考例2的TFT基板102R的第二制造方法的示意性剖视图。这些图分别示出与图22的(a)～(c)对应的截面(参考例2的TFT基板102R的A-A’截面、B-B’截面以及C-C’截面)。以下，主要对与第一制造方法不同的方面进行说明。
首先，如图24的(a)及(b)所示，在电介质基板1上形成基底绝缘层20、岛状的半导体层5、以及接触部6a’。
接着，如图27的(a)所示，在基底绝缘层20上及接触部6a’上通过溅射法等形成源极用下部导电膜S1’，并在源极用下部导电膜S1’上形成源极用上部导电膜S2’。之后，在源极用上部导电膜S2’上使用光致抗蚀剂来形成抗蚀层80。
接着，将抗蚀层80作为蚀刻掩膜，通过湿式蚀刻或干式蚀刻对源极用上部导电膜S2’及源极用下部导电膜S1’进行蚀刻，由此如图27的(b)所示，形成上部源极金属层S2及下部源极金属层S1。在该蚀刻工序中，源极用下部导电膜S1’的蚀刻速率为源极用上部导电膜S2’的蚀刻速率以下。因此，在结束该蚀刻工序的时刻，下部源极金属层S1的边缘与上部源极金属层S2的边缘相比不进入内侧。
接着，将抗蚀层80作为蚀刻掩膜，通过干式蚀刻对接触部6a’进行蚀刻，由此如图27的(c)所示，形成相互分离的源极接触部6S及漏极接触部6D。这里，接触部6a’的蚀刻例如使用氯系气体而进行。
在进行该干式蚀刻工序之前的时刻中，如图27的(b)所示，从抗蚀层80露出的区域包含具有接触部6a’的区域ra’、和不具有接触部6a’的区域rb’。在区域ra’及区域rb’不具有源极用下部导电膜S1’的方面上与第一制造方法不同。在干式蚀刻工序中，在区域rb’中，与区域ra’相比以不具有接触部6a’的大小产生源极用下部导电膜S1’的侧蚀和/或基底绝缘层20的过蚀刻。若在该干式蚀刻工序中使用的蚀刻剂的、下部源极金属层S1的蚀刻速率高于上部源极金属层S2的蚀刻速率，则在干式蚀刻工序中下部源极金属层S1被进一步蚀刻。因此，如图27的(c)所示，下部源极金属层S1的边缘比上部源极金属层S2的边缘进入到内侧。即，通过侧蚀，下部源极金属层S1中的、作为蚀刻掩膜的抗蚀层80的下方的部分也被蚀刻。由此，源极金属层7的侧面成为倒锥形。另外，例如如图27的(c)所示，在沿着下部源极金属层S1的边缘的区域GE中，基底绝缘层20被蚀刻。
之后，进行与参照图25的(a)～(d)及图26的(a)～(c)来进行说明的工序相同的工序，由此制造了参考例2的TFT基板102R。如参照图26的(d)进行说明那样，包含于源极金属层7的贴片电极15的侧面是倒锥形，因此在上部导电层19(贴片导电部19a)产生缺陷19d。由此，在参考例2的TFT基板102R的天线单位区域U中，产生源极金属层7未由无机层覆盖而露出的部位。
＜TFT基板102A＞
参照图28的(a)及图29对本实施方式的扫描天线所具备的TFT基板102A的天线单位区域U的结构进行说明。
图28的(a)是TFT基板102A的发送接收区域R1的天线单位区域U的示意性俯视图。图29是TFT基板102A的示意性剖视图，示出沿着图28的(a)中的A-A’线的截面。
如图28的(a)及图29所示，TFT基板102A在具有顶栅结构的TFT10的方面上与TFT基板101A不同。栅极电极3G位于源极电极7S及漏极电极7D之上。即，栅极金属层3位于源极金属层7之上。另外，TFT基板102A在还具有形成在第一上部导电层19之上的第二上部导电层的方面上与参考例2的TFT基板102R不同。
如图28的(a)及图29所示，TFT基板102A具有电介质基板1、和排列在电介质基板1上并分别具有TFT10和与TFT10的漏极电极7D电连接的贴片电极15的多个天线单位区域U。TFT基板102A具有：TFT10的半导体层5；包含TFT10的栅极电极3G的栅极金属层3；形成在栅极金属层3与半导体层5之间的栅极绝缘层4；形成在半导体层5上且包含与半导体层5电连接的源极电极7S及漏极电极7D的源极金属层7；包含形成在半导体层5与源极电极7S之间的源极接触部6S和形成在半导体层5与漏极电极7D之间的漏极接触部6D的接触层6。TFT基板102A还具有覆盖TFT10的层间绝缘层11、形成在层间绝缘层11上的第一上部导电层19、以及形成在第一上部导电层19上的第二上部导电层21。源极金属层7具有包含下部源极金属层S1和上部源极金属层S2的层叠结构，其中，下部源极金属层S1含有从由Ti、Ta及W组成的组中选择的至少一种元素，上部源极金属层S2形成在下部源极金属层S1上并含有Cu或Al。从电介质基板1的法线方向观察时，下部源极金属层S1的边缘位于比上部源极金属层S2的边缘靠内侧的位置。从电介质基板1的法线方向观察时，多个天线单位区域U的下部源极金属层S1的边缘及上部源极金属层S2的边缘由至少两个无机层覆盖。至少两个无机层包含栅极绝缘层4、层间绝缘层11、第一上部导电层19以及第二上部导电层21中的任一个。
由此，在具备TFT基板102A的扫描天线中，能够抑制金属离子(Cu离子或Al离子)从源极金属层7溶出于液晶层LC。具备TFT基板102A的扫描天线能够抑制天线特性的降低。
在该例中，源极金属层7包含贴片电极15，在栅极绝缘层4及层间绝缘层11形成有到达贴片电极15的接触孔CH_a。栅极绝缘层4及层间绝缘层11以除接触孔CH_a以外覆盖天线单位区域U的几乎整个面的方式形成。天线单位区域U的第一上部导电层19(贴片导电部19a)形成为，从电介质基板1的法线方向观察时，覆盖在接触孔CH_a内露出的下部源极金属层S1及上部源极金属层S2(包含贴片电极15)。天线单位区域U的第二上部导电层21cvA形成为，从电介质基板1的法线方向观察时，覆盖在接触孔CH_a内露出的源极金属层7(包含贴片电极15)的下部源极金属层S1的边缘及上部源极金属层S2的边缘。因此，多个天线单位区域U的下部源极金属层S1的边缘以及上部源极金属层S2的边缘中、在接触孔CH_a内露出的下部源极金属层S1的边缘及上部源极金属层S2的边缘从电介质基板1的法线方向观察时由第一上部导电层19及第二上部导电层21覆盖，除此之外的下部源极金属层S1的边缘及上部源极金属层S2的边缘从电介质基板1的法线方向观察时至少由栅极绝缘层4及层间绝缘层11覆盖。
在本实施方式中，源极电极7S及漏极电极7D由栅极绝缘层4及层间绝缘层11(即两个无机层)覆盖，由此不需要进一步形成导电层。因此，可以不考虑源极电极7S与漏极电极7D之间的短路的发生的可能性。
第一上部导电层19及第二上部导电层21的形状并不限于图示的例子。第一上部导电层19和/或第二上部导电层21优选形成为，从电介质基板1的法线方向观察时覆盖在接触孔CH_a内露出的贴片电极15。第一上部导电层19和/或第二上部导电层21优选形成为，从电介质基板1的法线方向观察时覆盖源极金属层7中的、在接触孔CH_a内露出的部分。
第一上部导电层19及第二上部导电层21例如分别包含透明导电层(例如ITO层)。第一上部导电层19及第二上部导电层21可以分别独立地例如仅由透明导电层形成，也可以具有包括含有透明导电层的第一层、和形成于第一层之下的第二层的层叠结构。第二层例如由从Ti层、MoNbNi层、MoNb层、MoW层、W层及Ta层组成的组中选择的一个层或两个以上的层的叠层形成。为了更加可靠地覆盖源极金属层7的倒锥侧面，优选第一上部导电层19及第二上部导电层21的厚度之和是40nm以上。
图28的(b)及(c)是TFT基板102A的非发送接收区域R2的示意性俯视图。图28的(b)及(c)所示的TFT基板102A的非发送接收区域R2的结构与参考例2的TFT基板102R相同，因此省略说明。TFT基板102A的非发送接收区域R2并不限于图28的(b)及(c)所示的例子，也可以是任意的。
＜TFT基板102A的制造方法＞
参照图30，对TFT基板102A的制造方法进行说明。
图30的(a)及(b)是用于说明TFT基板102A的制造方法的示意性剖视图。这些图分别示出TFT基板102A的A-A’截面(与图29对应的截面)、B-B’截面及C-C’截面。以下，主要对与参照图24～图26来进行说明的参考例2的TFT基板102R的第一制造方法不同的方面进行说明。
首先，如参照图24的(a)～(e)、图25的(a)～(d)以及图26的(a)～(c)进行说明的那样，在电介质基板1上形成基底绝缘层20、岛状的半导体层5、接触层6、源极金属层7、栅极绝缘层4、栅极金属层3、层间绝缘层11以及第一上部导电层19。
接着，如图30的(a)所示，在第一上部导电层19上、层间绝缘层11上、以及接触孔CH_a内例如通过溅射法形成第二上部导电膜21’。第二上部导电膜21’例如含有透明导电膜。作为第二上部导电膜21’，例如能够形成与第一上部导电膜19’相同的导电膜。这里，作为第二上部导电膜21’，使用依次层叠Ti(厚度：例如50nm)及ITO(厚度：例如70nm)而成的层叠膜(ITO/Ti)。
接着，对第二上部导电膜21’进行图案化，由此如图30的(b)所示，得到第二上部导电层21(21cvA)。第二上部导电层21(21cvA)形成为，从电介质基板1的法线方向观察时覆盖在接触孔CH_a内露出的源极金属层7(包含贴片电极15)的下部源极金属层S1的边缘及上部源极金属层S2的边缘。第二上部导电膜21’的图案化例如能够使用与第一上部导电膜19’同样的蚀刻剂来进行。
由此，得到天线单位区域U、栅极端子部GT、源极端子部ST、CS端子部CT、第一传输端子部PT1、第二传输端子部PT2、源极-栅极连接部SG、以及CS-源极连接部SC。
这样一来，制造了TFT基板102A。
这里，主要对与参考例2的TFT基板102R的第一制造方法不同的方面进行了说明，但也可以应用参照图27来进行说明的参考例2的TFT基板102R的第二制造方法制造本实施方式的TFT基板102A。
(变形例)
参照图31～图33，对本实施方式的变形例的TFT基板102B进行说明。有时对与TFT基板102A共同的结构标注共同的附图标记，并省略说明。
图31的(a)是TFT基板102B的发送接收区域R1的天线单位区域U的示意性俯视图，图31的(b)及(c)是TFT基板102B的非发送接收区域R2的示意性俯视图。图32的(a)是TFT基板102B的天线单位区域U的示意性剖视图，示出沿着图31的(a)中的A-A’线的截面。图32的(b)示出沿着图31的(b)中的B-B’线的源极-栅极连接部SG的截面，图32的(c)示出沿着图31的(b)中的C-C’线的栅极端子部GT的截面，图32的(d)示出沿着图31的(c)中的D-D’线的源极端子部ST的截面，图32的(e)示出沿着图31的(b)中的E-E’线的第二传输端子部PT2的截面，图33的(a)示出沿着图31的(b)中的F-F’线的第一传输端子部PT1的截面，图33的(b)示出沿着图31的(b)中的G-G’线的源极-栅极连接部SG的截面，图33的(c)示出沿着图31的(b)中的H-H’线的源极-栅极连接部SG的截面。
如图31的(a)及图32的(a)所示，TFT基板102B的天线单位区域U的第二上部导电层21cvB形成为，从电介质基板1的法线方向观察，覆盖在接触孔CH_a内露出的源极金属层7(包含贴片电极15)的下部源极金属层S1及上部源极金属层S2。
在具有这样的结构的TFT基板102B的扫描天线中，也能够得到与具有TFT基板102A的扫描天线同样的效果。
另外，如以下说明那样，TFT基板102B的各端子部、源极-栅极连接部SG以及CS-源极连接部SC还具有形成在包含于第一上部导电层19的上部连接部之上的、包含于第二上部导电层21的上部连接部。若各端子部还具有包含于第二上部导电层21的上部连接部，则能够有效地抑制在下部连接部产生腐蚀。若第二上部导电层21以覆盖包含于TFT基板102B的各端子部的第一上部导电层19的上部连接部的方式形成，则从抑制下部连接部的腐蚀的观点来看是更有效的。
不过，TFT基板102B的非发送接收区域R2并不限于图示的例子，例如可以与TFT基板102A相同，也可以与TFT基板102A适当地组合，还可以是任意的。TFT基板102A的各端子部、源极-栅极连接部SG以及CS-源极连接部SC的上部连接部包含于第一上部导电层19，但也可以代替于此，具有包含于第二上部导电层21的上部连接部。
·源极-栅极连接部SG
如图31的(b)、图32的(b)、图33的(b)以及图33的(c)所示，TFT基板102B的源极-栅极连接部SG在还具有包含于第二上部导电层21的上部连接部21sg的方面上与TFT基板102A的源极-栅极连接部SG不同。从电介质基板1的法线方向观察时，上部连接部21sg也可以以覆盖上部连接部19sg的方式形成。
·栅极端子部GT
如图31的(b)及图32的(c)所示，TFT基板102B的栅极端子部GT在还具有包含于第二上部导电层21的上部连接部21g的方面上与TFT基板102A的栅极端子部GT不同。从电介质基板1的法线方向观察时，上部连接部21g也可以以覆盖上部连接部19g的方式形成。
·源极端子部ST
如图31的(c)及图32的(d)所示，TFT基板102B的源极端子部ST在还具有包含于第二上部导电层21的上部连接部21s的方面上与TFT基板102A的源极端子部ST不同。从电介质基板1的法线方向观察时，上部连接部21s也可以以覆盖上部连接部19s的方式形成。
·CS端子部CT、CS-源极连接部SC
如图31的(b)所示，TFT基板102B的CS端子部CT在还具有包含于第二上部导电层21的上部连接部21c的方面上与TFT基板102A的CS端子部CT不同。从电介质基板1的法线方向观察时，上部连接部21c也可以以覆盖上部连接部19c的方式形成。
另外，如图31的(b)所示，TFT基板102B的CS-源极连接部SC在还具有包含于第二上部导电层21的上部连接部21sc的方面上，与TFT基板102A的CS-源极连接部SC不同。从电介质基板1的法线方向观察时，上部连接部21sc也可以以覆盖上部连接部19sc的方式形成。
·传输端子部PT
如图31的(b)及图33的(a)所示，TFT基板102B的第一传输端子部PT1在还具有包含于第二上部导电层21的上部连接部21p1的方面上与TFT基板102A的第一传输端子部PT1不同。从电介质基板1的法线方向观察时，上部连接部21p1也可以以覆盖上部连接部19p1的方式形成。该情况下，上部连接部21p1例如通过含有导电性颗粒的密封材料而与缝隙基板侧的传输端子用连接部连接。
如图32的(e)所示，TFT基板102B的第二传输端子部PT2在还具有包含于第二上部导电层21的上部连接部21p2的方面上与TFT基板102A的第二传输端子部PT2不同。从电介质基板1的法线方向观察时，上部连接部21p2也可以以覆盖上部连接部19p2的方式形成。
TFT基板102B根据TFT基板102A的制造方法，通过对第一上部导电膜19’以及第二上部导电膜21’的图案化形状进行变更而能够进行制造。即，以第一上部导电层19从电介质基板1的法线方向观察时覆盖在接触孔CH_a内露出的源极金属层7(包含贴片电极15)的下部源极金属层S1及上部源极金属层S2的方式形成第一上部导电层19即可，以第二上部导电层21从电介质基板1的法线方向观察时覆盖在接触孔CH_a内露出的源极金属层7(包含贴片电极15)的下部源极金属层S1的边缘及上部源极金属层S2的边缘的方式形成第二上部导电层21即可。另外，以第二上部导电层21覆盖非发送接收区域R2的各端子部及源极-栅极连接部SG的、包含于第一上部导电层19的上部连接部的方式形成第二上部导电层21即可。
本实施方式的TFT基板的制造方法并不限于上述的例子。例如，优选以第一上部导电层19和/或第二上部导电层21覆盖在接触孔CH_a内露出的下部源极金属层S1及上部源极金属层S2(包含贴片电极15)的方式形成第一上部导电层19及第二上部导电层21。
(天线单位的排列、栅极总线、源极总线的连接的例子)
在本发明的实施方式的扫描天线中，天线单位例如排列成同心圆状。
例如，在排列成m个同心圆的情况下，栅极总线例如对各圆设置各一根，合计设置m根栅极总线。若将发送接收区域R1的外径例如设为800mm，则m例如是200。若将最内侧的栅极总线设为第一，则在第一栅极总线连接有n个(例如30个)天线单位，在第m个栅极总线连接有nx个(例如620个)天线单位。
在这样的排列中，连接到各栅极总线的天线单位的数量不同。另外，在连接到构成最外侧的圆的nx个天线单位的nx根源极总线中、也连接到构成最内侧的圆的天线单位的n根源极总线连接有m个天线单位，但连接到其他源极总线的天线单位的数量可以比m小。
像这样，扫描天线中的天线单位的排列与LCD面板中的像素(点)的排列不同，通过栅极总线和/或源极总线连接的天线单位的数量不同。因此，若将所有的天线单位的电容(液晶电容+辅助电容)设为相同，则通过栅极总线和/或源极总线连接的电负荷不同。于是，存在向天线单位的电压的写入产生偏差的问题。
因此，为了防止该情况，例如优选通过调整辅助电容的电容值，或者调整连接到栅极总线和/或源极总线的天线单位的数量，将连接到各栅极总线及各源极总线的电负荷设为大致相同。
本发明的实施方式的扫描天线根据需要例如收纳于塑料制的箱体。优选对箱体使用不影响微波的发送接收的介电常数εM小的材料。另外，也可以在箱体的与发送接收区域R1对应的部分设置贯通孔。进一步，也可以设置遮光结构，以使液晶材料不暴露于光中。遮光结构例如设置成对从TFT基板101的电介质基板1和/或缝隙基板201的电介质基板51的侧面在电介质基板1和/或电介质基板51内传播，并向液晶射入的光进行遮光。介电各向异性ΔεM大的液晶材料，有的易于发生光劣化，优选不仅对紫外线，也对可见光中短波长的蓝色光进行遮光。例如通过使用黑色的粘合胶带等遮光性的胶带而能在需要的部位容易地形成遮光结构。
本发明的实施方式例如应用于移动体(例如船舶、飞机、汽车)所搭载的卫星通信、卫星广播用的扫描天线及其检查中。
附图标记说明
1：电介质基板
3：栅极金属层
3C：辅助电容对置电极
3G：栅极电极
3c、3g、3p1、3p2、3s：下部连接部
3sc：CS总线连接部
3sg：源极下部连接布线
3sgG：栅极总线连接部
4：栅极绝缘层
4a、4c、4g、4p1、4p2、4s：开口部
4sc1、4sg1：开口部
5：半导体层
6D：漏极接触部
6S：源极接触部
7：源极金属层
7C：辅助电容电极
7D：漏极电极
7S：源极电极
7c、7g、7p1、7p2、7s：下部连接部
7sc：CS下部连接布线
7sg：源极总线连接部
7sgG：栅极下部连接布线
11：层间绝缘层
11d：缺陷
11a、11c、11g、11p1、11p2：开口部
11s、11sc1、11sc2、11sg1、11sg2：开口部
15：贴片电极
19：上部导电层(第一上部导电层)
19cvA、19cvB、19cvC、19cvD：上部导电层
19a：贴片导电部
19c、19g、19p1、19p2、19s：上部连接部
19sc、19sg、19sgA、19sgB、19sgC：上部连接部
20：基底绝缘层
21：第二上部导电层
21cvA、21cvB：上部导电层
21c、21g、21p1、21p2、21s、21sc、21sg：上部连接部
51：电介质基板
52：第三绝缘层
54：电介质层(空气层)
55：缝隙电极
55L：下层
55M：主层
55U：上层
57：缝隙
58：第四绝缘层
60：上部连接部
65：反射导电板
70：供电装置
71：导电性珠
72：供电销
73：密封部
80：抗蚀层
101A、101B、101C、101D、102A、102B：TFT基板
101R、102R：TFT基板
201：缝隙基板
301：波导路径
1000A：扫描天线
CH_a、CH_c、CH_g：接触孔
CH_p1、CH_p2、CH＿s、CH＿sc1、CH＿sc2：接触孔
CH_sg1、CH_sg2：接触孔
CL：CS总线
CT：CS端子部
GD：栅极驱动器
GL：栅极总线
GT：栅极端子部
IT：端子部
LC：液晶层
PT：传输端子部
PT1：第一传输端子部
PT2：第二传输端子部
R1：发送接收区域
R2：非发送接收区域
R2a：第一非发送接收区域
R2b：第二非发送接收区域
Rs：密封区域
S1：下部源极金属层
S2：上部源极金属层
SC：CS-源极连接部
SD：源极驱动器
SG：源极-栅极连接部
SL：源极总线
ST：源极端子部
U：天线单位、天线单位区域

Claims (23)

1.一种TFT基板，其具有电介质基板、和排列在所述电介质基板上并分别具有TFT和与所述TFT的漏极电极电连接的贴片电极的多个天线单位区域，其特征在于，具有：
所述TFT的半导体层；
栅极金属层，其包含所述TFT的栅极电极；
栅极绝缘层，其形成在所述栅极金属层与所述半导体层之间；
源极金属层，其形成在所述半导体层上，并包含与所述半导体层电连接的源极电极及所述漏极电极；以及
接触层，其包含形成在所述半导体层与所述源极电极之间的源极接触部、和形成在所述半导体层与所述漏极电极之间的漏极接触部，
所述源极金属层具有包含下部源极金属层和上部源极金属层的层叠结构，其中，所述下部源极金属层含有从由Ti、Ta及W组成的组中选择的至少一种元素，所述上部源极金属层形成在所述下部源极金属层上，并含有Cu或Al，
从所述电介质基板的法线方向观察时，所述下部源极金属层的边缘位于比所述上部源极金属层的边缘靠内侧的位置，
从所述电介质基板的法线方向观察时，至少所述多个天线单位区域的所述下部源极金属层的边缘及所述上部源极金属层的边缘中的不与所述源极接触部或所述漏极接触部重叠的部分由至少两个无机层覆盖。
2.根据权利要求1所述的TFT基板，其特征在于，
从所述电介质基板的法线方向观察时，所述多个天线单位区域的所述下部源极金属层的边缘及所述上部源极金属层的边缘由所述至少两个无机层覆盖。
3.根据权利要求1或2所述的TFT基板，其特征在于，
所述半导体层位于所述栅极电极上，
所述TFT基板还具有：
层间绝缘层，其覆盖所述TFT；和
上部导电层，其形成在所述层间绝缘层上，
所述至少两个无机层包含所述层间绝缘层和所述上部导电层。
4.根据权利要求3所述的TFT基板，其特征在于，
所述源极金属层还包含所述贴片电极。
5.根据权利要求3或4所述的TFT基板，其特征在于，
所述上部导电层包含透明导电层。
6.根据权利要求3～5中的任一项所述的TFT基板，其特征在于，
所述上部导电层包含第一层和第二层，其中，所述第一层包含透明导电层，所述第二层形成于所述第一层之下，并由从由Ti层、MoNb层、MoNbNi层、MoW层、W层及Ta层组成的组中选择的至少一个层形成。
7.根据权利要求3～6中的任一项所述的TFT基板，其特征在于，
还具有配置在所述多个天线单位区域以外的区域的端子部，
所述端子部具有：
下部连接部，其包含于所述栅极金属层；
接触孔，其形成于所述栅极绝缘层及所述层间绝缘层，并到达所述下部连接部；
上部连接部，其包含于所述上部导电层，并在所述接触孔内与所述下部连接部连接。
8.根据权利要求3～7中的任一项所述的TFT基板，其特征在于，
所述上部导电层形成为，从所述电介质基板的法线方向观察时，至少覆盖所述多个天线单位区域的所述下部源极金属层的边缘及所述上部源极金属层的边缘中的不与所述源极接触部或所述漏极接触部重叠的部分。
9.根据权利要求3～8中的任一项所述的TFT基板，其特征在于，
所述上部导电层形成为，从所述电介质基板的法线方向观察时，覆盖所述多个天线单位区域的所述下部源极金属层的边缘及所述上部源极金属层的边缘。
10.根据权利要求3～9中的任一项所述的TFT基板，其特征在于，
所述上部导电层形成为，从所述电介质基板的法线方向观察时，覆盖所述多个天线单位区域的所述下部源极金属层及所述上部源极金属层。
11.根据权利要求1或2所述的TFT基板，其特征在于，
所述栅极电极位于所述源极电极及所述漏极电极之上，
所述TFT基板还具有：
层间绝缘层，其覆盖所述TFT；
第一上部导电层，其形成在所述层间绝缘层上；以及
第二上部导电层，其形成在所述第一上部导电层上，
所述至少两个无机层包含所述栅极绝缘层、所述层间绝缘层、所述第一上部导电层以及所述第二上部导电层中的任一个。
12.根据权利要求11所述的TFT基板，其特征在于，
所述源极金属层还包含所述贴片电极。
13.根据权利要求12所述的TFT基板，其特征在于，
从所述电介质基板的法线方向观察时，所述贴片电极的所述下部源极金属层的边缘及所述贴片电极的所述上部源极金属层的边缘由所述第一上部导电层及所述第二上部导电层覆盖。
14.根据权利要求12或13所述的TFT基板，其特征在于，
在所述栅极绝缘层及所述层间绝缘层形成有到达所述贴片电极的第一接触孔，
所述第一上部导电层和/或所述第二上部导电层覆盖在所述第一接触孔内露出的所述贴片电极。
15.根据权利要求11～14中的任一项所述的TFT基板，其特征在于，
所述第一上部导电层及所述第二上部导电层分别包含透明导电层。
16.根据权利要求11～15中的任一项所述的TFT基板，其特征在于，
所述第二上部导电层包含第一层和第二层，其中，所述第一层包含透明导电层，所述第二层形成于所述第一层之下，并由从由Ti层、MoNb层、MoNbNi层、MoW层、W层及Ta层组成的组中选择的至少一个层形成。
17.根据权利要求11～16中的任一项所述的TFT基板，其特征在于，
还具有配置在所述多个天线单位区域以外的区域的端子部，
所述端子部具有：
下部连接部，其包含于所述源极金属层；
第二接触孔，其形成于所述栅极绝缘层及所述层间绝缘层，并到达所述下部连接部；以及
上部连接部，其包含于所述第一上部导电层和/或所述第二上部导电层，并在所述第二接触孔内与所述下部连接部连接。
18.一种扫描天线，其特征在于，具备：
权利要求1～17中的任一项所述的TFT基板；
缝隙基板，其以与所述TFT基板对置的方式配置；
液晶层，其设置在所述TFT基板与所述缝隙基板之间；以及
反射导电板，其配置成隔着电介质层与所述缝隙基板的同所述液晶层相反侧的表面对置，
所述缝隙基板具有另一电介质基板、和形成于所述另一电介质基板的所述液晶层侧的表面的缝隙电极，
所述缝隙电极具有多个缝隙，所述多个缝隙分别与所述TFT基板的所述多个天线单位区域各自的所述贴片电极对应配置。
19.一种TFT基板的制造方法，该TFT基板具有电介质基板、和排列在所述电介质基板上并分别具有TFT和与所述TFT的漏极电极电连接的贴片电极的多个天线单位区域，
所述TFT的源极电极及所述漏极电极分别包含下部源极金属层和上部源极金属层，其中，所述下部源极金属层含有从由Ti、Ta及W组成的组中选择的至少一种元素，所述上部源极金属层形成在所述下部源极金属层上，并包含Cu或Al，所述TFT基板的制造方法的特征在于，包含：
工序(a)，在该工序(a)中，在所述电介质基板上形成所述TFT的栅极电极；
工序(b)，在该工序(b)中，在所述栅极电极上形成隔着绝缘膜与所述栅极电极重叠的所述TFT的半导体层、和与所述半导体层的上表面接触的接触部；
工序(c)，在该工序(c)中，在所述接触部上形成含有从由Ti、Ta及W组成的组中选择的至少一种元素的下部导电膜；
工序(d)，在该工序(d)中，在所述下部导电膜上形成含有Cu或Al的上部导电膜；
工序(e)，在该工序(e)中，在所述上部导电膜上形成抗蚀层；
工序(f)，在该工序(f)中，将所述抗蚀层作为蚀刻掩膜来对所述上部导电膜进行蚀刻，由此形成所述上部源极金属层；
工序(g)，在该工序(g)中，将所述抗蚀层作为蚀刻掩膜来对所述下部导电膜进行蚀刻，由此形成所述下部源极金属层；
工序(h)，在该工序(h)中，将所述抗蚀层作为蚀刻掩膜，通过干式蚀刻对所述接触部进行蚀刻，由此形成将所述半导体层与所述源极电极连接的源极接触部、和将所述半导体层与所述漏极电极连接的漏极接触部；
工序(i)，在该工序(i)中，形成覆盖所述TFT的层间绝缘层；
工序(j)，在该工序(j)中，在所述层间绝缘层上形成导电膜；以及
工序(k)，在该工序(k)中，对所述导电膜进行图案化，由此在所述层间绝缘层上形成上部导电层，
所述工序(k)包含形成所述上部导电层的工序，且所述上部导电层形成为，从所述电介质基板的法线方向观察时至少覆盖所述多个天线单位区域的所述下部源极金属层的边缘及所述上部源极金属层的边缘中的不与所述源极接触部或所述漏极接触部重叠的部分。
20.根据权利要求19所述的TFT基板的制造方法，其特征在于，
所述工序(k)包含形成所述上部导电层的工序，且所述上部导电层形成为，从所述电介质基板的法线方向观察时覆盖所述多个天线单位区域的所述下部源极金属层的边缘及所述上部源极金属层的边缘。
21.根据权利要求19或20所述的TFT基板的制造方法，其特征在于，
所述工序(k)包含形成所述上部导电层的工序，且所述上部导电层形成为，从所述电介质基板的法线方向观察时覆盖所述多个天线单位区域的所述下部源极金属层及所述上部源极金属层。
22.一种TFT基板的制造方法，该TFT基板具有电介质基板、和排列在所述电介质基板上并分别具有TFT和与所述TFT的漏极电极电连接的贴片电极的多个天线单位区域，
所述TFT的源极电极、所述漏极电极及所述贴片电极分别包含下部源极金属层和上部源极金属层，其中，所述下部源极金属层含有从由Ti、Ta及W组成的组中选择的至少一种元素，所述上部源极金属层形成在所述下部源极金属层上，并含有Cu或Al，所述TFT基板的制造方法的特征在于，包含：
工序(A)，在该工序(A)中，在所述电介质基板上形成所述TFT的半导体层、和与所述半导体层的上表面接触的接触部；
工序(B)，在该工序(B)中，在所述接触部上形成含有从由Ti、Ta及W组成的组中选择的至少一种元素的下部导电膜；
工序(C)，在该工序(C)中，在所述下部导电膜上形成含有Cu或Al的上部导电膜；
工序(D)，在该工序(D)中，在所述上部导电膜上形成抗蚀层；
工序(E)，在该工序(E)中，将所述抗蚀层作为蚀刻掩膜来对所述上部导电膜进行蚀刻，由此形成所述上部源极金属层；
工序(F)，在该工序(F)中，将所述抗蚀层作为蚀刻掩膜来对所述下部导电膜进行蚀刻，由此形成所述下部源极金属层；
工序(G)，在该工序(G)中，将所述抗蚀层作为蚀刻掩膜，通过干式蚀刻对所述接触部进行蚀刻，由此形成将所述半导体层与所述源极电极连接的源极接触部、和将所述半导体层与所述漏极电极连接的漏极接触部；
工序(H)，在该工序(H)中，在所述源极电极及所述漏极电极之上形成栅极绝缘膜；
工序(I)，在该工序(I)中，在所述栅极绝缘膜上形成隔着所述栅极绝缘膜与所述半导体层重叠的所述TFT的栅极电极；
工序(J)，在该工序(J)中，在所述栅极电极上形成覆盖所述TFT的层间绝缘膜；
工序(K)，在该工序(K)中，在所述栅极绝缘膜及所述层间绝缘膜形成到达所述贴片电极的接触孔，由此形成栅极绝缘层及层间绝缘层；
工序(L)，在该工序(L)中，在所述层间绝缘层上形成第一上部导电膜；
工序(M)，在该工序(M)中，对所述第一上部导电膜进行图案化，由此在所述层间绝缘层上形成第一上部导电层；
工序(N)，在该工序(N)中，在所述第一上部导电层上形成第二上部导电膜；以及
工序(O)，在该工序(O)中，对所述第二上部导电膜进行图案化，由此在所述第一上部导电层上形成第二上部导电层，
所述工序(M)包含形成所述第一上部导电层的工序，且所述第一上部导电层形成为，从所述电介质基板的法线方向观察时覆盖所述贴片电极的所述下部源极金属层的边缘及所述上部源极金属层的边缘，
所述工序(O)包含形成所述第二上部导电层的工序，且所述第二上部导电层形成为，从所述电介质基板的法线方向观察时覆盖所述贴片电极的所述下部源极金属层的边缘及所述上部源极金属层的边缘。
23.根据权利要求22所述的TFT基板的制造方法，其特征在于，
所述工序(M)及所述工序(O)包含形成所述第一上部导电层及所述第二上部导电层的工序，且所述第一上部导电层和/或所述第二上部导电层形成为，覆盖在所述接触孔内露出的所述贴片电极。
CN201910081931.1A 2018-01-30 2019-01-28 Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法 Active CN110098197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018013951A JP2019134032A (ja) 2018-01-30 2018-01-30 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
JP2018-013951 2018-01-30

Publications (2)

Publication Number Publication Date
CN110098197A true CN110098197A (zh) 2019-08-06
CN110098197B CN110098197B (zh) 2023-07-04

Family

ID=67392397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910081931.1A Active CN110098197B (zh) 2018-01-30 2019-01-28 Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法

Country Status (3)

Country Link
US (1) US10819006B2 (zh)
JP (1) JP2019134032A (zh)
CN (1) CN110098197B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110770882B (zh) * 2017-06-15 2023-12-01 夏普株式会社 Tft基板和具备tft基板的扫描天线
CN108808181B (zh) * 2018-07-20 2020-05-29 成都天马微电子有限公司 液晶移相器和天线
JP7284613B2 (ja) * 2019-03-29 2023-05-31 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US20210351512A1 (en) * 2020-04-02 2021-11-11 Kymeta Corporation Routing and layout in an antenna
CN113871818B (zh) * 2020-06-30 2022-07-26 上海天马微电子有限公司 移相器及其制作方法、天线及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140021475A1 (en) * 2012-07-18 2014-01-23 Lg Display Co., Ltd. Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
CN103560324A (zh) * 2006-05-24 2014-02-05 D·D·哈兹扎 基于可变介电常数的天线和阵列
US20160099500A1 (en) * 2014-10-06 2016-04-07 Nathan Kundtz Device, system and method to mitigate side lobes with an antenna array

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217640A (ja) 2001-01-17 2002-08-02 Radial Antenna Kenkyusho:Kk 平面アンテナ及び導波管
KR100858295B1 (ko) 2002-02-26 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 이의 제조 방법
JP2007295044A (ja) 2006-04-20 2007-11-08 Matsushita Electric Ind Co Ltd フェーズドアレイアンテナ
JP2007116573A (ja) 2005-10-24 2007-05-10 Toyota Central Res & Dev Lab Inc アレーアンテナ
CN101930134B (zh) 2009-06-19 2013-08-07 台均科技（深圳）有限公司 电磁感应式液晶面板及其制造方法和液晶显示器
WO2012050614A1 (en) 2010-10-15 2012-04-19 Searete Llc Surface scattering antennas
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9385435B2 (en) 2013-03-15 2016-07-05 The Invention Science Fund I, Llc Surface scattering antenna improvements
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110492238B (zh) 2014-02-19 2021-02-09 集美塔公司 可操纵的圆柱馈送全息天线的动态极化和耦合控制
US10431899B2 (en) 2014-02-19 2019-10-01 Kymeta Corporation Dynamic polarization and coupling control from a steerable, multi-layered cylindrically fed holographic antenna
US9893435B2 (en) 2015-02-11 2018-02-13 Kymeta Corporation Combined antenna apertures allowing simultaneous multiple antenna functionality
US9905921B2 (en) 2015-03-05 2018-02-27 Kymeta Corporation Antenna element placement for a cylindrical feed antenna
US9887455B2 (en) 2015-03-05 2018-02-06 Kymeta Corporation Aperture segmentation of a cylindrical feed antenna
CN107210534B (zh) 2015-10-09 2018-10-09 夏普株式会社 Tft基板、使用该tft基板的扫描天线以及tft基板的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560324A (zh) * 2006-05-24 2014-02-05 D·D·哈兹扎 基于可变介电常数的天线和阵列
US20140021475A1 (en) * 2012-07-18 2014-01-23 Lg Display Co., Ltd. Array substrate, manufacturing method of the same, and fabricating method of display device including the array substrate
US20160099500A1 (en) * 2014-10-06 2016-04-07 Nathan Kundtz Device, system and method to mitigate side lobes with an antenna array

Also Published As

Publication number Publication date
CN110098197B (zh) 2023-07-04
US20190237849A1 (en) 2019-08-01
JP2019134032A (ja) 2019-08-08
US10819006B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN110098197A (zh) Tft基板、具备tft基板的扫描天线、以及tft基板的制造方法
CN107431275B (zh) 扫描天线及其制造方法
CN110011054B (zh) Tft基板、具备tft基板的扫描天线、及tft基板的制造方法
US9524992B2 (en) Thin film transistor array panel and manufacturing method thereof
CN108140946A (zh) 扫描天线及其制造方法
CN111668242A (zh) Oled显示面板及其制备方法
US11431106B2 (en) TFT substrate, method for manufacturing TFT substrate, and scanned antenna
CN110914960B (zh) Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
KR20070063969A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN110770882B (zh) Tft基板和具备tft基板的扫描天线
US11239370B2 (en) TFT substrate and scanning antenna provided with TFT substrate
CN110943300B (zh) 扫描天线及tft基板
CN109616769A (zh) Tft基板、具有tft基板的扫描天线及tft基板的制造方法
US20160260749A1 (en) Thin film transistor substrate and method of manufacturing the same
CN109687144A (zh) Tft基板及具备tft基板的扫描天线
CN104777640B (zh) 液晶显示器及其制造方法
CN110998965B (zh) 扫描天线和扫描天线的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant