CN110086475A - 发送器设备及其信号处理方法 - Google Patents

发送器设备及其信号处理方法 Download PDF

Info

Publication number
CN110086475A
CN110086475A CN201910250184.XA CN201910250184A CN110086475A CN 110086475 A CN110086475 A CN 110086475A CN 201910250184 A CN201910250184 A CN 201910250184A CN 110086475 A CN110086475 A CN 110086475A
Authority
CN
China
Prior art keywords
group
bit
column
interleaver
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910250184.XA
Other languages
English (en)
Other versions
CN110086475B (zh
Inventor
郑鸿实
明世澔
金庆中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020140026298A external-priority patent/KR20150005426A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201910250184.XA priority Critical patent/CN110086475B/zh
Publication of CN110086475A publication Critical patent/CN110086475A/zh
Application granted granted Critical
Publication of CN110086475B publication Critical patent/CN110086475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/04—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6538—ATSC VBS systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

提供了发送器设备及其信号处理方法。发送器设备包括：编码器，被构造为通过执行低密度奇偶校验(LDPC)编码来产生LDPC；交织器，被构造为对LDPC码字进行交织；以及调制器，被构造为将交织的LDPC码字映射到调制符号上。调制器将构成LDPC码字的多个组之中的预定组中所包括的比特映射到调制符号中的预定比特上。

Description

发送器设备及其信号处理方法
本申请是向国家知识产权局提交的申请日为2014年07月04日、标题为“发送器设备及其信号处理方法”、申请号为201480038616.6的申请的分案申请。
技术领域
与示例性实施例一致的设备和方法涉及一种发送器设备及其信号处理方法，更具体地，涉及一种处理数据并发送数据的发送器设备及其信号处理方法。
背景技术
对现有技术的描述：在21世纪信息化社会中，广播通信服务进入数字化、多信道、宽带和高质量的时代。具体地说，随着更高质量数字电视、便携式多媒体播放器(PMP)和便携式广播设备近年来被使用，对用于接收数字广播服务的各种方法的需求日益增长。
许多标准组已经建立了满足这样的需求的各种标准，以提供满足用户需要的各种服务。然而，仍需要一种用于提供具有更鲁棒的编码和解码性能的改进服务的方法。
发明内容
技术问题
一个或更多个示例性实施例可克服以上缺点以及以上没有描述的其他缺点。然而，理解的是，一个或更多个示例性实施例不要求克服上述缺点，并且可能不克服上述问题中的任何一个。
一个或更多个示例性实施例提供一种发送器设备及其信号处理方法，该发送器设备可将低密度奇偶校验(LDPC)码字的多个组之中的预定组中所包括的比特映射到调制符号的预定比特上，并发送该比特。
技术方案
根据示例性实施例的一方面，提供一种发送器设备，该发送器设备包括：编码器，被构造为通过执行LDPC编码来产生LDPC码字；交织器，被构造为对LDPC码字进行交织；以及调制器，被构造为将交织的LDPC码字映射到调制符号上，其中，调制器将构成LDPC码字的多个组之中的预定组中所包括的比特映射到调制符号中的预定比特上。
所述多个组中的每个组可由360个比特形成。
交织器可包括：奇偶交织器，被构造为对构成LDPC码字的奇偶比特进行交织；组交织器，被构造为通过将奇偶交织的LDPC码字划分到所述多个组中并且重新排列所述多个组的次序来执行组交织；以及块交织器，被构造为执行次序已经被重新排列的所述多个组的块交织。
组交织器可基于等式11来重新排列所述多个组的次序。
在方程11中，π(j)可基于LDPC码字的长度、调制方法和码率中的至少一个而被确定。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为6/15时，π(j)可被如表37中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为8/15时，π(j)可被如表38中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为10/15时，π(j)可被如表39中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为10/15时，π(j)可被如表40中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为12/15时，π(j)可被如表41中那样定义。
块交织器可通过如下操作来执行块交织：沿列方向以组为单位将所述多个组写入到多个列中的每个列中，并沿行方向读取所述多个组以组为单位被写入到的所述多个列的每个行。
块交织器为了将所述多个组写入到所述多个列中的每个列中可将所述多个列划分为至少两个部分，依次将所述多个组之中的至少一些组写入到所述多个列中的每个列的第一部分中，并将所述多个组中的其余的组写入到所述多个列中的每个列的其他部分中。
组交织器可重新排列所述多个组的次序，以使得包括将被映射到不同调制符号的同一位置上的比特的组被依次排列为彼此相邻，以便块交织器将所述多个组之中的预定组写入到所述多个列之中的预定列中。
调制器可通过将从所述预定列输出的比特映射到调制符号中的预定比特上来产生调制符号。
根据另一示例性实施例的一方面，提供一种发送器设备的信号处理方法，该信号处理方法包括：通过执行LDPC编码来产生LDPC码字；对LDPC码字进行交织；并将交织的LDPC码字映射到调制符号上，其中，将交织的LDPC码字映射到调制符号上的步骤包括：将构成LDPC码字的多个组之中的预定组中所包括的比特映射到调制符号中的预定比特上。
所述多个组中的每个可由360个比特形成。
交织的步骤可包括：对构成LDPC码字的奇偶比特进行交织；通过将奇偶交织的LDPC码字划分到所述多个组中并且重新排列所述多个组的次序来执行组交织；并执行次序已经被重新排列的所述多个组的块交织。
以逐组的方式重新排列所述多个组的次序的步骤可包括：基于等式11以逐组的方式重新排列所述多个组的次序。
在等式11中，π(j)可基于LDPC码字的长度、调制方法和码率中的至少一个而被确定。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为6/15时，π(j)可被如表37中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为8/15时，π(j)可被如表38中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为10/15时，π(j)可被如表39中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为10/15时，π(j)可被如表40中那样定义。
当LDPC码字的长度为64800，调制方法为256-QAM并且码率为12/15时，π(j)可被如表41中那样定义。
对所述多个组进行块交织的步骤可包括：沿列方向以组为单位将所述多个组写入到多个列中的每个列中，并沿行方向读取所述多个组以组为单位被写入到的所述多个列的每个行。
对所述多个组进行块交织的步骤可包括：将所述多个列划分为至少两个部分，依次将所述多个组之中的至少一些组写入到所述多个列中的每个列的第一部分中，并将所述多个组中的其余的组写入到所述多个列中的每个列的其他部分中。
以逐组的方式重新排列所述多个组的次序的步骤可被执行为使得包括将被映射到不同调制符号的同一位置上的比特的组被依次排列为彼此相邻，以使得所述多个组之中的预定组被写入到所述多个列之中的预定列中。
将LDPC码字映射到调制符号上的步骤可包括：通过将从所述预定列输出的比特映射到调制符号中的预定比特上来产生调制符号。
有益效果
根据上述各种示例性实施例，可提供改进的解码和接收性能。
附图说明
通过参照附图详细地描述示例性实施例，以上和/或其他方面将更清楚，其中：
图1是示出根据示例性实施例的发送器设备的构造的框图；
图2和图3是示出根据示例性实施例的奇偶校验矩阵的构造的示图；
图4是示出根据示例性实施例的交织器的构造的框图；
图5至图7是示出根据示例性实施例的用于以组为基础对LDPC码字进行处理的方法的示图；
图8至图11是示出根据示例性实施例的块交织器的构造和交织方法的示图；
图12和图13是示出根据示例性实施例的解复用器的操作的示图；
图14是示出根据示例性实施例的均匀星座调制方法的示例的示图；
图15至图19是示出根据示例性实施例的非均匀星座调制方法的示例的示图；
图20至图22是示出当根据示例性实施例的信号处理方法被应用时的性能的示图；
图23是示出根据另一示例性实施例的交织器的构造的框图；
图24至图26是示出根据示例性实施例的块-行交织器的构造和交织方法的示图；
图27是示出根据示例性实施例的接收器设备的构造的框图；
图28和图29是示出根据示例性实施例的去交织器的构造的框图；
图30是示出根据示例性实施例的信号处理方法的流程图；以及
图31是被提供来解释根据示例性实施例的块去交织器的示图。
最佳实施方式
具体实施方式
在下文中，将参照附图来更详细地描述各种示例性实施例。
在以下描述中，当相同的元件在不同附图中被描绘时，相同的编号用于这些元件。描述中定义的内容(诸如详细构造和元件)被提供来帮助全面理解示例性实施例。因此，显而易见的是，可以在没有这些具体定义的内容的情况下实现示例性实施例。另外，因为相关领域中已知的功能或元件将以不必要的细节模糊示例性实施例，所以不对它们进行详细描述。
图1是示出根据示例性实施例的发送器设备的构造的框图。参照图1，发送器设备100包括编码器110、交织器120和调制器130(或星座映射器)。
编码器110通过执行低密度奇偶校验(LDPC)编码来产生LDPC码字。编码器110可包括执行LDPC编码的LDPC编码器(未示出)。
具体地说，编码器110对输入比特进行LDPC编码以编码成信息字比特，以产生由该信息字比特和奇偶比特(即，LDPC奇偶比特)形成的LDPC码字。这里，因为用于LDPC编码的LDPC码是系统码，所以信息字比特可照原样被包括在LDPC码字中。
LDPC码字由信息字比特和奇偶比特形成。例如，LDPC码字由Nldpc个比特形成，并且包括Kldpc个信息字比特和Nparity＝Nldpc-Kldpc个奇偶比特。
在这种情况下，编码器110可通过基于奇偶校验矩阵执行LDPC编码来产生LDPC码字。也就是说，因为LDPC编码是用于产生满足H·CT＝0的LDPC码字的处理，所以编码器110在执行LDPC编码时可使用奇偶校验矩阵。在此，H是奇偶校验矩阵，C是LDPC码字。
对于LDPC编码，发送器设备100可包括单独的存储器，并且可预存各种格式的奇偶校验矩阵。
例如，发送器设备100可预存有线数字视频广播-版本2(DVB-C2)、第二代卫星数字视频广播(DVB-S2)、第二代地面数字视频广播(DVB-T2)等中定义的奇偶校验矩阵，或者可预存北美数字广播标准系统高级电视系统委员会(ATSC)3.0标准中定义的奇偶校验矩阵，其中，ATSC 3.0标准目前正在被建立。然而，这仅仅是示例，除了这些奇偶校验矩阵之外，发送器设备100还可预存其他格式的奇偶校验矩阵。
在下文中，将参照图2和图3来详细解释奇偶校验矩阵的构造。
首先，参照图2，奇偶校验矩阵200由信息字子矩阵210和奇偶子矩阵220形成，其中，信息字子矩阵210对应于信息字比特，奇偶子矩阵220对应于奇偶比特。在奇偶校验矩阵200中，除了具有1的元素之外的元素具有0。
信息字子矩阵210包括Kldpc个列，奇偶子矩阵220包括Nparity＝Nldpc-Kldpc个列。奇偶校验矩阵200的行数与奇偶子矩阵220的列数Nparity＝Nldpc-Kldpc相同。
另外，在奇偶校验矩阵200中，Nldpc是LDPC码字的长度，Kldpc是信息字比特的长度，Nparity＝Nldpc-Kldpc是奇偶比特的长度。LDPC码字、信息字比特和奇偶比特的长度意指LDPC码字、信息字比特和奇偶比特中的每一个中所包括的比特的数量。
在下文中，将详细解释信息字子矩阵210和奇偶子矩阵220的构造。
信息字子矩阵210包括Kldpc个列(即，从第0列至第(Kldpc-1)列)，并且遵循以下规则：
首先，信息字子矩阵210的Kldpc个列之中的M个列属于同一组，Kldpc个列被划分为Kldpc/M个列组。在每个列组中，列被从紧邻的前一个列循环移位Qldpc或Qldpc个比特。
在此，M是包括多个列的列组的模式在信息字子矩阵210中按其重复的间隔(例如，M＝360)，Qldpc是一个列在信息字子矩阵210中被从同一列组中的紧邻的前一个列循环移位的大小。M和Qldpc是整数，并且被确定为满足Qldpc＝(Nldpc-Kldpc)/M。在这种情况下，Kldpc/M也是整数。M和Qldpc可根据LDPC码字的长度和码率而具有各种值。
例如，当M＝360并且LDPC码字的长度Nldpc为64800时，Qldpc可被如下面呈现的表1中那样定义，当M＝360并且LDPC码字的长度Nldpc为16200时，Qldpc可被如下面呈现的表2中那样定义。
[表1]
码率 N<sub>ldpc</sub> M Q<sub>ldpc</sub>
5/15 64800 360 120
6/15 64800 360 108
7/15 64800 360 96
8/15 64800 360 84
9/15 64800 360 72
10/15 64800 360 60
11/15 64800 360 48
12/15 64800 360 36
13/15 64800 360 24
[表2]
码率 N<sub>ldpc</sub> M Q<sub>ldpc</sub>
5/15 16200 360 30
6/15 16200 360 27
7/15 16200 360 24
8/15 16200 360 21
9/15 16200 360 18
10/15 16200 360 15
11/15 16200 360 12
12/15 16200 360 9
13/15 16200 360 6
第二，当第i列组(i＝0，1，…，Kldpc/M-1)的第0列的度数为Di(在此，度数是存在于每个列中的值1的数量，属于同一列组的所有列都具有相同的度数)，并且第i列组的第0列中1所在的每个行的位置(或索引)为时，第i列组中的第j列中第k个权重-1所在的行的索引(即，第i列组的第j列中第k个1所在的行的索引)由以下方程1确定：
其中，k＝0，1，2，…，Di-1；i＝0，1，…，Kldpc/M-1；j＝1，2，…，M-1。
等式1可被表达为以下等式2：
其中，k＝0，1，2，…，Di-1；i＝0，1，…，Kldpc/M-1；j＝1，2，…，M-1。
在以上方程中，是第i列组中的第j列中第k个权重-1所在的行的索引，Nldpc是LDPC码字的长度，Kldpc是信息字比特的长度，Di是属于第i列组的列的度数，M是属于单个列组的列的数量，Qldpc是该列组中的每列被循环移位的大小。
结果，参照这些等式，当只有是已知的时，第i列组中的第j列中第k个权重-1所在的行的索引可以是已知的。因此，当每个列组的第一列中第k个权重-1所在的行的索引值被存储时，具有图2的构造的奇偶校验矩阵200(即，奇偶校验矩阵200的信息字子矩阵210)中权重-1所在的列和行的位置可以是已知的。
根据上述规则，属于第i列组的所有列都具有相同的度数Di。因此，根据上述规则存储关于奇偶校验矩阵的信息的LDPC码字可被简洁地如下表达。
例如，当Nldpc为30、Kldpc为15、Qldpc为3时，三个列组的第0列中权重-1所在的行的位置信息可用等式3的序列来表达，并且可被称为“权重-1位置序列”。
其中，是第i列组中的第j列中第k个权重-1所在的行的索引。
像等式3(其表达每个列组的第0列中1所在的行的索引)那样的权重-1位置序列可被如下面呈现的表3中那样简洁地表达。
[表3]
表3示出奇偶校验矩阵中的具有权重-1(即，值1)的元素的位置，第i个权重-1位置序列用属于第i列组的第0列中权重-1所在的行的索引来表达。
基于以上描述，根据示例性实施例的奇偶校验矩阵的信息字子矩阵210可被如下面呈现的表4至表26中那样定义。
具体地说，表4至表26示出信息字子矩阵210的第i列组的第0列中1所在的行的索引。也就是说，信息字子矩阵210由多个列组形成，每个列组包括M个列，所述多个列组中的每个列祖的第0列中1的位置可由表4至表26定义。
在此，第i列组的第0列中1所在的行的索引意指“奇偶比特累加器的地址”。“奇偶比特累加器的地址”具有与DVB-C2/S2/T2标准或目前正被建立的ATSC 3.0标准中定义的意义相同的意义，因此，省略其详细解释。
例如，当LDPC码字的长度Nldpc为16200，码率R为5/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表4中所示：
[表4]
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为6/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表5中所示：
[表5]
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为7/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表6中所示：
[表6]
i 第i列组的第0列中1所在的行的索引
0 432 655 893 942 1285 1427 1738 2199 2441 2565 2932 3201 4144 4419 4678 4963 5423 5922 6433 6564 6656 7478 7514 7892
1 220 453 690 826 1116 1425 1488 1901 3119 3282 3568 3800 3953 4071 4782 5038 5555 6838 6871 7131 7609 7850 8317 8443
2 300 454 497 930 1757 2145 2314 2372 2467 2819 3191 3256 3699 3984 4538 4965 5461 5742 5912 6135 6649 7636 8078 8455
3 24 65 565 609 990 1319 1394 1465 1918 1976 2463 2987 3330 3677 4195 4240 4947 5372 6453 6950 7066 8412 8500 8599
4 1373 4668 5324 7777
5 189 3930 5766 6877
6 3 2961 4207 5747
7 1108 4768 6743 7106
8 1282 2274 2750 6204
9 2279 2587 2737 6344
10 2889 3164 7275 8040
11 133 2734 5081 8386
12 437 3203 7121
13 4280 7128 8490
14 619 4563 6206
15 2799 6814 6991
16 244 4212 5925
17 1719 7657 8554
18 53 1895 6685
19 584 5420 6856
20 2958 5834 8103
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为8/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表7、表8或表9中所示：
[表7]
i 第i列组的第0列中1所在的行的索引
0 32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5274 5700 6969 7115 7138 7189
1 1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2 2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
3 574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
4 14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
5 4075 4188 7313 7553
6 5145 6018 7148 7507
7 3198 4858 6983 7033
8 3170 5126 5625 6901
9 2839 6093 7071 7450
10 11 3735 5413
11 2497 5400 7238
12 2067 5172 5714
13 1889 7173 7329
14 1795 2773 3499
15 2695 2944 6735
16 3221 4625 5897
17 1690 6122 6816
18 5013 6839 7358
19 1601 6849 7415
20 2180 7389 7543
21 2121 6838 7054
22 1948 3109 5046
23 272 1015 7464
[表8]
[表9]
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为9/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表10中所示：
[表10]
i 第i列组的第0列中1所在的行的索引
0 350 462 1291 1383 1821 2235 2493 3328 3353 3772 3872 3923 4259 4426 4542 4972 5347 6217 6246 6332 6386
1 177 869 1214 1253 1398 1482 1737 2014 2161 2331 3108 3297 3438 4388 4430 4456 4522 4783 5273 6037 6395
2 347 501 658 966 1622 1659 1934 2117 2527 3168 3231 3379 3427 3739 4218 4497 4894 5000 5167 5728 5975
3 319 398 599 1143 1796 3198 3521 3886 4139 4453 4556 4636 4688 4753 4986 5199 5224 5496 5698 5724 6123
4 162 257 304 524 945 1695 1855 2527 2780 2902 2958 3439 3484 4224 4769 4928 5156 5303 5971 6358 6477
5 807 1695 2941 4276
6 2652 2857 4660 6358
7 329 2100 2412 3632
8 1151 1231 3872 4869
9 1561 3565 5138 5303
10 407 794 1455
11 3438 5683 5749
12 1504 1985 3563
13 440 5021 6321
14 194 3645 5923
15 1217 1462 6422
16 1212 4715 5973
17 4098 5100 5642
18 5512 5857 6226
19 2583 5506 5933
20 784 1801 4890
21 4734 4779 4875
22 938 5081 5377
23 127 4125 4704
24 1244 2178 3352
25 3659 6350 6465
26 1686 3464 4336
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为10/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表11、表12或表13中所示：
[表11]
i 第i列组的第0列中1所在的行的索引
0 76 545 1005 1029 1390 1970 2525 2971 3448 3845 4088 4114 4163 4373 4640 4705 4970 5094
1 14 463 600 1676 2239 2319 2326 2815 2887 4278 4457 4493 4597 4918 4989 5038 5261 5384
2 451 632 829 1006 1530 1723 2205 2587 2801 3041 3849 4382 4595 4727 5006 5156 5224 5286
3 211 265 1293 1777 1926 2214 2909 2957 3178 3278 3771 4547 4563 4737 4879 5068 5232 5344
4 6 2901 3925 5384
5 2858 4152 5006 5202
6 9 1232 2063 2768
7 7 11 2781 3871
8 12 2161 2820 4078
9 3 3510 4668 5323
10 253 411 3215 5241
11 3919 4789 5040 5302
12 12 5113 5256 5352
13 9 1461 4004 5241
14 1688 3585 4480 5394
15 8 2127 3469 4360
16 2827 4049 5084 5379
17 1770 3331 5315 5386
18 1885 2817 4900 5088
19 2568 3854 4660
20 1604 3565 5373
21 2317 4636 5156
22 2480 2816 4094
23 14 4518 4826
24 127 1192 3872
25 93 2282 3663
26 2962 5085 5314
27 2078 4277 5089
28 9 5280 5292
29 50 2847 4742
[表12]
i 第i列组的第0列中1所在的行的索引
0 446 449 544 788 992 1389 1800 1933 2461 2975 3186 3442 3733 3773 4076 4308 4323 4605 4882 5034 5080 5135 5146 5269 5307
1 25 113 139 147 307 1066 1078 1572 1773 1957 2143 2609 2642 2901 3371 3414 3935 4141 4165 4271 4520 4754 4971 5160 5179
2 341 424 1373 1559 1953 2577 2721 3257 3706 4025 4273 4689 4995 5005
3 442 465 1892 2274 2292 2999 3156 3308 3883 4084 4316 4636 4743 5200
4 22 1809 2406 3332 3359 3430 3466 4610 4638 5224 5280 5288 5337 5381
5 29 1203 1444 1720 1836 2138 2902 3501 3642 4138 4269 4457 4965 5315
6 1138 2493 3852 4802
7 3050 5361 5396
8 278 399 4810
9 1200 3577 4904
10 1705 2811 3448
11 2180 4242 5336
12 4539 5069 5363
13 3318 3645 4427
14 2902 5134 5176
15 5123 5130 5229
16 47 4474 5356
17 2399 3981 5067
18 2377 2465 5080
19 2413 2471 5328
20 2502 4911 5329
21 4770 5139 5356
22 3263 4000 4022
23 648 2015 4867
24 311 2309 4063
25 1284 3246 3740
26 7 1080 820
27 1261 2408 4608
28 3838 4076 4842
29 2294 4592 5254
[表13]
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为11/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表14中所示：
[表14]
i 第i列组的第0列中1所在的行的索引
0 108 297 703 742 1345 1443 1495 1628 1812 2341 2559 2669 2810 2877 3442 3690 3755 3904 4264
1 180 211 477 788 824 1090 1272 1578 1685 1948 2050 2195 2233 2546 2757 2946 3147 3299 3544
2 627 741 1135 1157 1226 1333 1378 1427 1454 1696 1757 1772 2099 2208 2592 3354 3580 4066 4242
3 9 795 959 989 1006 1032 1135 1209 1382 1484 1703 1855 1985 2043 2629 2845 3136 3450 3742
4 230 413 801 829 1108 1170 1291 1759 1793 1827 1976 2000 2423 2466 2917 3010 3600 3782 4143
5 56 142 236 381 1050 1141 1372 1627 1985 2247 2340 3023 3434 3519 3957 4013 4142 4164 4279
6 298 1211 2548 3643
7 73 1070 1614 1748
8 1439 2141 3614
9 284 1564 2629
10 607 660 855
11 1195 2037 2753
12 49 1198 2562
13 296 1145 3540
14 1516 2315 2382
15 154 722 4016
16 759 2375 3825
17 162 194 1749
18 2335 2422 2632
19 6 1172 2583
20 726 1325 1428
21 985 2708 2769
22 255 2801 3181
23 2979 3720 4090
24 208 1428 4094
25 199 3743 3757
26 1229 2059 4282
27 458 1100 1387
28 1199 2481 3284
29 1161 1467 4060
30 959 3014 4144
31 2666 3960 4125
32 2809 3834 4318
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为12/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表15或表16中所示：
[表15]
i 第i列组的第0列中1所在的行的索引
0 3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
1 59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
2 155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
3 79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
4 4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
5 175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
6 1388 2241 3118 3148
7 143 506 2067 3148
8 1594 2217 2705
9 398 988 2551
10 1149 2588 2654
11 678 2844 3115
12 1508 1547 1954
13 1199 1267 1710
14 2589 3163 3207
15 1 2583 2974
116 2766 2897 3166
17 929 1823 2742
18 1113 3007 3239
19 1753 2478 3127
20 0 509 1811
21 1672 2646 2984
22 965 1462 3230
23 3 1077 2917
24 1183 1316 1662
25 968 1593 3239
26 64 1996 2226
27 1442 2058 3181
28 513 973 1058
29 1263 3185 3229
30 681 1394 3017
31 419 2853 3217
32 3 2404 3175
33 24117 2792 2854
34 1879 2940 3235
35 647 1704 3060
[表16]
i 第i列组的第0列中1所在的行的索引
0 69 170 650 1107 1190 1250 1309 1486 1612 1625 2091 2416 2580 2673 2921 2995 3175 3234
1 299 652 680 732 1197 1394 1779 1848 1885 2206 2266 2286 2706 2795 3206 3229
2 107 133 351 640 805 1136 1175 1479 1817 2068 2139 2586 2809 2855 2862 2930
3 75 458 508 546 584 624 875 1948 2363 2471 2574 2715 3008 3052 3070 3166
4 0 7 897 1664 1981 2172 2268 2272 2364 2873 2902 3016 3020 3121 3203 3236
5 121 399 550 1157 1216 1326 1789 1838 1888 2160 2537 2745 2949 3001 3020 3152
6 1497 2022 2726 2871
7 872 2320 2504 3234
8 851 1684 3210 3217
9 1807 2918 3178
10 671 1203 2343
11 405 490 3212
12 1 1474 3235
13 527 1224 2139
14 3 1997 2072
15 833 2366 3183
16 385 1309 3196
17 1343 2691 3153
18 1815 2048 2394
19 812 2055 2926
20 166 826 2807
21 1 493 2961
22 2218 3032 3153
23 2099 2885 3228
24 1214 2677 3216
25 2292 2422 2835
26 574 2138 3053
27 576 1409 1912
28 354 1631 3142
29 3211 3228 3239
30 1335 2938 3184
31 729 995 1520
32 537 3115 3233
33 4 2631 3231
34 1130 2851 3030
35 1136 2728 3203
在另一示例中，当LDPC码字的长度Nldpc为16200，码率R为13/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表17中所示：
[表17]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率R为5/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表18中所示：
[表18]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率R为6/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表19中所示：
[表19]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率R为7/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表20或表21中所示：
[表20]
[表21]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率R为8/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表22中所示：
[表22]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率R为9/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表23中所示：
[表23]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率R为10/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表24或表25中所示：
[表24]
[表25]
在另一示例中，当LDPC码字的长度Nldpc为64800，码率R为12/15，并且M为360时，信息字子矩阵210的第i列组的第0列中1所在的行的索引如下面呈现的表26中所示：
[表26]
根据示例性实施例，即使当如上述表4至表26中所示的与奇偶校验矩阵200的第i列组对应的序列中的数字(即，索引)的次序改变时，改变的奇偶校验矩阵也是用于相同LDPC码的奇偶校验矩阵。因此，表4至表26中的与第i列组对应的序列中的数字的次序改变的情况被本发明构思涵盖。
根据示例性实施例，即使当表4至表26中与一个列组对应的一个序列改变以及与对应于另一个列组的另一个序列彼此改变为对方时，LDPC码的图表上的周期特性和代数特性(诸如度数分布)也不改变。因此，表4至表26中所示的序列的排列次序改变的情况也被本发明构思涵盖。
另外，即使当Qldpc的倍数相等地与表4至表26中的与某一列组对应的所有数字(即，索引)相加时，LDPC码的图表上的周期特性和代数特性(诸如度数分布)也不改变。因此，将Qldpc的倍数相等地与表4至表26中所示的序列相加的结果也被本发明构思涵盖。然而，应指出，当通过将Qldpc的倍数与给定序列相加而获得的结果值大于或等于(Nldpc-Kldpc)时，应改为应用通过将对(Nldpc-Kldpc)的模运算应用于该结果值而获得的值。
一旦信息字子矩阵210的第i列组的第0列中1所在的行的位置被如表4至表26中所示那样定义，每个列组的另一个列中1所在的行的位置就可被定义，因为第0列中1所在的行的位置在下一个列中被循环移位Qldpc。
例如，在表4的情况下，在信息字子矩阵210的第0列组的第0列中，1存在于第245行、第449行、第491行、……。
在这种情况下，因为Qldpc＝(Nldpc-Kldpc)/M＝(16200-5400)/360＝30，所以第0列组的第1列中1所在的行的索引可以为275(＝245+30)、479(＝449+30)、521(＝491+30)、……，第0列组的第2列中1所在的行的索引可以为305(＝275+30)、509(＝479+30)、551(＝521+30)。
图2中所示的奇偶校验矩阵200的奇偶子矩阵220可以被如下定义。
奇偶子矩阵220包括Nldpc-Kldpc个列(即，第Kldpc列至第(Nlpdc-1)列)，并且具有双对角构造。因此，奇偶子矩阵220中所包括的列之中的除了最后一个列(即，第(Nldpc-1)列)之外的列的度数为2，最后一个列的度数为1。
结果，奇偶校验矩阵200的信息字子矩阵210可由表4至表26定义，并且奇偶子矩阵220可具有双对角构造。
当图2中所示的奇偶校验矩阵200的列和行被基于等式4和等式5置换(permutate)时，图2中所示的奇偶校验矩阵可变为图3中所示的奇偶校验矩阵300。
下面将解释用于基于等式4和等式5置换的方法。因为行置换和列置换应用相同的原理，所以将以举例的方式对行置换进行解释。
在行置换的情况下，关于第X行，计算满足X＝Qldpc×i+j的i和j，并通过将计算的i和j分配给M×j+i来置换第X行。例如，关于第7行，满足7＝2×i+j的i和j分别为3和1。因此，第7行被置换为第13行(10×1+3＝13)。
当行置换和列置换用上述方法执行时，图2的奇偶校验矩阵可被转换为图3的奇偶校验矩阵。
参照图3，奇偶校验矩阵300被划分为多个奇偶块，并且M×M的准循环矩阵对应于每个奇偶块。
因此，具有图3的构造的奇偶校验矩阵300由M×M的矩阵单元形成。也就是说，M×M的子矩阵被排列在所述多个奇偶块中，构成奇偶校验矩阵300。
因为奇偶校验矩阵300由M×M的准循环矩阵形成，所以M个列可被称为列块，M个行可被称为行块。因此，具有图3的构造的奇偶校验矩阵300由Nqc_column＝Nldpc/M个列块和Nqc_row＝Nparity/M个行块形成。
在下文中，将解释M×M的子矩阵。
首先，第0个行块的第(Nqc_column-1)个列块具有下面呈现的等式6中所示的形式：
如上所述，A 330为M×M矩阵，第0行和第(M-1)列的值全都为“0”，并且关于0≤i≤(M-2)，第i列的第(i+1)行为“1”，其他值为“0”。
第二，关于奇偶子矩阵320中的0≤i≤(Nldpc-Kldpc)/M-1，第(Kldpc/M+i)个列块的第i个行块由单位矩阵IM×M340构成。另外，关于0≤i≤(Nldpc-Kldpc)/M-2，第(Kldpc/M+i)个列块的第(i+1)个行块由单位矩阵IM×M340构成。
第三，构成信息字子矩阵310的块350可具有周期矩阵P的循环移位格式或者周期矩阵P的循环移位矩阵的加法格式(或重叠格式)。
例如，周期矩阵P被向右循环移位1的格式可用下面呈现的等式7来表达：
周期矩阵P是具有M×M大小的方阵，并且是在其中M个行中的每一个行的权重为1、M个列中的每一个列的权重为1的矩阵。当aij为0时，周期矩阵P(即，P0)指示单位矩阵IM×M，当aij为∞时，P∞为零矩阵。
在图3的奇偶校验矩阵300中存在的其中第i个行块和第j个列块相交的子矩阵可以为因此，i和j指示与信息字对应的奇偶块中的行块的编号和列块的编号。因此，在奇偶校验矩阵300中，列的总数为Nldpc＝M×Nqc_column，行的总数为Nparity＝M×Nqc_row。也就是说，奇偶校验矩阵300由Nqc_column个列块和Nqc_row个行块形成。
回头参照图1，编码器110可通过使用各种码率(诸如5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15、13/15等)来执行LDPC编码。另外，编码器110可基于信息字比特的长度和码率来产生具有各种长度(诸如16200、64800等)的LDPC码字。
在这种情况下，编码器110可通过使用如下的奇偶校验矩阵来执行LDPC编码，在该奇偶校验矩阵中，信息字子矩阵由表4至表26定义，并且奇偶子矩阵具有双对角构造(即，图2中所示的奇偶校验矩阵)，或者可通过使用如下的奇偶校验矩阵来执行LDPC编码，在该奇偶校验矩阵中，行和列是基于等式4和等式5从图2的奇偶校验矩阵置换的(即，图3的构造)。
另外，编码器110可执行Bose、Chaudhuri、Hocquenghem(BCH)编码以及LDPC编码。为了实现BCH编码，编码器110还可包括执行BCH编码的BCH编码器(未示出)。
在这种情况下，编码器110可按BCH编码和LDPC编码的次序执行编码。具体地说，编码器110可通过执行BCH编码来将BCH奇偶比特添加到输入比特，并且对添加了BCH奇偶比特的比特进行LDPC编码以编码成信息字比特，从而产生LDPC码字。
交织器120对LDPC码字进行交织。也就是说，交织器120从编码器110接收LDPC码字，并且基于各种交织规则对LDPC码字进行交织。
具体地说，交织器120可对LDPC码字进行交织，以使得构成LDPC码字的多个组(即，多个比特组或多个块)之中的预定组中所包括的比特被映射到调制符号的预定比特上。
在下文中，将根据示例性实施例来详细解释交织器120中使用的交织规则。
示例性实施例1：块交织器的使用
根据第一示例性实施例，交织器120可用下述方法对LDPC码字进行交织，以使得构成交织的LDPC码字的多个组之中的预定组中所包括的比特被映射到调制符号中的预定比特上。参照图4提供其详细描述。
图4是示出根据示例性实施例的交织器的构造的框图。参照图4，交织器120包括奇偶交织器121、组交织器(或分组交织器122)、组扭转交织器123和块交织器124。
奇偶交织器121对构成LDPC码字的奇偶比特进行交织。
具体地说，当基于具有图2的构造的奇偶校验矩阵200产生LDPC码字时，奇偶交织器121可通过使用下面呈现的方程8来仅对LDPC码字的奇偶比特进行交织：
ui＝ci，对于0≤i<Kldpc，以及
对于0≤s<M,0≤t<Qldpc……(8)
其中，M是包括多个列的列组的模式在信息字子矩阵210中按其重复的间隔，即，列组中所包括的列数(例如，M＝360)，Qldpc是每列在信息字子矩阵210中被循环移位的大小。也就是说，奇偶交织器121对LDPC码字 执行奇偶交织，并输出
当基于图8对基于图2的奇偶校验矩阵200编码的LDPC码字进行奇偶交织时，奇偶交织的LDPC码字与图3的奇偶校验矩阵300编码的LDPC码字相同。因此，当基于图3的奇偶校验矩阵300产生LDPC码字时，可省略奇偶交织器121。
在基于图2的奇偶校验矩阵200被编码之后被奇偶交织的LDPC码字或者基于具有图3的格式的奇偶校验矩阵被编码的LDPC码字的特征可在于，LDPC码字的预定数量的连续比特具有类似的解码特性(周期分布、列的度数等)。
例如，在M个连续比特的基础上，LDPC码字可具有相同的特性。在此，M是间隔，列组的模式在信息字子矩阵中按该间隔重复，例如，M可以为360。
具体地说，LDPC码字比特和奇偶校验矩阵的乘积应为“0”。这意味着第i个LDPC码字比特ci(i＝0,1,…,Nldpc-1)和奇偶校验矩阵的第i列的乘积的和应为“0”矢量。因此，第i个LDPC码字比特可被认为对应于奇偶校验矩阵的第i列。
在根据示例性实施例的奇偶校验矩阵中，属于同一组的M个列具有相同的度数，并且具有相当大的周期特性。因此，因为LDPC码字中的M个连续比特对应于奇偶校验矩阵的同一列组，并且M个连续比特之间的周期相当大，所以这些比特具有低解码相关性。
具体地说，在图2的奇偶校验矩阵的情况下，因为在M个列的列组的基础上，信息字子矩阵210具有相同的特性(例如，同一列组的列具有相同的度数分布)，因此基于奇偶校验矩阵200被编码的LDPC码字的信息字比特由多个比特组形成，其中，每个比特组具有码字特性相同的M个连续比特。当LDPC码字的奇偶比特被奇偶交织器121交织时，LDPC码字的奇偶比特可由多个比特组形成，其中，每个比特组具有码字特性相同的M个连续比特。
另外，在图3的奇偶校验矩阵的情况下，因为在包括M个列的列组的基础上，奇偶校验矩阵300的信息字子矩阵310和奇偶子矩阵320由于行和列置换而具有相同的特性，所以基于奇偶校验矩阵300被编码的LDPC码字的信息字比特和奇偶比特由多个比特组形成，其中，每个比特组具有码字特性相同的M个连续比特。
在此，行置换不影响LDPC码字的周期特性或代数特性，诸如度数分布、最小距离等，因为行置换只是重新排列奇偶校验矩阵中的行的次序。另外，因为对奇偶子矩阵320执行列置换以对应于在奇偶交织器121中执行的奇偶校验，所以用图3的奇偶校验矩阵300编码的LDPC码字的奇偶比特由多个比特组形成，其中，每个比特组具有M个连续比特，比如用图2的奇偶校验矩阵200编码的LDPC码字的奇偶比特。
因此，根据本示例性实施例，在M个连续比特的基础上，构成LDPC码字的比特可具有相同的特性。
组交织器122可将奇偶交织的LDPC码字划分为多个组，并重新排列所述多个组的次序。也就是说，组交织器122以组为单位对所述多个组进行交织。
为了实现此过程，组交织器122使用下面呈现的等式9或等式10来将奇偶交织的LDPC码字划分为多个组。
对于0≤j＜Ngroop...(9)
Xj＝{uk|360×j≤k＜360×(j+1)，0≤k＜Nldpc}对于0≤j＜Ngroup...(10)
其中，Ngroup是组的总数，Xj是第j组，uk是输入到组交织器122的第k个LDPC码字比特。另外，是低于k/360的最大整数。
因为这些等式中的360指示间隔M的示例，其中，列组的模式在信息字子矩阵中按该间隔M重复，所以这些等式中的360可变为M。
被划分为多个组的LDPC码字可如图5中所示。
参照图5，LDPC码字被划分为多个组，每组由M个连续比特形成。
具体地说，因为LDPC码字被除以M个连续比特，所以Kldpc个信息字比特被划分为(Kldpc/M)个组，Nldpc-Kldpc个奇偶比特被划分为(Nldpc-Kldpc)/M个组。因此，LDPC码字总共可被划分为(Nldpc/M)个组。
例如，当M＝360并且LDPC码字的长度Nldpc为64800时，组数Ngroups为180，当LDPC码字的长度Nldpc为16200时，组数Ngroups为45。
如上所述，因为在M个连续比特的基础上，LDPC码字具有相同的码字特性，因此组交织器122对LDPC码字进行划分，以使得M个连续比特被包括在同一组中。因此，当LDPC码字被按M个连续比特分组时，具有相同码字特性的比特属于同一组。
同时，在以上示例性实施例中，M个比特形成每个组，但是这仅仅是示例。形成每个组的比特的数量可有所变化。
例如，形成每个组的比特的数量可以是M的除数(divisor)。换句话说，形成每个组的比特的数量可以是构成奇偶校验矩阵的信息字子矩阵的列组的列数的除数。在这种情况下，每个组可由作为M的除数的比特数量构成。例如，如果形成信息字子矩阵的列组的列数为360，也就是说，M＝360，则组交织器122可将LDPC码字划分为多个组，以使得构成每个组的比特数量变为360的除数中的一个。
然而，在本说明书中，为了方便解释，将仅描述形成组的比特数量是M的情况。
其后，组交织器122以组为单位对LDPC码字进行交织。也就是说，组交织器122改变构成LDPC码字的多个组的位置，并重新排列构成LDPC码字的多个组的次序。
在这种情况下，组交织器122可通过使用下面呈现的等式11来重新排列所述多个组的次序：
Yj＝Xπ(j)(0≤j＜Ngroup)…(11)
其中，Xj是组交织之前的第j组，Yj是组交织之后的第j组。
另外，π(j)是指示交织次序的参数，并且由LDPC码字的长度、码率和调制方法中的至少一个来确定。
根据示例性实施例，π(j)的示例可被如下面呈现的表27至表41中那样定义。
例如，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为16-QAM时，π(j)可被如下面呈现的表27或表28中那样定义。
[表27]
[表28]
在表27的情况下，等式11可被表达为Y0＝Xπ(0)＝X7、Y1＝Xπ(1)＝X17、Y2＝Xπ(2)＝X33、……、Y43＝Xπ(43)＝X13和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第7组变为第0组、将第17组变为第1组、将第33组变为第2组、……、将第13组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在表28的情况下，等式11可被表达为Y0＝Xπ(0)＝X6、Y1＝Xπ(1)＝X34、Y2＝Xπ(2)＝X11、……、Y43＝Xπ(43)＝X27和Y44＝Xπ(44)＝X29。因此，组交织器122可通过将第6组变为第0组、将第34组变为第1组、将第11组变为第2组、……、将第27组变为第43组并且将第29组变为第44组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为16-QAM时，π(j)可被如下面呈现的表29或表30中那样定义。
[表29]
[表30]
在表29的情况下，等式11可被表达为Y0＝Xπ(0)＝X32、Y1＝Xπ(1)＝X4、Y2＝Xπ(2)＝X23、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第32组变为第0组、将第4组变为第1组、将第23组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在表30的情况下，等式11可被表达为Y0＝Xπ(0)＝X32、Y1＝Xπ(1)＝X16、Y2＝Xπ(2)＝X18、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第32组变为第0组、将第16组变为第1组、将第18组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表31或表32中那样定义。
[表31]
[表32]
在表31的情况下，等式11可被表达为Y0＝Xπ(0)＝X28、Y1＝Xπ(1)＝X6、Y2＝Xπ(2)＝X15、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第28组变为第0组、将第6组变为第1组、将第15组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在表32的情况下，等式11可被表达为Y0＝Xπ(0)＝X21、Y1＝Xπ(1)＝X8、Y2＝Xπ(2)＝X30、……、Y43＝Xπ(43)＝X28和Y44＝Xπ(44)＝X29。因此，组交织器122可通过将第21组变为第0组、将第8组变为第1组、将第30组变为第2组、……、将第28组变为第43组并且将第29组变为第44组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为1024-QAM时，π(j)可被如下面呈现的表33或表34中那样定义。
[表33]
[表34]
在表33的情况下，等式11可被表达为Y0＝Xπ(0)＝X16、Y1＝Xπ(1)＝X13、Y2＝Xπ(2)＝X1、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第16组变为第0组、将第13组变为第1组、将第1组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在表34的情况下，等式11可被表达为Y0＝Xπ(0)＝X16、Y1＝Xπ(1)＝X12、Y2＝Xπ(2)＝X14、……、Y43＝Xπ(43)＝X38和Y44＝Xπ(44)＝X39。因此，组交织器122可通过将第16组变为第0组、将第12组变为第1组、将第14组变为第2组、……、将第38组变为第43组并且将第39组变为第44组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15、7/15、8/15和9/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表35或表36中那样定义。
[表35]
[表36]
在表35的情况下，等式11可被表达为Y0＝Xπ(0)＝X48、Y1＝Xπ(1)＝X4、Y2＝Xπ(2)＝X15、……、Y178＝Xπ(178)＝X178和Y179＝Xπ(179)＝X179。因此，组交织器122可通过将第48组变为第0组、将第4组变为第1组、将第15组变为第2组、……、将第178组变为第178组并且将第179组变为第179组来重新排列所述多个组的次序。
在表36的情况下，等式11可被表达为Y0＝Xπ(0)＝X48、Y1＝Xπ(1)＝X61、Y2＝Xπ(2)＝X65、……、Y178＝Xπ(178)＝X178和Y179＝Xπ(179)＝X179。因此，组交织器122可通过将第48组变为第0组、将第61组变为第1组、将第65组变为第2组、……、将第178组变为第178组并且将第179组变为第179组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表37中那样定义。
[表37]
在表37的情况下，等式11可被表达为Y0＝Xπ(0)＝X53、Y1＝Xπ(1)＝X3、Y2＝Xπ(2)＝X28、……、Y178＝Xπ(178)＝X26和Y179＝Xπ(179)＝X31。因此，组交织器122可通过将第53组变为第0组、将第3组变为第1组、将第28组变为第2组、……、将第26组变为第178组并且将第31组变为第179组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为8/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表37中那样定义。
[表38]
在表38的情况下，等式11可被表达为Y0＝Xπ(0)＝X71、Y1＝Xπ(1)＝X104、Y2＝Xπ(2)＝X84、……、Y178＝Xπ(178)＝X16和Y179＝Xπ(179)＝X18。因此，组交织器122可通过将第71组变为第0组、将第104组变为第1组、将第84组变为第2组、……、将第16组变为第178组并且将第18组变为第179组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表39中那样定义。具体地说，当编码器110基于由表24定义的奇偶校验矩阵来执行LDPC编码时，组交织器122可通过使用如在表39中定义的π(j)来执行组交织。
[表39]
在表39的情况下，等式11可被表达为Y0＝Xπ(0)＝X111、Y1＝Xπ(1)＝X65、Y2＝Xπ(2)＝X78、……、Y178＝Xπ(178)＝X85和Y179＝Xπ(179)＝X118。因此，组交织器122可通过将第111组变为第0组、将第65组变为第1组、将第78组变为第2组、……、将第85组变为第178组并且将第118组变为第179组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表40中那样定义。具体地说，当编码器110基于由表25定义的奇偶校验矩阵来执行LDPC编码时，组交织器122可通过使用如在表340中定义的π(j)来执行组交织。
[表40]
在表40的情况下，等式11可被表达为Y0＝Xπ(0)＝X89、Y1＝Xπ(1)＝X64、Y2＝Xπ(2)＝X50、……、Y178＝Xπ(178)＝X27和Y179＝Xπ(179)＝X29。因此，组交织器122可通过将第89组变为第0组、将第64组变为第1组、将第50组变为第2组、……、将第27组变为第178组并且将第29组变为第179组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为12/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表41中那样定义。
[表41]
在表41的情况下，等式11可被表达为Y0＝Xπ(0)＝X51、Y1＝Xπ(1)＝X122、Y2＝Xπ(2)＝X91、……、Y178＝Xπ(178)＝X18和Y179＝Xπ(179)＝X25。因此，组交织器122可通过将第51组变为第0组、将第122组变为第1组、将第91组变为第2组、……、将第18组变为第178组并且将第25组变为第179组来重新排列所述多个组的次序。
如上所述，可重新排列具有图2和图3的形状的奇偶校验矩阵中的列组的次序，列组对应于比特组。因此，如果列组的次序在奇偶校验矩阵中被改变，则比特组的次序也相应地改变。
如上所述，组交织器122可通过使用等式11和表27至表41来重新排列所述多个组的次序。
另一方面，因为构成LDPC码字的组的次序被组交织器122重新排列，然后这些组被块交织器124进行块交织(将在下面对其进行描述)，所以“将被块交织的比特组的次序”在表27至表41中被与π(j)相关地列出。
另外，组交织器122可通过使用下面呈现的等式12来以组为单位对LDPC码字进行交织：
Yπ(j)＝Xj(0≤j＜Ngroup)…(12)
其中，Xj是组交织之前的第j组，Yj是组交织之后的第j组。
另外，π(j)是指示交织次序的参数，并且由LDPC码字的长度、码率和调制方法中的至少一个来确定。
根据示例性实施例，π(j)的示例可被如下面呈现的表42至表51中那样定义。
例如，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为16-QAM时，π(j)可被如下面呈现的表42或表43中那样定义。
[表42]
[表43]
在表42的情况下，等式12可被表达为X0＝Yπ(0)＝Y35、X1＝Yπ(1)＝Y31、X2＝Yπ(2)＝Y39、……、X43＝Yπ(43)＝Y15和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第35组、将第1组变为第31组、将第2组变为第39组、……、将第43组变为第15组并且将第44组变为第44组来重新排列所述多个组的次序。
在表43的情况下，等式12可被表达为X0＝Yπ(0)＝Y34、X1＝Yπ(1)＝Y40、X2＝Yπ(2)＝Y9、……、X43＝Yπ(43)＝Y24和X44＝Yπ(44)＝Y30。因此，组交织器122可通过将第0组变为第34组、将第1组变为第40组、将第2组变为第9组、……、将第43组变为第24组并且将第44组变为第30组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为64-QAM时，π(j)可被如下面呈现的表44或表45中那样定义。
[表44]
[表45]
在表44的情况下，等式12可被表达为X0＝Yπ(0)＝Y18、X1＝Yπ(1)＝Y31、X2＝Yπ(2)＝Y41、……、X43＝Yπ(43)＝Y15和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第18组、将第1组变为第31组、将第2组变为第41组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在表45的情况下，等式12可被表达为X0＝Yπ(0)＝Y3、X1＝Yπ(1)＝Y12、X2＝Yπ(2)＝Y41、……、X43＝Yπ(43)＝Y43和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第3组、将第1组变为第12组、将第2组变为第41组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表46或表47中那样定义。
[表46]
[表47]
在表46的情况下，等式12可被表达为X0＝Yπ(0)＝Y4、X1＝Yπ(1)＝Y13、X2＝Yπ(2)＝Y31、……、X43＝Yπ(43)＝Y43和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第4组、将第1组变为第13组、将第2组变为第31组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在表47的情况下，等式12可被表达为X0＝Yπ(0)＝Y3、X1＝Yπ(1)＝Y6、X2＝Yπ(2)＝Y19、……、X43＝Yπ(43)＝Y33和X44＝Yπ(44)＝Y30。因此，组交织器122可通过将第0组变为第3组、将第1组变为第6组、将第2组变为第19组、……、将第43组变为第33组并且将第44组变为第30组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为1024-QAM时，π(j)可被如下面呈现的表48或表49中那样定义。
[表48]
[表49]
在表48的情况下，等式12可被表达为X0＝Yπ(0)＝Y10、X1＝Yπ(1)＝Y2、X2＝Yπ(2)＝Y28、……、X43＝Yπ(43)＝Y43和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第10组、将第1组变为第2组、将第2组变为第28组、……、将第43组变为第43组并且将第44组变为第44组来重新排列所述多个组的次序。
在表49的情况下，等式12可被表达为X0＝Yπ(0)＝Y32、X1＝Yπ(1)＝Y16、X2＝Yπ(2)＝Y40、……、X43＝Yπ(43)＝Y39和X44＝Yπ(44)＝Y13。因此，组交织器122可通过将第0组变为第32组、将第1组变为第16组、将第2组变为第40组、……、将第43组变为第39组并且将第44组变为第13组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15、7/15、8/15和9/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表50或表51中那样定义。
[表50]
[表51]
在表50的情况下，等式12可被表达为X0＝Yπ(0)＝Y9、X1＝Yπ(1)＝Y6、X2＝Yπ(2)＝Y160、……、X178＝Yπ(178)＝Y177和X179＝Yπ(179)＝Y176。因此，组交织器122可通过将第0组变为第9组、将第1组变为第6组、将第2组变为第160组、……、将第178组变为第177组并且将第179组变为第176组来重新排列所述多个组的次序。
在表51的情况下，等式12可被表达为X0＝Yπ(0)＝Y23、X1＝Yπ(1)＝Y132、X2＝Yπ(2)＝Y20、……、X178＝Yπ(178)＝Y178和X179＝Yπ(179)＝Y179。因此，组交织器122可通过将第0组变为第23组、将第1组变为第132组、将第2组变为第20组、……、将第178组变为第178组并且将第179组变为第179组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表52中那样定义。
[表52]
在表52的情况下，等式12可被表达为X0＝Yπ(0)＝Y9、X1＝Yπ(1)＝Y13、X2＝Yπ(2)＝Y130、……、X178＝Yπ(178)＝Y47和X179＝Yπ(179)＝Y90。因此，组交织器122可通过将第0组变为第9组、将第1组变为第13组、将第2组变为第130组、……、将第178组变为第47组并且将第179组变为第90组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为8/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表53中那样定义。
[表53]
在表53的情况下，等式12可被表达为X0＝Yπ(0)＝Y171、X1＝Yπ(1)＝Y43、X2＝Yπ(2)＝Y85、……、X178＝Yπ(178)＝Y109和X179＝Yπ(179)＝Y106。因此，组交织器122可通过将第0组变为第171组、将第1组变为第43组、将第2组变为第85组、……、将第178组变为第109组并且将第179组变为第106组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表54中那样定义。
[表54]
在表54的情况下，等式12可被表达为X0＝Yπ(0)＝Y71、X1＝Yπ(1)＝Y112、X2＝Yπ(2)＝Y72、……、X178＝Yπ(178)＝Y129和X179＝Yπ(179)＝Y151。因此，组交织器122可通过将第0组变为第71组、将第1组变为第112组、将第2组变为第72组、……、将第178组变为第129组并且将第179组变为第151组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表55中那样定义。
[表55]
在表55的情况下，等式12可被表达为X0＝Yπ(0)＝Y130、X1＝Yπ(1)＝Y33、X2＝Yπ(2)＝Y69、……、X178＝Yπ(178)＝Y134和X179＝Yπ(179)＝Y124。因此，组交织器122可通过将第0组变为第130组、将第1组变为第33组、将第2组变为第69组、……、将第178组变为第134组并且将第179组变为第124组来重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为12/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表56中那样定义。
[表56]
在表56的情况下，等式12可被表达为X0＝Yπ(0)＝Y29、X1＝Yπ(1)＝Y176、X2＝Yπ(2)＝Y28、……、X178＝Yπ(178)＝Y163和X179＝Yπ(179)＝Y166。因此，组交织器122可通过将第0组变为第29组、将第1组变为第176组、将第2组变为第28组、……、将第178组变为第163组并且将第179组变为第166组来重新排列所述多个组的次序。
如上所述，组交织器122可通过使用等式12和表42至表56来重新排列所述多个块的次序。
因为构成LDPC码字的组的次序被组交织器122重新排列，然后这些组被块交织器124块交织(将在下面对其进行描述)，所以“将被块交织的比特组的次序”在表42至表56中被与π(j)相关地列出。
图6中示出了用上述方法进行组交织后的LDPC码字。比较图6的LDPC码字和图5的组交织之前的LDPC码字，可以看出，构成LDPC码字的多个组的次序被重新排列。
也就是说，如图5和图6所示，LDPC码字的组在被组交织之前按组X0、组X1、……、组XNgroup-1的次序排列，在被组交织之后按组Y0、组Y1、……、组YNgroup-1的次序排列。在这种情况下，可基于表27至表56来确定通过组交织排列组的次序。
组扭转交织器123对同一组中的比特进行交织。也就是说，组扭转交织器123可通过改变同一组中的比特的次序来重新排列同一组中的比特的次序。
在这种情况下，组扭转交织器123可通过对同一组中的比特之中的预定数量的比特进行循环移位来重新排列同一组中的比特的次序。
例如，如图7所示，组扭转交织器123可将组Y1中所包括的比特向右循环移位1个比特。在这种情况下，如图7中所示的组Y1中的位于第0位置、第1位置、第2位置、……、第358位置和第359位置上的比特被向右循环移位1个比特。结果，在被循环移位之前位于第359位置上的比特位于组Y1的前面，在被循环移位之前位于第0位置、第1位置、第2位置、……、第358位置上的比特被连续地向右移位1个比特并被安置。
另外，组扭转交织器123可通过在每个组中循环移位不同数量的比特来重新排列每组中的比特的次序。
例如，组扭转交织器123可将组Y1中所包括的比特向右循环移位1个比特，并且可将组Y2中所包括的比特向右循环移位3个比特。
如上所述改变同一组中的比特的次序被称为组扭转。组扭转可被执行来防止被映射到单个调制符号上的比特连接到单个校验节点。因此，根据情况，可省略组扭转交织器123。
另外，在上述示例中，组扭转交织器123被放置在组交织器122之后。然而，这仅仅是示例。也就是说，组扭转交织器123仅改变某个组中的比特的次序，而不改变组的次序。因此，组扭转交织器123可被放置在组交织器122之前。
块交织器124对次序已经被重新排列的多个组进行交织。具体地说，块交织器124可对次序已经被组交织器122重新排列的多个组进行交织。
也就是说，组扭转交织器123仅改变同一组中的比特的次序，而不通过交织来改变组的次序。因此，将被块交织器124进行块交织的组的次序可由组交织器122确定。具体地说，将被块交织器124进行块交织的组的次序可由表27至表56中定义的π(j)来确定。
块交织器124可通过使用至少一个列和多个行来对次序已经被重新排列的多个组进行交织。
具体地说，块交织器124可通过如下操作来进行交织：沿列方向以组为单位将所述多个组写入所述至少一个列中的每列上，并沿行方向读取所述多个组以组为单位被写入到的所述至少一个列的每一行。
在下文中，在被组交织器122交织之后位于第j位置上的组将被称为组Yj。
当构成LDPC码字的组数是列数的整数倍时，块交织器124通过以组为单元依次将与组数除以列数一样多的组写入到每列来对所述多个组进行交织。
例如，如图8所示，块交织器124将组Y0、组Y1、……、组Yp-1中所包括的比特从第1行到第R1行写入到第1列中，将组Yp、组Yp+1、……、组Yq-1中所包括的比特从第1行到第R1行写入到第2列中，……，将组Yz、组Yz+1、……、组YNgroup-1中所包括的比特从第1行到第R1行写入到列C中。块交织器124可沿行方向从第1行起读取所述多个列的每一行。每一列可包括从1到R1的行。也就是说，每列由R1个行形成。
然而，当LDPC码字的组数不是列数的整数倍时，块交织器124可通过将每列划分为N个部分(N是大于或等于2的整数)来进行交织。
具体地说，块交织器124将每个列划分为包括与可被以组为单位写入到每个列中的组中所包括的比特数量一样多的行的部分、以及包括其他行的部分，并使用划分的部分对所述多个组进行交织。
包括与可被以组为单位写入的组中所包括的比特数量一样多的行的部分由与M的整数倍一样多的行形成。另外，如上所述，形成每组的码字比特的数量可以是M的除数，因此，包括与可被以组为单位写入的每个组中所包括的比特数量一样多的列的部分可由与形成每个组的比特数量的整数倍一样多的行组成。
在这种情况下，块交织器124将所述多个组之中的可被以组为单位写入到所述多个列中的每个列中的至少一些组依次写入到所述多个列中的每个列中，然后将其他组写入到所述多个列中的每个列中的在所述至少一些组已经被以组为单位写入之后剩余的其他区域中。也就是说，块交织器124以组为单位将所述至少一些可写组中所包括的比特写入到第一部分(即，部分1)中，然后对其他组中所包括的比特进行划分，并将这些比特写入到每个列的第二部分(即，部分2)中。
例如，假定块交织器124如图9和图10中所示那样将每列划分为包括R1个行的第一部分和包括R2个行的第二部分。在此，R1对应于可被以组为单位写入到每个列中的组中所包括的比特的数量，R2是从每个列的总行数减去R1。
在这种情况下，块交织器124沿列方向将可被以组为单位写入到每个列中的组中所包括的比特写入到每个列的第一部分中。
也就是说，如图9和图10所示，块交织器124将组Y0、组Y1、……、组Yn-1中的每个组中所包括的比特写入到第1列的第一部分的第1行至第R1行中，将组Yn、组Yn+1、……、组Ym-1中的每个组中所包括的比特写入到第2列的第一部分的第1行至第R1行中，将组Ye、组Ye+1、……、组YNgroup-2中的每个组中所包括的比特写入到列C的第一部分的第1行至第R1行中。
如上所述，块交织器124沿列方向将可被以组为单位写入到每个列中的组中所包括的比特写入到每个列的第一部分中。
其后，块交织器124对所述多个组之中的除了被写入到每个列的第一部分中的组之外的其他组中所包括的比特进行划分，并沿列方向将这些比特写入到每个列的第二部分中。在这种情况下，块交织器124将除了被写入到每个列的第一部分中的组之外的其他组中所包括的比特除以列数，以使得相同数量的比特被写入到每个列的第二部分中，并沿列方向将划分的比特写入到每个列的第二部分中。
例如，当LDPC码字的最后一个组YNgroup-1如图9中所示那样剩下时，块交织器124将组YNgroup-1中所包括的比特除以列数(C)，并依次将划分的比特写入到每个列的第二部分中。
也就是说，块交织器124将这些比特写入到第1列的第二部分的第1行至第R2行中，将这些比特写入到第2列的第二部分的第1行至第R2行中，……,等等，并将这些比特写入到列C的第二部分的第1行至第R2行中。在这种情况下，块交织器124可如图9中所示那样沿列方向将这些比特写入到每个列的第二部分中。换句话说，形成第二部分中的比特组的比特可不被写入到相同的行中，而是被写入到多个行中。
在上述示例中，块交织器124沿列方向将比特写入到第二部分中。然而，这仅仅是示例。也就是说，块交织器124可沿行方向将比特写入到第二部分的多个列中。在这种情况下，块交织器124可用如上所述的相同方法将比特写入到第一部分中。
具体地说，参照图10，块交织器124从第1列中的第二部分的第1行到列C中的第二部分的第1行来写入比特，从第1列中的第二部分的第2行到列C中的第二部分的第2行来写入比特，……，等等，并从第1列中的第二部分的第R2行到列C中的第二部分的第R2行来写入比特。
另一方面，块交织器124沿行方向读取被写入到每个部分的每个行中的比特。也就是说，如图9和图10所示，块交织器124沿行方向依次读取被写入到所述多个列的第一部分的每个行中的比特，并沿行方向依次读取被写入到所述多个列的第二部分的每个行中的比特。
如上所述，块交织器124可用以上参照图8至图10描述的方法来对所述多个组进行交织。
具体地说，在图9的情况下，不属于第一部分的组中所包括的比特沿列方向被写入到第二部分中，并沿行方向被读取。鉴于此，不属于第一部分的组中所包括的比特的次序被重新排列。因为不属于第一部分的组中所包括的比特被如上所述那样交织，所以与这样的比特不被交织的情况相比，比特误码率(BER)/帧误码率(FER)性能可得到改进。
然而，不属于第一部分的组可不被如图10中所示那样交织。也就是说，因为块交织器124沿行方向将不属于第一部分的组中所包括的比特写入到第二部分上并从第二部分读取这些比特，所以不属于第一部分的组中所包括的比特的次序不改变，并且这些比特被依次输出到调制器130。在这种情况下，不属于第一部分的组中所包括的比特可被依次输出，并被映射到调制符号上。
在图9和图10中，所述多个组中的最后一个组被写入到第二部分中。然而，这仅仅是示例。被写入到第二部分中的组的数量可根据LDPC码字的组的总数、列数和行数或者发射天线的数量而改变。
块交织器124可根据同一组中所包括的比特是被映射到每个调制符号的单个比特上、还是同一组中所包括的比特被映射到每个调制符号的两个比特上而具有不同的构造。
同时，在块交织器124使用多个天线的系统的情况下，块交织器124可考虑形成调制符号的比特的数量以及同时使用的天线的数量来确定列数。例如，在同一组中所包括的比特的数量被映射到调制符号的单个比特上并且两个天线被使用的情况下，块交织器124可确定列数为形成调制符号的比特的数量的两倍。
首先，当同一组中所包括的比特被映射到每个调制符号的单个比特上时，块交织器124可具有如表57和表58中所示的构造：
[表57]
[表58]
在此，C(或NC)是块交织器124的列的数量，R1是构成每个列中的第一部分的行的数量，R2是构成每个列中的第二部分的行的数量。
参照表57和表58，当构成LDPC码字的组的数量是列的数量的整数倍时，块交织器124在不划分每列的情况下进行交织。因此，R1对应于构成每个列的行的数量，R2为0。另外，当构成LDPC码字的组的数量不是列的数量的整数倍时，块交织器124通过将每个列划分为由R1个行形成的第一部分和由R2个行形成的第二部分来对组进行交织。
当块交织器124的列的数量等于构成调制符号的比特的数量时，如表57和表58中所示，同一组中所包括的比特被映射到每个调制符号的单个比特上。
例如，当Nldpc＝64800并且调制方法为16-QAM时，块交织器124可使用四(4)个列，每个列包括16200个行。在这种情况下，LDPC码字中的多个组被以组为单位写入到这四(4)个列中，并且被写入到每个列中的同一行中的比特被依次输出。在这种情况下，因为在16-QAM的调制方法中，四(4)个比特构成单个调符号，所以同一组中所包括的从单个列输出的比特可被映射到每个调制符号的单个比特上。例如，被写入到第1列中的组中所包括的比特可被映射到每个调制符号的第一比特上。
另一方面，当同一组中所包括的比特被映射到每个调制符号的两个比特上时，块交织器124可具有如表59和表60中所示的构造：
[表59]
[表60]
在此，C(或Nc)是块交织器124的列的数量，R1是构成每个列中的第一部分的行的数量，R2是构成每个列中的第二部分的行的数量。
参照表59和表60，当构成LDPC码字的组的数量是列的数量的整数倍时，块交织器124在不划分每个列的情况下进行交织。因此，R1对应于构成每个列的行的数量，R2为0。另外，当构成LDPC码字的组的数量不是列的数量的整数倍时，块交织器124通过将每个列划分为由R1个行形成的第一部分和由R2个行形成的第二部分来对组进行交织。
当块交织器124的列的数量如表59和表60中所示那样是构成调制符号的比特的数量的一半时，同一组中所包括的比特被映射到每个调制符号的两个比特上。
例如，当Nldpc＝64800并且调制方法为16-QAM时，块交织器124可使用两(2)个列，每个列包括32400个行。在这种情况下，LDPC码字的多个组被以组为单位写入到这两(2)个列中，并且被写入到每个列中的同一行中的比特被依次输出。因为在16-QAM的调制方法中，四(4)个比特构成单个调制符号，所以从两个行输出的比特构成单个调制符号。因此，同一组中所包括的从单个列输出的比特可被映射到每个调制符号的两个比特上。例如，被写入到第1列中的组中所包括的比特可被映射到存在于每个调制符号的任何两个位置上的比特上。
参照表57至表60，块交织器124的总行数，即，R1+R2，为Nldpc/C。
另外，第一部分的行数R1是每个组中所包括的比特的数量M(例如，M＝360)的整数倍，并且可被表达为第二部分的行数R2可以是Nldpc/C-R1。在此，是低于Nldpc/C的最大整数。因为R1是每个组中所包括的比特的数量M的整数倍，所以比特可被以组为单位写入到R1中。
另外，当LDPC码字的组的数量不是列的数量的整数倍时，从表57至表60可以看出，块交织器124通过将每个列划分为两个部分来对LDPC码字的多个组进行交织。
具体地说，LDPC码字的长度除以列的数量是每个列中所包括的行的总数。在这种情况下，当LDPC码字的组的数量是列的数量的整数倍时，每个列不被划分为两个部分。然而，当LDPC码字的组的数量不是列的数量的整数倍时，每个列被划分为两个部分。
例如，假定块交织器124的列的数量与构成调制符号的比特的数量相同，并且LDPC码字如表57中所示那样由64800个比特形成。在这种情况下，LDPC码字由64800/360(＝180)个组形成。
当调制方法是16-QAM时，每个列可具有64800/4(＝16200)个行。在这种情况下，因为LDPC码字的组的数量除以列的数量为180/4(＝45)，所以可在不将每个列划分为两个部分的情况下以组为单位将比特写入到每个列中。也就是说，45个组中所包括的比特(即，45×360(＝16200)个比特)可被写入到每个列中。
然而，当调制方法是256-QAM时，每个列可具有64800/8(＝8100)个行。在这种情况下，因为LDPC码字的组的数量除以列的数量为180/8(＝22.5)，所以每个列被划分为两个部分。
在这种情况下，因为比特应被以组为单位写入到每个列的第一部分中，所以每个列的第一部分具有22×360(＝7920)个行，并且22个组中所包括的7920个比特可被写入。每个列的第二部分具有如下行，这些行是从每个列的全部行减去第一部分的行。因此，每个列的第二部分包括8100-7920(＝1800)个行，并且180个比特可被写入。在这种情况下，未被写入到第一部分中的其他组中所包括的比特被划分并被写入到每个列的第二部分中。
在另一示例中，假定块交织器124的列的数量是构成调制符号的比特的数量的一半，并且如表60中所示，LDPC码字由16200个比特形成。在这种情况下，LDPC码字由16200/360(＝45)个组形成。
当调制方法为64-QAM时，每个列可具有16200/3(＝5400)个行。在这种情况下，因为LDPC码字的组的数量除以列的数量为45/3(＝15)，所以可在不将每个列划分为两个部分的情况下以组为单位将比特写入到每个列中。也就是说，15个组中所包括的比特(即，15×360(＝5400)个比特)可被写入到每个列中。
然而，当调制方法是256-QAM时，每个列可具有16200/4(＝4050)个行。在这种情况下，因为LDPC码字的组的数量除以列的数量为45/4(＝11.25)，所以每个列被划分为两个部分。
在这种情况下，因为比特应被以组为单位写入到每个列的第一部分中，所以每个列的第一部分具有11×360(＝3960)个行，并且11个组中所包括的3960个比特可被写入。每个列的第二部分具有如下行，这些行是从每个列的全部行减去第一部分的行。因此，每个列的第二部分包括4050-3960(＝90)个行，并且90个比特可被写入。在这种情况下，未被写入到第一部分中的其他组中所包括的比特被划分并被写入到每个列的第二部分中。
在下文中，将参照图11来详细解释根据示例性实施例的图4的块交织器。
在组交织的LDPC码字中，Yj被像那样连续排列。
组交织之后的LDPC码字可被块交织器124如图11中所示那样交织。具体地说，输入比特vi沿列方向从第一部分到第二部分被串联地写入，并沿行方向从第一部分读到第二部分被串联地读取。
在这种情况下，如下面呈现的表61所示，块交织器124的第一部分和第二部分的列的数量和行的数量根据调制方法而改变。
在此，第一部分的行的数量Nr1和第二部分的行的数量Nr2之和等于Nldpc/NC(在此，NC是列的数量)。另外，因为Nr1是360的倍数，所以多个比特组可被写入到第一部分中。
[表61]
在下文中，将详细解释块交织器124的操作。
具体地说，如图11所示，输入比特vi(0≤i＜NC×Nr1)被写入到块交织器124的第一部分的ci列的ri行中。在此，ci和ri分别是和ri＝(i mod Nr1)。
另外，输入比特vi(NC×Nr1≤i＜Nldpc))被写入到块交织器124的第二部分的ci列的ri行中。在此，ci和ri分别是和ri＝Nr1+{(i-NC×Nr1)modNr2}。
输出比特qj(0≤j<Nldpc)被从rj行的cj列读取。在此，ri和ci分别是和cj＝(jmod NC)。
例如，当LDPC码字的长度Nldpc为64800并且调制方法为256-QAM时，从块交织器124输出的比特的次序可以为(q0,q1,q2,...,q63357,q63358,q63359,q63360,q63361,...,q64799)＝(v0,v7920,v15840,...,v47519,v55439,v63359,v63360,v63540,...,v64799)。在此，前述等式的右侧的索引可针对八(8)个列被具体地表达为0、7920、15840、23760、31680、39600、47520、55440、1、7921、15841、23761、31681、39601、47521、55441、……、7919、15839、23759、31679、39599、47519、55439、63359、63360、63540、63720、63900、64080、64260、64440、64620、……、63539、63719、63899、64079、64259、64439、64619、64799。
回头参照图1，调制器130将交织的LDPC码字映射到调制符号上。具体地说，调制器130可对交织的LDPC码字进行解复用，并对解复用的LDPC码字进行调制，并将它映射到星座上。
首先，调制器130对交织的LDPC码字进行解复用。为了实现此处理，调制器130可包括图12或图13中所示的对交织的LDPC码字进行解复用的解复用器。
解复用器对交织的LDPC码字进行解复用。具体地说，解复用器对交织的LDPC码字执行串并转换，并将交织的LDPC码字解复用为具有预定数量的比特的单元(或数据单元)。
例如，如图12所示，解复用器接收从交织器120输出的LDPC码字Q＝(q0,q1,q2,…)，将接收的LDPC码字比特依次输出到多个子流中的一个，将输入的LDPC码字比特转换为单元，并输出这些单元。
在此，子流的数量Nsubstreams可以等于构成调制符号的比特的数量ηmod，构成单元的比特的数量可以等于Nldpc/ηmod。如下面呈现的表62中那样，ηmod根据调制方法而改变，产生的单元的数量根据LDPC码字的长度Nldpc而改变。
[表62]
所述多个子流中的每个子流中的具有相同索引的比特可构成同一个单元。也就是说，在图12中，每个单元可被表达为(y0,0,y1,0,…,yηMOD-1,0),(y0,1,y1,1,…,yηMOD-1,1)。
解复用器可用各种方法来对输入的LDPC码字进行解复用。也就是说，解复用器可改变LDPC码字比特的次序，并将这些比特输出到所述多个子流中的每个子流，或者可在不改变LDPC码字比特的次序的情况下将这些比特依次输出到所述多个子流中的每个子流。这些操作可根据用于在块交织器124中进行交织的列的数量来确定。
具体地说，当块交织器124包括与构成调制符号的比特的数量的一半一样多的列时，解复用器可改变输入的LDPC码字比特的次序，并将这些比特输出到所述多个子流中的每个子流。下面呈现的表63中示出了用于改变所述次序的方法的示例：
[表63]
根据表63，当调制方法例如为16-QAM时，子流的数量为四(4)，因为在16-QAM的情况下，构成调制符号的比特的数量为四(4)。在这种情况下，解复用器可将连串输入的比特之中的具有满足i mod 4＝0的索引i的比特输出到第0子流，将具有满足i mod 4＝1的索引i的比特输出到第2子流，将具有满足i mod 4＝2的索引i的比特输出到第1子流，将具有满足i mod 4＝3的索引i的比特输出到第3子流。
因此，输入到解复用器的LDPC码字(q0,q1,q2,…)可像(y0,0,y1,0,y2,0,y3,0)＝(q0,q2,q1,q3),(y0,1,y1,1,y2,1,y3,1)＝(q4,q6,q5,q7),…那样被作为单元输出。
当块交织器124包括与构成调制符号的比特的数量一样多的列的数量时，解复用器可在不改变输入的LDPC码字比特的次序的情况下将这些比特依次输出到所述多个流中的每个流。也就是说，如图13所示，解复用器可依次将输入的LDPC码字比特(q0,q1,q2,…)输出到所述子流中的每个子流，因此，每个单元可被构造为(y0,0,y1,0,…,yηMOD-1,0)＝(q0,q1,…,qηMOD-1),(y0,1,y1,1,…,yηMOD-1,1)＝(qηMOD,qηMOD+1,…,q2×ηMOD-1),...。
在上述示例中，解复用器在不改变输入的LDPC码字比特的次序的情况下将这些比特依次输出到所述多个流中的每个流。然而，这仅仅是示例。也就是说，根据示例性实施例，当块交织器124包括与构成调制符号的比特的数量一样多的列的数量时，可省略解复用器。
调制器130可将解复用的LDPC码字映射到调制符号上。然而，当解复用器被如上所述那样省略时，调制器130可将从交织器120输出的LDPC码字比特(即，块交织的LDPC码字比特)映射到调制符号上。
调制器130可用各种方法(诸如QPSK、16-QAM、64-QAM、256-QAM、1024-QAM、4096-QAM等)对从解复用器输出的比特(即，单元)进行调制。当调制方法为QPSK、16-QAM、64-QAM、256-QAM、1024-QAM和4096-QAM时，构成调制符号的比特的数量ηMOD(即，调制度数)分别可以为2、4、6、8、10和12。
在这种情况下，因为从解复用器输出的每个单元由与构成调制符号的比特的数量一样多的比特形成，所以调制器130可通过将从解复用器输出的每个单元依次映射到星座点上来产生调制符号。在此，调制符号对应于星座上的星座点。
然而，当解复用器被省略时，调制器130可通过顺序地对交织的比特中的预定数量的比特进行分组并将这些预定数量的比特映射到星座点上来产生调制符号。在这种情况下，调制器130可通过根据调制方法顺序地使用ηMOD个比特来产生调制符号。
调制器130可通过用均匀星座(UC)方法将从解复用器输出的单元映射到星座点上来进行调制。
均匀星座方法指的是如下的方法，该方法将调制符号映射到星座点上，以使得星座点的实数分量Re(zq)和虚数分量Im(zq)具有对称性，并且调制符号被按相等的间隔放置。因此，用均匀星座方法被映射到星座点上的调制符号中的至少两个调制符号可具有相同的解调性能。
下面呈现的表64至表71中示出了根据示例性实施例的用均匀星座方法产生调制符号的方法的示例，并且在图14中示出了均匀星座64-QAM的情况的示例。
[表64]
y<sub>0，q</sub> 1 0
Re(z<sub>q</sub>) -1 1
[表65]
Y<sub>1，q</sub> 1 0
Im(z<sub>q</sub>) -1 1
[表66]
[表67]
[表68]
[表69]
[表70]
[表71]
表64和表65用于当调制被用QPSK方法执行时确定实数分量Re(zq)和虚数分量Im(zq)。表66和表67用于当调制被用16-QAM方法执行时确定实数分量Re(zq)和虚数分量Im(zq)。表68和表69用于当调制被用64-QAM方法执行时确定实数分量Re(zq)和虚数分量Im(zq),表70和表71用于当调制被用256-QAM方法执行时确定实数分量Re(zq)和虚数分量Im(zq)。
参照表64至表71，性能(例如，可靠性)根据构成调制符号的多个比特是对应于最高有效位(MSB)、还是对应于最低有效位(LSB)而改变。
例如，在16-QAM的情况下，在构成调制符号的四(4)个比特之中，第一比特和第二比特中的每个比特确定调制符号被映射到的星座点的实数分量Re(zq)和虚数分量Im(zq)中的每个分量的符号，第三比特和第四比特确定调制符号被映射到的星座点的大小。
在这种情况下，构成调制符号的四(4)个比特之中的用于确定符号的第一比特和第二比特具有的可靠性高于用于确定大小的第三比特和第四比特。
在另一示例中，在64-QAM的情况下，在构成调制符号的六(6)个比特之中，第一比特和第二比特中的每个比特确定调制符号被映射到的星座点的实数分量Re(zq)和虚数分量Im(zq)中的每个分量的符号。另外，第三比特至第六比特确定调制符号被映射到的星座点的大小。在这些比特之中，第三比特和第四比特确定相对较大的大小，第五比特和第六比特确定相对较小的大小(例如，第三比特确定大小(-7,-5)和(-3,-1)中的哪个对应于调制符号被映射到的星座点，并且当(-7,-5)被第三比特确定时，第四比特确定-7和-5中的哪个对应于星座点的大小)。
在这种情况下，构成调制符号的六(6)个比特之中的用于确定符号的第一比特和第二比特具有最高可靠性，用于确定相对较大的大小的第三比特和第四比特具有的可靠性高于用于确定相对较小的大小的第五比特和第六比特。
如上所述，在均匀星座方法的情况下，构成调制符号的比特具有根据该调制符号中的映射位置而不同的可靠性。
调制器130可通过用非均匀星座(NUC)方法将从解复用器输出的单元映射到星座点上来进行调制。
具体地说，调制器130可用各种调制方法(诸如非均匀16-QAM、非均匀64-QAM、非均匀256-QAM、非均匀1024-QAM、非均匀4096-QAM等)对从解复用器输出的比特进行调制。
在下文中，将解释根据示例性实施例的通过使用非均匀星座方法来产生调制符号的方法。
首先，非均匀星座方法具有以下特性：
在非均匀星座方法中，星座点可以不像均匀星座方法那样有规律地排列。因此，当使用非均匀星座方法时，与均匀星座方法相比，可改进关于小于特定值的信噪比(SNR)的性能，并且可获得高SNR增益。
另外，星座的特性可由一个或更多个参数(诸如星座点之间的距离)确定。因为星座点规律地分布在均匀星座中，所以用于指定均匀星座方法的参数的数量可以是一(1)。然而，指定非均匀星座方法所必需的参数的数量相对较大，并且参数的数量随着星座(例如，星座点的数量)增加而增加。
在非均匀星座方法的情况下，x轴和y轴可被设计为彼此对称，或者可被设计为彼此不对称。当x轴和y轴被设计为彼此不对称时，可保证性能改进，但是解码复杂度可能提高。
在下文中，将解释x轴和y轴被设计为彼此不对称的情况的示例。在这种情况下，一旦第一象限的星座点被定义，则其他三个象限中的星座点的位置可被如下确定。例如，当针对第一象限定义的星座点集合是X时，该集合在第二象限的情况下变为-conj(X)，在第三象限的情况下变为conj(X)，在第四象限的情况下变为-(X)。
也就是说，一旦第一象限被定义，则其他象限就可被如下表达：
第1个四分之一(第一象限)＝X
第2个四分之一(第二象限)＝-conj(X)
第三个四分之一(第三象限)＝conj(X)
第四个四分之一(第四象限)＝-X
具体地说，当使用非均匀M-QAM时，M个星座点可被定义为z＝{z0,z1,…,zM-1}。在这种情况下，当存在于第一象限中的星座点被定义为{x0,x1,x2,…,xM/4-1}时，z可被如下定义：
从z0至zM/4-1＝从x0至xM/4
从zM/4至z2xM/4-1＝-conj(从x0至xM/4)
从z2xM/4至z3xM/4-1＝conj(从x0至xM/4)
从z3xM/4至z4xM/4-1＝-(从x0至xM/4)
因此，调制器130可通过将从解复用器输出的比特[y0，...，ym-1]映射到具有索引的zL上来用非均匀星座方法将这些输出的比特映射到星座点上。图15至图19中示出了非均匀星座方法的星座的示例。
调制器130中用于用非均匀星座方法进行不对称调制的方法的示例如下面呈现的表72至表77中所示。也就是说，根据示例性实施例，通过基于表72至表77定义存在于第一象限中的星座点和存在于其他象限中的星座点来用非均匀星座方法执行调制。
[表72]
x/形状 R6/15 R7/15 R8/15 R9/15 R10/15 R11/15 R12/15 R13/15
x0 0.4530+0.2663i 1.2103+0.5026i 0.4819+0.2575i 0.4909+1.2007i 0.2173+0.4189i 0.9583+0.9547i 0.2999+0.2999i 0.9517+0.9511i
x1 0.2663+0.4530i 0.5014+1.2103i 0.2575+0.4819i 1.2007+0.4909i 0.6578+0.2571i 0.9547+0.2909i 0.9540+0.2999i 0.9524+0.3061i
x2 1.2092+0.5115i 0.4634+0.2624i 1.2068+0.4951i 0.2476+0.5065i 0.4326+1.1445i 0.2921+0.9583i 0.2999+0.9540i 0.3067+0.9524i
x3 0.5115+1.2092i 0.2624+0.4627i 0.4951+1.2068i 0.5053+0.2476i 1.2088+0.5659i 0.2909+0.2927i 0.9540+0.9540i 0.3061+0.3067i
[表73]
x/形状 R64_6/15 R64_7/15 R64_8/15 R64_9/15 R64_10/15 R64_11/15 R64_12/15 R64_13/15
x0 0.4387+1.6023i 0.3352+0.6028i 1.4827+0.2920i 0.3547+0.6149i 1.4388+0.2878i 0.3317+0.6970i 1.0854+0.5394i 0.4108+0.7473
x1 1.6023+0.4387i 0.2077+0.6584i 1.2563+0.8411i 0.1581+0.6842i 1.2150+0.8133i 0.1386+0.8824i 0.7353+0.4623i 0.1343+0.5338i
x2 0.8753+1.0881i 0.1711+0.3028i 1.0211+0.2174i 0.1567+0.2749i 1.0386+0.2219i 0.1323+0.4437i 1.0474+0.1695i 0.1570+0.9240i
x3 1.0881+0.8753i 0.1556+0.3035i 0.8798+0.5702i 0.1336+0.2700i 0.8494+0.6145i 0.1015+0.1372i 0.7243+0.1504i 0.1230+0.1605i
x4 0.2202+0.9238i 0.6028+0.3345i 0.2920+1.4827i 0.6177+0.4030i 0.2931+1.4656i 0.5682+0.4500i 1.0693+0.9408i 0.6285+0.4617i
x5 0.2019+0.7818i 0.6577+0.2084i 0.8410+1.2563i 0.7262+0.1756i 0.8230+1.2278i 0.6739+0.1435i 0.7092+0.8073i 0.3648+0.3966i
x6 0.3049+0.8454i 0.3021+0.1711i 0.2174+1.0211i 0.3568+0.1756i 0.2069+1.0649i 0.3597+0.3401i 1.4261+0.2216i 0.6907+0.1541i
x7 0.2653+0.7540i 0.3028+0.1556i 0.5702+0.8798i 0.3771+0.1336i 0.5677+0.8971i 0.3660+0.1204i 0.6106+1.1783i 0.3994+0.1308i
x8 0.7818+0.2019i 0.5556+0.8922i 0.3040+0.1475i 0.5639+0.8864i 0.4119+0.1177i 0.6004+0.8922i 0.1392+0.4078i 0.7268+0.8208i
x9 0.9238+0.2202i 0.2352+1.01901i 0.3028+0.1691i 0.1980+1.0277i 0.3998+0.2516i 0.2120+1.2253i 0.4262+0.4205i 1.0463+0.9495i
x10 0.7540+0.2653i 0.8450+1.2619i 0.6855+0.1871i 0.8199+1.2515i 0.7442+0.1559i 0.8594+1.0714i 0.1407+0.1336i 0.1866+1.2733i
x11 0.8454+0.3049i 0.2922+1.4894i 0.6126+0.3563i 0.2854+1.4691i 0.5954+0.4328i 0.5829+1.3995i 0.4265+0.1388i 0.5507+1.1793i
x12 0.2675+0.2479i 0.8929+0.5549i 0.1475+0.3040i 0.8654+0.6058i 0.1166+0.1678i 0.8439+0.5675i 0.1388+0.7057i 0.9283+0.5140i
x13 0.2479+0.2675i 1.0197+0.2359i 0.1691+0.3028i 1.0382+0.2141i 0.1582+0.3325i 0.9769+0.1959i 0.4197+0.7206i 1.2648+0.5826i
x14 0.2890+0.2701i 1.2626+0.8457i 0.1871+0.6855i 1.2362+0.8416i 0.1355+0.7408i 1.2239+0.6760i 0.1682+1.0316i 0.9976+0.1718i
x15 0.2701+0.2890i 1.4894+0.2922i 0.3563+0.6126i 1.4663+0.2973i 0.3227+0.6200i 1.3653+0.2323i 0.2287+1.3914i 1.3412+0.1944i
[表74]
x/形状 NUC_64_6/15 NUC_64_7/15 NUC_64_8/15 NUC_64_9/15 NUC_64_10/15 NUC_64_11/15 NUC_64_12/15 NUC_64_13/15
x0 0.4387+1.6023i 0.3352+0.6028i 1.4827+0.2920i 0.3547+0.6149i 1.4388+0.2878i 0.3317+0.6970i 1.0854+0.5394i 0.8624+1.1715i
x1 1.6023+0.4387i 0.2077+0.6584i 1.2563+0.8411i 0.1581+0.6842i 1.2150+0.8133i 0.1386+0.8824i 0.7353+0.4523i 1.1184+0.8462i
x2 0.8753+1.0881i 0.1711+0.3028i 1.0211+0.2174i 0.1567+0.2749i 1.0386+0.2219i 0.1323+0.4437i 1.0474+0.1695i 0.2113+1.3843i
x3 1.0881+0.8753i 0.1556+0.3035i 0.8798+0.5702i 0.1336+0.2700i 0.8494+0.6145i 0.1015+0.1372i 0.7243+0.1504i 0.7635+0.7707i
x4 0.2202+0.9238i 0.6028+0.3345i 0.2920+1.4827i 0.6177+0.4030i 0.2931+1.4656i 0.5682+0.4500i 1.0693+0.9408i 1.1796+0.1661i
x5 0.2019+0.7818i 0.6577+0.2084i 0.8410+1.2563i 0.7262+0.1756i 0.8230+1.2278i 0.6739+0.1435i 0.7092+0.8073i 1.0895+0.4882i
x6 0.3049+0.8454i 0.3021+0.1711i 0.2174+1.0211i 0.3568+0.1756i 0.2069+1.0649i 0.3597+0.3401i 1.4261+0.2216i 0.8101+0.1492i
x7 0.2653+0.7540i 0.3028+0.1556i 0.5702+0.8798i 0.3771+0.1336i 0.5677+0.8971i 0.3660++0.1204i 0.6106+1.1783i 0.7482+0.4477i
x8 0.7818+0.2019i 0.5556+0.8922i 0.3040+0.1475i 0.5639+0.8864i 0.4119+0.1177i 0.6004+0.8922i 0.1392+0.4078i 0.1524+0.9943i
x9 0.9238+0.2202i 0.2352+1.0190i 0.3028+0.1691i 0.1980+1.0277i 0.3998+0.2516i 0.2120+1.2253i 0.4262+0.4205i 0.1482+0.6877i
x10 0.7540+0.2653i 0.8450+1.2619i 0.6855+0.1871i 0.8199+1.2515i 0.7442+0.1559i 0.9594+1.0714i 0.1407+0.1336i 0.4692+1.0853i
x11 0.8454+0.3049i 0.2922+1.4894i 0.6126+0.3563i 0.2854+1.4691i 0.5954+0.4328i 0.5829+1.3995i 0.4265+0.1388i 0.4492+0.7353i
x12 0.2675+0.2479i 0.8929+0.5549i 0.1475+0.3040i 0.8654+0.6058i 0.1166+0.1678i 0.8439+0.5675i 0.1388+0.7057i 0.1578+0.1319i
x13 0.2479+0.2675i 1.0197+0.2359i 0.1691+0.3028i 1.0382+0.2141i 0.1582+0.3325i 0.9769+0.1959i 0.4197+0.7206i 0.1458+0.4025i
x14 0.2890+0.2701i 1.2626+0.8457i 0.1871+0.6855i 1.2362+0.8416 0.1355+0.7408i 1.2239+0.6760i 0.1682+1.0316i 0.4763+0.1407i
x15 0.2701+0.2890i 1.4894+0.2922i 0.3563+0.6126i 1.4663+0.2973i 0.3227+0.6200i 1.3653+0.2323i 0.2287+1.3914i 0.4411+0.4267i
[表75]
X/形状 7/15 13/15
x0 0.1543+0.3088i 1.4293+0.2286i
x1 0.1719+0.3074i 0.6234+1.1799i
x2 0.2021+0.6601i 1.0719+0.9247i
x3 0.3396+0.6009i 0.6841+0.8071i
x4 0.3080+0.1543i 1.0440+0.1692i
x5 0.3069+0.1716i 0.7232+0.1541i
x6 0.6607+0.2018i 1.0639+0.5312i
x7 0.6011+0.3395i 0.7147+0.4706i
x8 0.2936+1.4847i 0.2128+1.4368i
x9 0.8412+1.2593i 0.1990+1.0577i
x10 0.2321+1.0247i 0.1176+0.6586i
x11 0.5629+0.8926i 0.3691+0.7533i
x12 1.4850+0.2935i 0.1457+0.1261i
x13 1.2599+0.8426i 0.4329+0.1380i
x14 1.0247+0.2320i 0.1424+0.3819i
x15 0.8925+0.5631i 0.4216+0.4265i
[表76]
[表77]
表72指示非均匀16-QAM，表73至表75指示非均匀64-QAM，表76和表77指示非均匀256-QAM，不同的映射方法可根据码率而被应用。
另一方面，当非均匀星座被设计为使x轴和y轴彼此对称时，星座点可被类似地表达为均匀QAM的那些星座点，在下面呈现的表78至表81中示出了示例：
[表78]
[表79]
[表80]
X/形状 R6/15 R7/15 R8/15 R9/15 R10/15 R11/15 R12/15 R13/15
x1 1.0003 1 1.0005 1 1.0772 1.16666667 2.5983 2.85714286
x2 1.0149 1.04 2.0897 2.78571429 2.8011 3.08333333 4.5193 4.85714286
x3 1.0158 1.04 2.0888 2.78571429 2.9634 3.33333333 6.1649 6.85714286
x4 2.6848 3 3.9945 4.85714286 4.8127 5.16666667 8.2107 8.85714286
x5 2.6903 3.04 3.9931 4.85714286 5.1864 5.75 9.9594 11
x6 2.882 3.28 5.3843 6.85714286 6.7838 7.41666667 12.0321 13.2857143
x7 2.8747 3.32 5.3894 6.85714286 7.5029 8.5 13.9574 15.7142857
x8 4.7815 5.24 7.5206 9.14285714 9.238 10.0833333 16.2598 18.1428571
x9 4.7619 5.32 7.6013 9.28572429 10.32 11.5833333 18.4269 20.7142857
x10 5.5779 6.04 9.3371 11.5714286 12.0115 13.3333333 20.9273 23.4285714
x11 5.6434 6.28 9.8429 12.2142857 13.5356 15.25 23.4863 26.2857143
x12 7.3854 8.24 11.9255 14.6428571 15.6099 17.3333333 26.4823 29.2857143
x13 7.8797 8.84 13.3962 16.4285714 17.7524 19.75 29.7085 32.4285714
x14 9.635 11.04 15.8981 19.4285714 20.5256 22.4166667 33.6347 35.7142857
x15 11.7874 13.64 19.1591 23.2857143 24.1254 25.5833333 38.5854 39.4285714
[表81]
x/形状 9/15 11/15 13/15
x0 1 1.275373 2.968204
x1 2.753666 3.224572 4.986168
x2 2.754654 3.680802 6.996148
x3 4.810415 5.509975 9.073992
x4 4.814368 6.346779 11.17465
x5 6.797569 8.066609 13.35998
x6 6.812391 9.353538 15.60906
x7 9.044328 11.04938 17.97794
x8 9.195366 12.69977 20.46238
x9 11.42332 14.55533 23.10439
x10 12.08725 16.56972 25.93383
x11 14.46334 18.82536 28.98772
x12 16.26146 21.364 32.30898
x13 19.19229 24.28295 36.0013
x14 22.97401 27.70588 40.26307
表78和表79是用于当调制被用非均匀1024-QAM方法执行时确定实数分量Re(zq)和虚数分量Im(zq)的表。也就是说，表78指示1024-QAM的实数部分，表79指示1024-QAM的虚数部分。另外，表80和表81示出调制被用非均匀1024-QAM方法执行的情况的示例，并且示出了表78和表79的xi值。
因为非均匀星座方法不是如表72至表77中那样对称地将调制符号映射到星座点上，所以被映射到星座点上的调制符号可具有不同的解码性能。也就是说，构成调制符号的比特可具有不同的性能。
例如，参照示出调制被用非均匀64-QAM方法执行的情况的示例的图15，调制符号10可被构造为(y0，y1，y2，y3，y4，y5)＝(0，0，1，0，1，0)，并且构成调制符号10的比特的性能(例如，容量)可具有C(y0)＞C(y1)＞C(y2)＞C(y3)＞C(y4)＞C(y5)的关系。
另外，显而易见的是，均匀星座方法和非均匀星座方法中的星座可被旋转和/或伸缩(在此，相同的或不同的伸缩因子可被应用于实数轴和虚数轴)，并且其他变化可被应用。另外，示出的星座指示星座点的相关位置，并且可通过旋转、伸缩和/或其他适当的转换来推导另一个星座。
如上所述，调制器130可通过使用均匀星座方法和非均匀星座方法来将调制符号映射到星座点上。在这种情况下，如上所述，构成调制符号的比特可具有不同的性能。
LDPC码字比特可根据奇偶校验矩阵的构造而具有不同的码字特性。也就是说，LDPC码字比特可根据存在于奇偶校验矩阵的列中的1的数量(即，列度数)而具有不同的码字特性。
因此，交织器120可进行交织以通过考虑LDPC码字比特的码字特性和构成调制符号的比特的可靠性来将LDPC码字映射到调制符号上。
具体地说，因为构成调制符号的比特在非均匀QAM被使用时具有不同性能，所以块交织器124将列的数量构造为与构成调制符号的比特的数量相同，以使得LDPC码字的多个组中的一个组可被映射到如下的比特上，这些比特中的每个比特均存在于每个调制符号的相同位置上。
也就是说，当高解码性能的LDPC码字比特被映射到每个调制符号的比特之中的可靠性高的比特上时，接收器端可显示出高解码性能，但是存在高解码性能的LDPC码字比特不被接收的问题。另外，当高解码性能的LDPC码字被映射到调制符号的比特之中的可靠性低的比特上时，初始接收性能是优良的，因此，总体性能也是优良的。然而，当许多显示出低劣解码性能的比特被接收到时，可能发生错误传播。
因此，当LDPC码字比特被映射到调制符号上时，通过考虑LDPC码字特性的码字特性和调制符号的比特的可靠性两者来将具有特定的码字特性的LDPC码字比特映射到调制符号的特定比特上，并将该LDPC码字比特发送到接收器端。因此，接收器端既可实现高接收性能，又可实现高解码性能。
在这种情况下，因为LDPC码字被划分为组，其中每个组由M(＝360)个具有相同码字特性的比特形成，并且所述比特分别以组为单位被映射到每个调制符号的特定位置的比特上，所以具有特定码字特性的比特可被更有效地映射到每个调制符号的特定位置上。另外，如上所述，形成组的比特的数量可以是M的除数。然而，在本说明书中，为了方便解释，形成组的码字比特的数量将限于M。
也就是说，调制器130可将构成LDPC码字的多个组之中的预定组中所包括的比特映射到每个调制符号的预定比特上。在此，所述多个组中的每个组可由M(＝360)个比特形成。
例如，在16-QAM的情况下，所述多个组之中的预定组中所包括的比特可被映射到每个调制符号的第一比特上，或者可被映射到第一比特和第二比特上。
调制器130可由于以下原因将所述多个组之中的预定组中所包括的比特映射到每个调制符号的预定比特上。
如上所述，块交织器124以组为单位对LDPC码字的多个组进行交织，解复用器对从块交织器124输出的比特进行解复用，调制器130依次将解复用的比特(即，单元)映射到调制符号上。
因此，考虑到解复用器的解复用操作，被放置在块交织器124之前的组交织器122以组为单位对LDPC码字进行交织，以使得包括将被映射到调制符号的特定位置的比特上的比特的组可被写入到块交织器124的同一列中。
具体地说，组交织器122可以以组为单位重新排列LDPC码字的多个组的次序，以使得包括将被映射到不同调制符号的相同位置上的比特的组被依次排列为彼此相邻，从而允许块交织器122将预定组写入到预定列上。也就是说，组交织器122基于上述表27至表56，以组为单位对LDPC码字的多个组进行交织，以使得包括将被映射到每个调制符号的相同位置上的比特的组被排列为彼此相邻，并且块交织器124通过将相邻的组写入到同一列上来进行交织。
因此，调制器130可通过将从块交织器124的预定列输出的比特映射到调制符号的预定比特上来产生调制符号。在这种情况下，一个组中所包括的比特可被映射到每个调制符号的一个比特上，或者可被映射到每个调制符号的两个比特上。
为了详细地解释，将解释长度为16200的LDPC码字被用非均匀64-QAM方法调制的情况。
组交织器122将LDPC码字划分为16200/360(＝45)个组，并以组为单位对所述多个组进行交织。
在这种情况下，组交织器122基于块交织器124的列的数量来确定将被写入到块交织器124的每个列中的组的数量，并基于确定的组的数量来以组为单位对所述多个组进行交织。
在此，被写入到块交织器124的同一列中的组可根据块交织器124的列的数量而被映射到构成每个调制符号的比特之中的单个特定比特或两个特定比特上。因此，考虑到调制符号的比特特性，组交织器122以组为单位对所述多个组进行交织，以使得包括被映射到每个调制符号的预定比特上所需的比特的组彼此相邻并被依次排列。在这种情况下，组交织器122可使用上述表27至表56。
因此，以组为单位进行交织的LDPC码字中的彼此相邻的组可被写入到块交织器124的同一列中，并且被写入到同一列中的比特可被调制器130映射到每个调制符号的单个特定比特或两个特定比特上。
例如，假定块交织器124包括与构成调制符号的比特的数量一样多的列，即，六(6)个列。在这种情况下，如表58或表61所示，块交织器124的每个列可被划分为包括2520个行的第一部分和包括180个行的第二部分。
因此，组交织器122执行组交织，以使得所述多个组之中的将被写入到块交织器124的每个列的第一部分中的2520/360(＝7)个组被依次排列为彼此相邻。因此，块交织器124将这七(7)个组写入到每个列的第一部分上，并对其他三(3)个组中所包括的比特进行划分，并将这些比特写入到每个列的第二部分上。
其后，块交织器124沿行方向读取被写入到所述多个列的第一部分的每个行中的比特，并沿行方向读取被写入到所述多个列的第二部分的每个行中的比特。
也就是说，块交织器124可将被写入到所述多个列的每个行中的比特顺序地从被写入到第一列的第一行中的比特到被写入到第六列的第一行中的比特输出，像(q0,q1,q2,q3,q4,q5,q6,q7,q8,q9,q10,q11,...)那样。
在这种情况下，当解复用器不被使用或者解复用器在不改变这些比特的次序的情况下依次输出输入到解复用器的比特时，从块交织器124输出的LDPC码字比特(q0,q1,q2,q3,q4,q5)、(q6,q7,q8,q9,q10,q11)、……等被调制器130调制。也就是说，从块交织器124输出的LDPC码字比特(q0,q1,q2,q3,q4,q5)、(q6,q7,q8,q9,q10,q11)、……等构造单元(y0,0,y1,0,…,y5,0)、(y0,1,y1,1,…,y5,1)、……等，并且调制器130通过将这些单元映射到星座点上来产生调制符号。
因此，调制器130可将从块交织器124的同一列输出的比特映射到构成每个调制符号的比特中的单个特定比特上。例如，调制器130可将被写入到块交织器124的第一列中的组中所包括的比特(即，(q0,q6,…))写入到每个调制符号的第一比特上，另外，被写入到第一列中的所有比特可以是根据LDPC码字比特的码字特性和构成调制符号的比特的可靠性而被确定为将被映射到每个调制符号的第一比特上的比特。
如上所述，组交织器122可以以组为单位对LDPC码字的多个组进行交织，以使得包括将被映射到每个调制符号的特定位置的单个比特上的比特的组被写入到块交织器124的特定列中。
另一方面，假定块交织器124包括与构成调制符号的比特的数量的一半一样多的列，即，三(3)个列。在这种情况下，块交织器124的每个列不被划分为如表60中所示的部分，5400个比特被写入到每个列中。
因此，组交织器122执行组交织，以使得所述多个组之中的将被写入到块交织器124的每个列中的5400/360(＝15)个组被依次排列为彼此相邻。因此，块交织器124将这15个组写入到每个列上。
其后，块交织器124可沿行方向读取被写入到所述多个列的每个行中的比特。
也就是说，块交织器124可将被写入到所述多个列的每个行中的比特顺序地从被写入到第一列的第一行中的比特到被写入到第三列的第一行中的比特输出，像(q0,q1,q2,q3,q4,q5,q6,q7,q8,q9,q10,q11,...)那样。
在这种情况下，解复用器基于上述表63对从块交织器124输出的LDPC码字比特进行解复用，并输出像(y0,0,y1,0,…,y5,0)＝(q0,q2,q4,q1,q3,q5)、(y0,1,y1,1,…,y5,1)＝(q6,q8,q10,q7,q9,q11)、……等的单元，调制器130通过将这些单元映射到星座点上来产生调制符号。
因此，调制器130可将从块交织器124的同一列输出的比特映射到每个调制符号的两个特定比特上。例如，调制器130可将被写入到块交织器124中的第一列中的组中所包括的比特(q0,q3,q6,q9,…)之中的(q0,q6,…)映射到每个调制符号的第一比特上，并且可将(q3,q9,…)映射到每个调制符号的第五比特上。被写入到第一列中的比特是根据LDPC码字比特的码字特性和构成调制符号的比特的可靠性而被确定为将被映射到每个调制符号的第一比特和第五比特上的比特。在此，调制符号的第一比特是用于确定调制符号被映射到的星座点的实数分量Re(zq)的符号的比特，调制符号的第五比特是用于确定调制符号被映射到的星座点的相对较小的大小的比特。
如上所述，组交织器122可以以组为单位对LDPC码字的所述多个组进行交织，以使得包括将被映射到调制符号的特定位置的两个比特上的比特的组被写入到块交织器124的特定列中。
在下文中，将详细解释示例性实施例。
首先，根据第一示例性实施例，假定编码器110以10/15、11/15、12/15和13/15的码率执行LDPC编码，并产生由16200个比特形成的LDPC码字(Nldpc＝16200)，调制器130基于表72使用与码率对应的非均匀16-QAM调制方法。
在这种情况下，组交织器122可通过使用上述等式11和下面呈现的表82来执行组交织。
[表82]
表82定义了等式11中的π(j)，并且与上述表27相同。
组交织器122可通过使用上述等式12和下面呈现的表83来执行组交织。
[表83]
表83定义了等式12中的π(j)，并且与上述表42相同。
在此，基于等式11和表82的组交织的结果与基于等式12和表83的组交织的结果彼此相同。这是因为等式11和等式12彼此具有反向关系，并且表82和表83彼此反向关系。这适用于下面呈现的示例性实施例。
在这些情况下，可使用块交织器124，在块交织器124中，根据表57或表61，列数为四(4)，第一部分的行数为3960(＝360×11)，第二部分的行数为180。
因此，构成LDPC码字的11个组((X7、X17、X33、X31、X26、X10、X32、X41、X28、X8、X24)输入到块交织器124的第一列的第一部分，11个组(X42、X20、X9、X35、X43、X22、X12、X38、X3、X5、X14)输入到块交织器124的第二列的第一部分，11个组(X37、X40、X19、X16、X27、X39、X25、X4、X21、X1、X23)输入到块交织器124的第三列的第一部分，11个组(X18、X36、X0、X6、X11、X34、X2、X29、X15、X30、X13)输入到块交织器124的第四列的第一部分。
另外，组X44输入到块交织器124的第二部分。具体地说，构成组X44的比特依次输入到第二部分的第一列的行，依次输入到第二列的行，依次输入到第三列的行，最后依次输入到第四列的行。
另外，块交织器124可依次输出被输入到每个列的第一行至最后一行的比特，从块交织器124输出的比特可被依次输入到调制器130。在这种情况下，可省略解复用器，或者解复用器可在不改变输入的比特的次序的情况下依次输出这些比特。
因此，组X7、X42、X37和X18中的每个组中所包括的一个比特构成单个调制符号。
根据示例性实施例，组X7、X42、X37和X18中的每个组中所包括的一个比特基于组交织和块交织而构成单个调制符号。除了上述方法之外，用组X7、X42、X37和X18中的每个组中所包括的一个比特构成单个调制符号的其他方法可被包括在本发明构思中。
图20中示出了当使用根据第一示例性实施例的方法时实现的性能。参照图20，当使用非均匀16-QAM调制方法时，在特定的SNR区域中可显示出高比特误码率和帧误码率(BER/FER)性能。
稍后将描述的与执行上述操作的发送器设备100对应的接收器可包括与调制器130对应的解调器、与交织器120(即，奇偶交织器121、组交织器122和块交织器124)对应的去交织器以及与编码器110对应的解码器。这些解调器、去交织器和解码器分别可对应于稍后将参照图27解释的解调器、去交织器和解码器。
根据第二示例性实施例，假定编码器110以码率6/15、7/15、8/15和9/15执行LDPC编码，并产生由16200个比特形成的LDPC码字(Nldpc＝16200)，调制器130基于表73至表75使用与码率对应的非均匀64-QAM调制方法。
在这种情况下，组交织器122可通过使用上述等式11和下面呈现的表84来执行组交织。
[表84]
表84定义了等式11中的π(j)，并且与上述表29相同。
组交织器122可通过使用上述等式12和下面呈现的表85来执行组交织。
[表85]
表85定义了等式12中的π(j)，并且与上述表44相同。
在这些情况下，可使用块交织器124，其中，在块交织器124中，根据表58或表61，列数为六(6)，第一部分的行数为2520(＝360×7)，第二部分的行数为180。在这种情况下，块交织器124的输出被输入到调制器133，并且可省略解复用器，或者解复用器可在不改变输入的比特的次序的情况下依次输出这些比特。
块交织器124和调制器130的操作与第一示例性实施例中相同，因此，省略其详细描述。
稍后将描述的与执行上述操作的发送器设备100对应的接收器设备可包括与调制器130对应的解调器、与交织器120(即，奇偶交织器121、组交织器122和块交织器124)对应的去交织器以及与编码器110对应的解码器。这些解调器、去交织器和解码器分别可对应于稍后将参照图27解释的解调器、去交织器和解码器。
图21中示出了当使用根据第二示例性实施例的方法时实现的性能。参照图21，当使用非均匀64-QAM调制方法时，在特定的SNR区域中可显示出高BER/FER性能。
根据第三示例性实施例，假定编码器110以码率10/15、11/15、12/15和13/15执行LDPC编码，并产生由16200个比特形成的LDPC码字(Nldpc＝16200)，调制器130基于表76和表77使用与码率对应的非均匀256-QAM调制方法。
在这种情况下，组交织器122可通过使用上述等式11和下面呈现的表86来执行组交织。
[表86]
表86定义了等式11中的π(j)，并且与上述表31相同。
组交织器122可通过使用上述等式12和下面呈现的表87来执行组交织。
[表87]
表87定义了等式12中的π(j)，并且与上述表46相同。
在这些情况下，可使用块交织器124，其中，在块交织器124中，根据表58或表61，列数为八(8)，第一部分的行数为1800(＝360×5)，第二部分的行数为225。在这种情况下，块交织器124的输出被输入到调制器133，并且可省略解调器，或者解调器可在不改变输入的比特的次序的情况下依次输出这些比特。
块交织器124和调制器130的操作与第一示例性实施例中相同，因此，省略其详细描述。
稍后将描述的与执行上述操作的发送器设备100对应的接收器设备可包括与调制器130对应的解调器、与交织器120(即，奇偶交织器121、组交织器122和块交织器124)对应的去交织器以及与编码器110对应的解码器。这些解调器、去交织器和解码器分别可对应于稍后将参照图27解释的解调器、去交织器和解码器。
根据第四示例性实施例，假定编码器110以码率6/15、7/15、8/15和9/15执行LDPC编码，并产生由16200个比特形成的LDPC码字(Nldpc＝16200)，调制器130基于表78至表81使用与码率对应的非均匀1024-QAM调制方法。
在这种情况下，组交织器122可通过使用上述等式11和下面呈现的表88来执行组交织。
[表88]
表88定义了等式11中的π(j)，并且与上述表33相同。
组交织器122可通过使用上述等式12和下面呈现的表89来执行组交织。
[表89]
表89定义了等式12中的π(j)，并且与上述表48相同。
在这些情况下，可使用块交织器124，其中，在块交织器124中，根据表58或表61，列数为10，第一部分的行数为1440(＝360×4)，第二部分的行数为180。在这种情况下，块交织器124的输出被输入到调制器133，并且可省略解复用器，或者解复用器可在不改变输入的比特的次序的情况下依次输出这些比特。
块交织器124和调制器130的操作与第一示例性实施例中相同，因此，省略其详细描述。
稍后将描述的与执行上述操作的发送器设备100对应的接收器设备可包括与调制器130对应的解调器、与交织器120(即，奇偶交织器121、组交织器122和块交织器124)对应的去交织器以及与编码器110对应的解码器。这些解调器、去交织器和解码器分别可对应于稍后将参照图27解释的解调器、去交织器和解码器。
图22中示出了当使用根据第四示例性实施例的方法时实现的性能。参照图22，当使用根据示例性实施例的非均匀1024-QAM调制方法时，在特定的SNR区域中可显示出高BER/FER性能。
根据第五示例性实施例，假定编码器110以码率6/15、7/15、8/15和9/15执行LDPC编码，并产生由64800个比特形成的LDPC码字(Nldpc＝64800)，调制器130基于表76和表77使用与码率对应的非均匀256-QAM调制方法。
在这种情况下，组交织器122可通过使用上述等式11和下面呈现的表90来执行组交织。
[表90]
表90定义了等式11中的π(j)，并且与上述表35相同。
组交织器122可通过使用上述等式12和下面呈现的表91来执行组交织。
[表91]
表91定义了等式12中的π(j)，并且与上述表50相同。
在这些情况下，可使用块交织器124，其中，在块交织器124中，根据表58或表61，列数为8，第一部分的行数为7920(＝360×22)，第二部分的行数为180。在这种情况下，块交织器124的输出被输入到调制器133，并且可省略解复用器(未示出)，或者解复用器(未示出)可在不改变输入的比特的次序的情况下依次输出这些比特。
块交织器124和调制器130的操作与第一示例性实施例中相同，因此，省略其详细描述。
稍后将描述的与执行上述操作的发送器设备100对应的接收器设备可包括与调制器130对应的解调器、与交织器120(即，奇偶交织器121、组交织器122和块交织器124)对应的去交织器以及与编码器110对应的解码器。这些解调器、去交织器和解码器分别可对应于稍后将参照图27解释的解调器、去交织器和解码器。
在第一示例性实施例至第五示例性实施例中，当通过使用等式11来执行组交织时，π(j)的值被用作输入组的索引，并且，当通过使用等式12来执行组交织时，π(j)的值被用作输出组的索引。因此，等式11和等式12具有反向关系。
另外，上述第一示例性实施例至第五示例性实施例仅仅是用于解释以上反向关系的示例，并且在该描述中描述的各种表可具有像第一示例性实施例至第五示例性实施例那样相同的反向关系。
发送器设备100可对被映射到星座上的信号进行调制，并且可将该信号发送到接收器设备(例如，图27的接收器设备2700)。例如，发送器设备200可通过使用正交频分复用(OFDM)方法将被映射到星座上的信号映射到OFDM帧上，并且可经由分配的信道将该信号发送到接收器设备2700。
示例性实施例2：块-行交织器的使用
根据另一示例性实施例，交织器120可用与从以上段落[0127]开始的在示例性实施例1中描述的方法不同的其他方法对LDPC码字进行交织，并且可将构成交织的LDPC码字的多个组之中的预定组中所包括的比特映射到调制符号的预定比特上。将参照图23来对此进行详细解释。
参照图23，交织器120包括奇偶交织器121、组交织器(或逐组交织器122)、组扭转交织器123以及块-行交织器125。在此，奇偶交织器121和组扭转交织器123执行与上述示例性实施例1中的功能相同的功能，因此，省略这些元件的详细描述。
组交织器122可将奇偶交织的LDPC码字划分为多个组，并且可重新排列所述多个组的次序。
在这种情况下，将奇偶交织的LDPC码字划分为多个组的操作与示例性实施例1中相同，因此，省略其详细描述。
组交织器122以组为单位对LDPC码字进行交织。也就是说，组交织器122可通过改变构成LDPC码字的多个组的位置来以组为单位重新排列LDPC码字中的多个组的次序。
在这种情况下，组交织器122可通过使用等式13来以组为单位对LDPC码字进行交织。
Yj＝Xπ(j)(0≤j＜Ngroup)…(13)
其中，Xj是组交织之前的第j组，Yj是组交织之后的第j组。
另外，π(j)是指示交织次序的参数，并且由LDPC码字的长度、码率和调制方法中的至少一个来确定。
根据示例性实施例，π(j)的示例将被如下面呈现的表92至表106中那样定义。
例如，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为16-QAM时，π(j)可被如下面呈现的表92或表93中那样定义。
[表92]
[表93]
在表92的情况下，等式13可被表达为Y0＝Xπ(0)＝X7、Y1＝Xπ(1)＝X42、Y2＝Xπ(2)＝X37、……、Y43＝Xπ(43)＝X13和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第7组变为第0组、将第42组变为第1组、将第37组变为第2组、……、将第13组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表93的情况下，等式13可被表达为Y0＝Xπ(0)＝X6、Y1＝Xπ(1)＝X15、Y2＝Xπ(2)＝X25、……、Y43＝Xπ(43)＝X27和Y44＝Xπ(44)＝X29。因此，组交织器122可通过将第6组变为第0组、将第15组变为第1组、将第25组变为第2组、……、将第27组变为第43组并且将第29组变为第44组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为64-QAM时，π(j)可被如下面呈现的表94或95中那样定义。
[表94]
[表95]
在表94的情况下，等式13可被表达为Y0＝Xπ(0)＝X32、Y1＝Xπ(1)＝X39、Y2＝Xπ(2)＝X8、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第32组变为第0组、将第39组变为第1组、将第8组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表95的情况下，等式13可被表达为Y0＝Xπ(0)＝X32、Y1＝Xπ(1)＝X4、Y2＝Xπ(2)＝X23、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第32组变为第0组、将第4组变为第1组、将第23组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表96或表97中那样定义。
[表96]
[表97]
在表96的情况下，等式13可被表达为Y0＝Xπ(0)＝X28、Y1＝Xπ(1)＝X22、Y2＝Xπ(2)＝X7、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第28组变为第0组、将第22组变为第1组、将第7组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表97的情况下，等式13可被表达为Y0＝Xπ(0)＝X21、Y1＝Xπ(1)＝X9、Y2＝Xπ(2)＝X13、……、Y43＝Xπ(43)＝X28和Y44＝Xπ(44)＝X29。因此，组交织器122可通过将第21组变为第0组、将第9组变为第1组、将第13组变为第2组、……、将第28组变为第43组并且将第29组变为第44组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为1024-QAM时，π(j)可被如下面呈现的表98或表99中那样定义。
[表98]
[表99]
在表98的情况下，等式13可被表达为Y0＝Xπ(0)＝X16、Y1＝Xπ(1)＝X24、Y2＝Xπ(2)＝X32、……、Y43＝Xπ(43)＝X43和Y44＝Xπ(44)＝X44。因此，组交织器122可通过将第16组变为第0组、将第24组变为第1组、将第32组变为第2组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表99的情况下，等式13可被表达为Y0＝Xπ(0)＝X16、Y1＝Xπ(1)＝X34、Y2＝Xπ(2)＝X8、……、Y43＝Xπ(43)＝X38和Y44＝Xπ(44)＝X39。因此，组交织器122可通过将第16组变为第0组、将第34组变为第1组、将第8组变为第2组、……、将第38组变为第43组并且将第39组变为第44组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15、7/15、8/15和9/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表100或表101中那样定义。
[表100]
[表101]
在表100的情况下，等式13可被表达为Y0＝Xπ(0)＝X48、Y1＝Xπ(1)＝X152、Y2＝Xπ(2)＝X156、……、Y178＝Xπ(178)＝X178和Y179＝Xπ(179)＝X179。因此，组交织器122可通过将第48组变为第0组、将第152组变为第1组、将第156组变为第2组、……、将第178组变为第178组并且将第179组变为第179组来以组为单位重新排列所述多个组的次序。
在表101的情况下，等式13可被表达为Y0＝Xπ(0)＝X48、Y1＝Xπ(1)＝X4、Y2＝Xπ(2)＝X15、……、Y178＝Xπ(178)＝X178和Y179＝Xπ(179)＝X179。因此，组交织器122可通过将第48组变为第0组、将第4组变为第1组、将第15组变为第2组、……、将第178组变为第178组并且将第179组变为第179组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表102中那样定义。
[表102]
在表102的情况下，等式13可被表达为Y0＝Xπ(0)＝X53、Y1＝Xπ(1)＝X71、Y2＝Xπ(2)＝X135、……、Y178＝Xπ(178)＝X26和Y179＝Xπ(179)＝X31。因此，组交织器122可通过将第53组变为第0组、将第71组变为第1组、将第135组变为第2组、……、将第26组变为第178组并且将第31组变为第179组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为8/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表103中那样定义。
[表103]
在表103的情况下，等式13可被表达为Y0＝Xπ(0)＝X71、Y1＝Xπ(1)＝X36、Y2＝Xπ(2)＝X38、……、Y178＝Xπ(178)＝X16和Y179＝Xπ(179)＝X18。因此，组交织器122可通过将第71组变为第0组、将第36组变为第1组、将第38组变为第2组、……、将第16组变为第178组并且将第18组变为第179组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表104中那样定义。
[表104]
在表104的情况下，等式13可被表达为Y0＝Xπ(0)＝X111、Y1＝Xπ(1)＝X39、Y2＝Xπ(2)＝X34、……、Y178＝Xπ(178)＝X85和Y179＝Xπ(179)＝X118。因此，组交织器122可通过将第111组变为第0组、将第39组变为第1组、将第34组变为第2组、……、将第85组变为第178组并且将第118组变为第179组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表105中那样定义。
[表105]
在表105的情况下，等式13可被表达为Y0＝Xπ(0)＝X89、Y1＝Xπ(1)＝X20、Y2＝Xπ(2)＝X72、……、Y178＝Xπ(178)＝X27和Y179＝Xπ(179)＝X29。因此，组交织器122可通过将第89组变为第0组、将第20组变为第1组、将第72组变为第2组、……、将第27组变为第178组并且将第29组变为第179组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为12/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表106中那样定义。
[表106]
在表106的情况下，等式13可被表达为Y0＝Xπ(0)＝X51、Y1＝Xπ(1)＝X6、Y2＝Xπ(2)＝X75、……、Y178＝Xπ(178)＝X18和Y179＝Xπ(179)＝X25。因此，组交织器122可通过将第51组变为第0组、将第6组变为第1组、将第75组变为第2组、……、将第18组变为第178组并且将第25组变为第179组来以组为单位重新排列所述多个组的次序。
如上所述，组交织器122可通过使用等式13和表92至表106来以组为单位重新排列所述多个组的次序。
另一方面，因为构成LDPC码字的组的次序被组交织器122以组为单位重新排列，然后这些组被块交织器124进行块交织(将在下面对其进行描述)，所以“将被块交织的比特组的次序”在表19至表106中被与π(j)相关地列出。
另外，组交织器122可通过使用下面呈现的等式14来以组为单位对LDPC码字进行交织：
Yπ(j)＝Xj(0≤j＜Ngroup)…(14)
其中，Xj是组交织之前的第j组，Yj是组交织之后的第j组。
另外，π(j)是指示交织次序的参数，并且由LDPC码字的长度、码率和调制方法中的至少一个来确定。
根据示例性实施例，π(j)的示例可被如下面呈现的表107至表121中那样定义。
例如，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为16-QAM时，π(j)可被如下面呈现的表107或表108中那样定义。
[表107]
[表108]
在表107的情况下，等式14可被表达为X0＝Yπ(0)＝Y11、X1＝Yπ(1)＝Y38、X2＝Yπ(2)＝Y27、……、X43＝Yπ(43)＝Y17和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第11组、将第1组变为第38组、将第2组变为第27组、……、将第43组变为第17组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表108的情况下，等式14可被表达为X0＝Yπ(0)＝Y7、X1＝Yπ(1)＝Y31、X2＝Yπ(2)＝Y36、……、X43＝Yπ(43)＝Y10和X44＝Yπ(44)＝Y34。因此，组交织器122可通过将第0组变为第7组、将第1组变为第31组、将第2组变为第36组、……、将第43组变为第10组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为64-QAM时，π(j)可被如下面呈现的表109或表110中那样定义。
[表109]
[表110]
在表109的情况下，等式14可被表达为X0＝Yπ(0)＝Y26、X1＝Yπ(1)＝Y22、X2＝Yπ(2)＝Y41、……、X43＝Yπ(43)＝Y43和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第26组、将第1组变为第22组、将第2组变为第41组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表110的情况下，等式14可被表达为X0＝Yπ(0)＝Y18、X1＝Yπ(1)＝Y31、X2＝Yπ(2)＝Y41、……、X43＝Yπ(43)＝Y43和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第18组、将第1组变为第31组、将第2组变为第41组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为10/15、11/15、12/15和13/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表112或表112中那样定义。
[表111]
[表112]
在表111的情况下，等式14可被表达为X0＝Yπ(0)＝Y32、X1＝Yπ(1)＝Y26、X2＝Yπ(2)＝Y14、……、X43＝Yπ(43)＝Y43和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第32组、将第1组变为第26组、将第2组变为第14组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表112的情况下，等式14可被表达为X0＝Yπ(0)＝Y24、X1＝Yπ(1)＝Y9、X2＝Yπ(2)＝Y35、……、X43＝Yπ(43)＝Y30和X44＝Yπ(44)＝Y6。因此，组交织器122可通过将第0组变为第24组、将第1组变为第9组、将第2组变为第35组、……、将第43组变为第30组并且将第44组变为第6组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为16200，码率为6/15、7/15、8/15和9/15，并且调制方法为1024-QAM时，π(j)可被如下面呈现的表113或表114中那样定义。
[表113]
[表114]
在表113的情况下，等式14可被表达为X0＝Yπ(0)＝Y22、X1＝Yπ(1)＝Y20、X2＝Yπ(2)＝Y7、……、X43＝Yπ(43)＝Y43和X44＝Yπ(44)＝Y44。因此，组交织器122可通过将第0组变为第22组、将第1组变为第20组、将第2组变为第7组、……、将第43组变为第43组并且将第44组变为第44组来以组为单位重新排列所述多个组的次序。
在表114的情况下，等式14可被表达为X0＝Yπ(0)＝Y8、X1＝Yπ(1)＝Y4、X2＝Yπ(2)＝Y40、……、X43＝Yπ(43)＝Y39和X44＝Yπ(44)＝Y13。因此，组交织器122可通过将第0组变为第8组、将第1组变为第4组、将第2组变为第40组、……、将第43组变为第39组并且将第44组变为第13组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15、7/15、8/15和9/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表115或表116中那样定义。
[表115]
[表116]
在表115的情况下，等式14可被表达为X0＝Yπ(0)＝Y72、X1＝Yπ(1)＝Y48、X2＝Yπ(2)＝Y55、……、X178＝Yπ(178)＝Y178和X179＝Yπ(179)＝Y179。因此，组交织器122可通过将第0组变为第72组、将第1组变为第48组、将第2组变为第55组、……、将第178组变为第178组并且将第179组变为第179组来以组为单位重新排列所述多个组的次序。
在表116的情况下，等式14可被表达为X0＝Yπ(0)＝Y9、X1＝Yπ(1)＝Y6、X2＝Yπ(2)＝Y160、……、X178＝Yπ(178)＝Y178和X179＝Yπ(179)＝Y179。因此，组交织器122可通过将第0组变为第9组、将第1组变为第6组、将第2组变为第160组、……、将第178组变为第178组并且将第179组变为第179组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为6/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表117中那样定义。
[表117]
在表117的情况下，等式14可被表达为X0＝Yπ(0)＝Y72、X1＝Yπ(1)＝Y104、X2＝Yπ(2)＝Y165、……、X178＝Yπ(178)＝Y26和X179＝Yπ(179)＝Y20。因此，组交织器122可通过将第0组变为第72组、将第1组变为第104组、将第2组变为第165组、……、将第178组变为第26组并且将第179组变为第20组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为8/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表118中那样定义。
[表118]
在表118的情况下，等式14可被表达为X0＝Yπ(0)＝Y143、X1＝Yπ(1)＝Y169、X2＝Yπ(2)＝Y155、……、X178＝Yπ(178)＝Y172和X179＝Yπ(179)＝Y148。因此，组交织器122可通过将第0组变为第143组、将第1组变为第169组、将第2组变为第155组、……、将第178组变为第172组并且将第179组变为第148组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表119中那样定义。
[表119]
在表119的情况下，等式14可被表达为X0＝Yπ(0)＝Y43、X1＝Yπ(1)＝Y21、X2＝Yπ(2)＝Y51、……、X178＝Yπ(178)＝Y157和X179＝Yπ(179)＝Y158。因此，组交织器122可通过将第0组变为第43组、将第1组变为第21组、将第2组变为第51组、……、将第178组变为第157组并且将第179组变为第158组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为10/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表120中那样定义。
[表120]
在表120的情况下，等式14可被表达为X0＝Yπ(0)＝Y165、X1＝Yπ(1)＝Y89、X2＝Yπ(2)＝Y27、……、X178＝Yπ(178)＝Y22和X179＝Yπ(179)＝Y117。因此，组交织器122可通过将第0组变为第165组、将第1组变为第89组、将第2组变为第27组、……、将第178组变为第22组并且将第179组变为第117组来以组为单位重新排列所述多个组的次序。
在另一示例中，当LDPC码字的长度Nldpc为64800，码率为12/15，并且调制方法为256-QAM时，π(j)可被如下面呈现的表121中那样定义。
[表121]
在表121的情况下，等式14可被表达为X0＝Yπ(0)＝Y57、X1＝Yπ(1)＝Y176、X2＝Yπ(2)＝Y49、……、X178＝Yπ(178)＝Y79和X179＝Yπ(179)＝Y103。因此，组交织器122可通过将第0组变为第57组、将第1组变为第176组、将第2组变为第49组、……、将第178组变为第79组并且将第179组变为第103组来以组为单位重新排列所述多个组的次序。
如上所述，组交织器122可通过使用等式14和表107至表121来以组为单位重新排列所述多个块的次序。
另一方面，因为构成LDPC码字的组的次序被组交织器122以组为单位重新排列，然后这些组被块交织器124块交织(将在下面对其进行描述)，所以“将被块交织的比特组的次序”在表107至表121中被与π(j)相关地列出。
当用上述方法执行组交织时，构成组交织的LDPC码字的组的次序不同于示例性实施例1的次序。
这是因为在本示例性实施例中使用块-行交织器125，而不是图4中的块交织器124。也就是说，因为块交织器124中使用的交织方法和块-行交织器125中使用的交织方法彼此不同，所以本示例性实施例的组交织器122用与示例性实施例1的方法不同的方法来重新排列构成LDPC码字的多个组的次序。
具体地说，组交织器122可重新排列所述多个组的次序，以使得如下的排列单元被重复，其中，在该排列单元中，包括将被映射到同一调制符号上的比特的至少一个组被依次以组为单位排列。
也就是说，组交织器122可依次排列多个第一组中的一个(第一组包括将被映射到每个调制符号的第一特定位置上的比特)、多个第二组中的一个(第二组包括将被映射到每个调制符号的第二特定位置上的比特)、……、多个第n组中的一个(第n组包括将被映射到每个调制符号的第n特定位置上的比特)，并且可用相同的方法重复地排列其他组。
块-行交织器125对次序已经被重新排列的多个组进行交织。在这种情况下，块-行交织器125可通过使用至少一个包括多个列的行来对次序已经被以组为单位重新排列的多个组进行交织。下面将参照图24至图26来对此进行详细解释。
图24至图26是示出根据示例性实施例的块-行交织器的构造和交织方法的示图。
首先，当Ngroup/m是整数时，如图24所示，块-行交织器125包括交织器125-1，其中，交织器125-1包括m个行，每个行包括M个列，并且块-行交织器125可通过使用Ngroup/m个具有图24的构造的交织器125-1来进行交织。
在此，Ngroup是构成LDPC码字的总组数。另外，M是单个组中所包括的比特的数量，例如，可以是360。m可以与构成调制符号的比特的数量相同，或者可以是构成调制符号的比特的数量的1/2。例如，当使用非均匀QAM时，构成调制符号的比特的性能是不同的，因此，通过将m设置为与构成调制符号的比特的数量相同，单个组可被映射到调制符号的单个比特上。
具体地说，块-行交织器125可通过如下操作来进行交织：沿行方向以组为单位将构成LDPC码字的多个组中的每个组写入到每个行中，并沿列方向读取所述多个组以组为单位被写入到的所述多个列的每个行。
例如，如图24所示，块-行交织器125沿行方向将所述多个组之中的m个连续组写入到交织器125-1的m个行中的每个行中，并沿列方向读取比特被写入到的m个行的每个列。在这种情况下，可使用与组数除以行数一样多的(即，Ngroup/m个)交织器125-1。
如上所述，当构成LDPC码字的组数是行数的整数倍时，块-行交织器125可通过依次写入构成LDPC码字的多个组之中的与行数一样多的组来进行交织。
另一方面，当构成LDPC码字的组数不是行数的整数倍时，块-行交织器125通过使用包括不同数量的列的N个交织器(N是大于或等于2的整数)来进行交织。
例如，如图25和图26所示，块-行交织器125可通过使用第一交织器125-2和第二交织器125-3来进行交织，第一交织器125-2包括m个行，每个行包括M个列，第二交织器125-3包括m个行，每个行包括a×M/m个列。在此，a是 是低于Ngroup/m的最大整数。
在这种情况下，可使用与一样多的第一交织器125-2，并且可使用一个第二交织器125-3。
具体地说，块-行交织器125可通过如下操作来对构成LDPC码字的多个组进行交织：沿行方向以组为单位将构成LDPC码字的多个组之中的个组中的每个组写入到每个行中，并沿列方向读取个组以组为单位被写入到的所述多个行的每个列。
例如，如图25和图26所示，块-行交织器125可沿行方向将个组之中的与行数一样多的m个连续组写入到第一交织器125-2的每个行中，并且可沿列方向读取m个组被写入到的第一交织器125-2的所述多个行的每个列。在这种情况下，可使用与一样多的具有图25和图26的构造的第一交织器125-2。
另外，在使用多个天线的系统中，m可以是构成调制方法的比特的数量乘以天线的数量。
其后，块-行交织器125可对除了被写入到第一交织器125-2中的组之外的其他组中所包括的比特进行划分，并且可沿行方向将这些比特写入到第二交织器125-3的每个行中。在这种情况下，相同数量的比特被写入到第二交织器125-3的每个行中。换句话说，单个比特组可被输入到第二交织器125-3的多个列中。
例如，如图25所示，块-行交织器125可沿行方向将除了被写入到第一交织器125-2中的组之外的其他组中所包括的比特之中的a×M/m个比特写入到第二交织器125-3的m个行中的每个行中，并且可沿列方向读取比特被写入到的第二交织器125-3的m个行的每个列。在这种情况下，可使用一个具有图25的构造的第二交织器125-3。
然而，根据另一示例性实施例，如图26所示，块-行交织器125可用与在图25中解释的方法相同的方法来将比特写入到第一交织器125-2中，但是可用与图25的方法不同的方法将比特写入到第二交织器125-3中。
也就是说，块-行交织器125可沿列方向将比特写入到第二交织器125-3中。
例如，如图26所示，块-行交织器125可沿列方向将除了被写入到第一交织器125-2中的组之外的其他组中所包括的比特写入到第二交织器125-3的m个行(每个行包括a×M/m个列)的每个列中，并且可沿列方向读取比特被写入到的第二交织器125-3的m个行的每个列。在这种情况下，可使用一个具有图26的构造的第二交织器125-3。
在图26中所示的方法中，块-行交织器125通过沿列方向将比特写入到第二交织器中之后沿列方向进行读取来进行交织。因此，被第二交织器交织的组中所包括的比特被按它们被写入的次序读取，并且被输出到调制器130。因此，属于第二交织器的组中所包括的比特不被块-行交织器125重新排列，而是可被依次映射到调制符号上。
如上所述，块-行交织器125可通过使用以上参照图24至图26描述的方法来对LDPC码字的多个组进行交织。
根据上述方法，块-行交织器125的输出可以与块交织器124的输出相同。具体地说，当块-行交织器125如图24中所示那样交织时，块-行交织器125可输出与如图8中所示那样进行交织的块交织器124的值相同的值。另外，当块-行交织器125如图25中所示那样进行交织时，块-行交织器125可输出与如图9中所示那样进行交织的块交织器124的值相同的值。另外，当块-行交织器125如图26中所示那样进行交织时，块-行交织器125可输出与如图10中所示那样进行交织的块交织器124的值相同的值。
具体地说，当组交织器122基于等式11被使用，块交织器124被使用，并且组交织器122的输出组为Yi(0≤i＜Ngroup)时，以及当组交织器122基于等式13被使用，块-行交织器125被使用，并且组交织器122的输出组为Zi(0≤i＜Ngroup)时，组交织之后的输出组Zi和Yi之间的关系可被如等式15和等式16中那样表达，结果，可从块交织器124输出相同的值：
Zi+m×j＝Yα×i+j(0≤i＜m,0≤j＜α)…(15)
Zi＝Yi(α×m≤i＜Ngroup)…(16)
其中，α是并且是当块交织器124被使用时被写入到第一部分的单个列中的组数，是低于Ngroup/m的最大整数。这里，m与构成调制符号的比特的数量或者构成调制符号的比特的数量的一半相同。另外，m是块交织器124的列数，m是块-行交织器125的行数。
因此，组交织被组交织器122基于等式11执行并且之后块交织被块交织器124执行的情况可与组交织被组交织器122基于等式12执行并且之后块交织被块交织器124执行的情况具有反向关系。
另外，组交织被组交织器122基于等式13执行并且之后块-行交织被块-行交织器125执行的情况可与组交织被组交织器122基于等式14执行并且之后块-行交织被块-行交织器125执行的情况具有反向关系。
因此，调制器130可用与当块交织器124被使用时的方法相同的方法将从块-行交织器125输出的比特映射到调制符号上。
在示例性实施例中建议的比特交织方法由如图4中所示的奇偶交织器121、组交织器122、组扭转交织器123和块交织器124执行(根据情况，可省略奇偶交织器121或组扭转交织器123)。然而，这仅仅是示例，比特交织方法不限于上述三个模块或四个模块。
例如，当使用块交织器并且使用被表达为等式11的组交织方法时，关于如等式9和等式10中定义的比特组Xj(0≤j<Ngroup)，属于m个比特组的比特(例如，{Xπ(i),Xπ(α+i),...,Xπ((m-1)×α+i)}(0≤i＜α))可构成单个调制符号。
在此，α是构成块交织器的第一部分的比特组的数量，并且另外，m是块交织器的列数，并且可以等于构成调制符号的比特的数量或者构成调制符号的比特的数量的一半。
因此，例如，关于奇偶交织的比特ui，{uπ(i)+j,uπ(α+i)+j,...,uπ((m-1)×α+i)+j}(0＜i≤m，0＜j≤M)可构成单个调制符号。如上所述，存在用于构造单个调制符号的各种方法。
另外，在示例性实施例中建议的比特交织方法由如图23中所示的奇偶交织器121、组交织器122、组扭转交织器123和块-行交织器125执行(根据情况，可省略组扭转交织器123)。然而，这仅仅是示例，比特交织方法不限于上述三个模块或四个模块。
例如，当使用块-行交织器并且使用被表达为等式13的组交织方法时，关于如等式9和等式10中定义的比特组Xj(0≤j<Ngroup)，属于m个比特组的比特(例如，{Xπ(m×i),Xπ(m×i+1),...,Xπ(m×i+(m-1))}(0≤i＜α))可构成单个调制符号。
在此，α是构成块交织器的第一部分的比特组的数量，并且另外，m是块交织器的列数，并且可以等于构成调制符号的比特的数量或者构成调制符号的比特的的数量一半。
因此，例如，关于奇偶交织的比特ui，{uπ(m×i)+j,uπ(m×i+1)+j,...,uπ(m×i+(m-1))+j}(0＜i≤m，0＜j≤M)可构成单个调制符号。如上所述，存在用于构造单个调制符号的各种方法。
在下文中，将解释根据各种示例性实施例的用于确定π(j)的方法，π(j)是用于进行组交织的参数。
在下文中，将解释用于设计图4或图23的组交织器122的方法。
首先将被考虑的标准如下：
标准1)根据调制方法和码率来确定不同的交织方法。
标准2)应同时考虑用于每组的LDPC码字的性能特性和构成调制信号的比特的性能特性。例如，在LDPC码字的情况下，最左侧的比特可具有高性能，构成调制符号的最左侧的比特可具有高性能。也就是说，关于构成非均匀64-QAM的六(6)个比特y0、y1、y2、y3、y4、y5，关于每个比特的性能P(yi)可具有P(y0)>P(y1)>P(y2)>P(y3)>P(y4)>P(y5)的关系。
因此，当64800的代码被使用并且非均匀64-QAM(在下文中，被称为64-NUQ)被使用时，同时考虑LDPC码的特性和调制方法来确定64-NUQ的六(6)个比特之中的哪个比特被用180个LDPC组映射，并且通过使用密度演变方法来确定估计的性能最高的情况。
也就是说，考虑180个组可被映射到六(6)个比特上的许多情况，并且通过密度演变方法来计算对于每种情况理论上估计的阈值。在此，阈值是SNR值，并且当LDPC码字被发送时，错误概率在高于阈值的SNR区域中为“0”。因此，当LDPC码字按照用于映射的许多情况之中的阈值小的情况的方法发送时，可保证高性能。基于密度演变设计交织器是理论方法。因此，应通过基于实际设计的奇偶校验矩阵并且基于周期分布以及密度演变的理论方法对代码性能进行验证来设计交织器。
在此，考虑180个组可被映射到六(6)个比特上的许多情况是指：将这些组重新映射到与奇偶校验矩阵的相同度数的行相关的组，并且考虑有多少个组将被映射到六(6)个64QAM比特上。
在下文中，将详细描述256-QAM被使用的情况。
在LDPC码字的情况下，最左侧的比特具有优良性能，形成调制符号的比特和最左侧的比特的性能可以是优良的。换句话说，关于构成非均匀256-QAM的八个比特y0、y1、y2、y3、y4、y5、y6、y7，每个比特的性能P(yi)变为P(y0)>P(y1)>P(y2)>P(y3)>P(y4)>P(y5)>P(y6)>P(y7)。另外，如果码率为12/15，则在180个LDPC码字比特组之中，存在与奇偶校验矩阵中的度数为14的列组对应的26个比特组、与奇偶校验矩阵中的度数为3的列组对应的118个比特组、以及与奇偶校验列中的度数为2的列组对应的36个比特组。
作为使用密度演变方法的结果，存在与奇偶校验矩阵中的度数为14的列组对应的26个比特组，关于被如等式9和等式10中那样定义的比特组Xj(0≤j＜25)，存在映射到y1上的12个组、映射到y6上的1个组以及映射到y7上的9个组。
另外，存在与奇偶校验矩阵中的度数为3的列组对应的118个比特组，关于被如等式9和等式10中那样定义的比特组Xj(26≤j＜143)，存在映射到y0上的22个组、映射到y1上的10个组、映射到y2上的22个组、映射到y3上的22个组、映射到y4上的20个组以及映射到y5上的22个组。
此外，存在与奇偶校验矩阵中的度数为2的列组对应的36个比特组，关于被如等式9和等式10中那样定义的比特组Xj(144≤j<180)，存在映射到y4上的2个组、映射到y6上的21个组以及映射到y7上的13个组。
在这种情况下，当在与奇偶校验矩阵中的度数为14的列组对应的比特组之中存在四个比特组时，被输入到并且被映射到块-行交织器125的第二交织器125-3或块交织器124的第二部分上的LDPC码字比特组可保证最优良的性能。
以上提及的内容的总结可被如以下表122中所示那样表示。
[表122]
y<sub>0</sub> y<sub>1</sub> y<sub>2</sub> y<sub>3</sub> y<sub>4</sub> y<sub>5</sub> y<sub>6</sub> y<sub>7</sub> 和
度数14(a) 0 12 0 0 0 0 1 9 22
度数3(b) 22 10 22 22 20 22 0 0 118
度数2(c) 0 0 0 0 2 0 21 13 36
和(a+b+c) 22 22 22 22 22 22 22 22
换句话说，在表41中，22个比特组{51,122,91,111,95,100,119,130,78,57,65,26,61,126,105,143,70,132,39,102,115,116}被映射到y0上，22个比特组选自与奇偶校验矩阵中的度数为3的列组对应的118个比特组。选择的比特组优化实际的BER/FER性能。
另外，22个比特组{6,14,3,21,71,134,2,0,140,106,7,118,23,35,20,17,50,48,112,13,66,5}被映射到y1上，12个比特组选自与度数为14的列组对应的比特组，10个比特组选自与度数为3的列组对应的比特组。
此外，22个比特组{75,42,129,107,30,45,137,114,37,87,53,85,101,141,120,99,88,117,64,28,135,138}被映射到y2上，22个比特组选自与度数为3的列组对应的比特组。
另外，22个比特组{108,113,58,97,38,124,86,33,74,32,29,128,67,104,80,127,56,34,89,94,49,55}被映射到y3上，22个比特组选自与度数为3的列组对应的比特组。
此外，22个比特组{93,136,68,62,54,40,81,103,121,76,44,84,96,123,154,98,82,142,46,169,131,72}被映射到y4上，20个比特组选自与度数为3的列组对应的比特组，2个比特组选自与度数为2的列组对应的比特组。
另外，22个比特组{47,69,125,31,83,36,59,90,79,52,133,60,92,139,110,27,73,43,77,109,63,41}被映射到y5上，22个比特组选自与度数为3的列组对应的比特组。
此外，22个比特组{168,147,161,165,175,162,164,158,157,160,150,171,167,145,151,153,9,155,170,146,166,149}被映射到y6上，1个比特组选自与度数为4的列组对应的比特组，21个比特组选自与度数为2的列组对应的比特组。
另外，22个比特组{15,159,11,176,152,156,144,148,172,178,24,22,179,4,163,174,173,19,10,177,12,16}被映射到y7上，9个比特组选自与度数为14的列组对应的比特组，13个比特组选自与度数为2的列组对应的比特组。
此外，4个比特组{1,8,18,25}选自与度数为14的列组对应的比特组，这些比特组被输入到块-行交织器的第二交织器或块交织的第二部分。比特组X1被映射到y0或y1上，比特组X8被映射到y2或y3上，比特组X18被映射到y4或y5上，比特组X25被映射到y6或y7上。
在上述方法中，可设计图4或图23的组交织器122。
图27是示出根据示例性实施例的接收器设备的构造的框图。参照图27，接收器设备2700包括解调器2710、复用器2720、去交织器2730和解码器2740。
解调器2710接收从发送器设备100发送的信号，并对该信号进行解调。具体地说，解调器2710通过对接收的信号进行解调来产生与LDPC码字对应的值，并将该值输出到复用器2720。在这种情况下，解调器2710可使用与发送器设备100中使用的调制方法对应的解调方法。
与LDPC码字对应的值可被表达为用于接收的信号的信道值。存在用于确定信道值的各种方法，例如，用于确定对数似然比(LLR)值的方法可以是用于确定信道值的方法。
LLR值是从发送器设备100发送的比特为0的概率和该比特为1的概率的比率的对数值。另外，LLR值可以是通过硬判决确定的比特值，或者可以是根据从发送器设备100发送的比特为0或1的概率所属的部分而确定的代表值。
复用器2720对解调器2710的输出值进行复用，并将该值输出到去交织器2730。
具体地说，复用器2720是与发送器设备100中提供的解复用器(诸如图12或图13中所示的解复用器)对应的元件。并且执行与解复用器对应的操作。因此，当从发送器设备100省略解复用器时，复用器2720可从接收器设备2700中被省略。
也就是说，复用器2720将解调器2710的输出值转换为cell-to-bit(单元到比特)，并在比特的基础上输出LLR值。
在这种情况下，当解复用器不如图13中所示那样改变LDPC码字比特的次序时，复用器2720可在比特的基础上依次输出LLR值，而不改变与单元的比特对应的LLR值的次序。可替代地，复用器2720可基于表50重新排列与单元的比特对应的LLR值的次序以执行与解复用器的解复用操作相反的操作。
去交织器2730对复用器2720的输出值进行去交织，并将这些值输出到解码器2740。
具体地说，去交织器2730是与发送器设备100的交织器120对应的元件，并执行与交织器120对应的操作。也就是说，去交织器2730通过相反地执行交织器120的交织操作来对LLR值进行去交织。
在这种情况下，去交织器2730可包括如图28或图29中所示的元件。
首先，如图28所示，根据示例性实施例，去交织器2730包括块去交织器2731、组扭转去交织器2732、组去交织器2733和奇偶去交织器2734。
块去交织器2731对复用器2720的输出进行去交织，并将值输出到组扭转去交织器2732。
具体地说，块去交织器2731是与发送器设备100中提供的块交织器124对应的元件，并且相反地执行块交织器124的交织操作。
也就是说，块去交织器2731通过使用至少一个由多个列形成的行来进行去交织，也就是说，通过沿行方向将从复用器2720输出的LLR值写入到每个行中，并沿列方向读取LLR值被写入到的所述多个行的每个列。
在这种情况下，当块交织器124通过将列划分为两个部分来进行交织时，块去交织器2731可通过将行划分为两个部分来进行去交织。
另外，当块交织器124沿行方向对不属于第一部分的组执行写入和读取时，块去交织器2731可通过沿行方向写入并读取与不属于第一部分的组对应的值来进行去交织。
在下文中，将参照图31来描述块去交织器2731。然而，这仅仅是示例，块去交织器2731可用其他方法实现。
输入LLR vi(0≤i＜Nldpc)被写入到块去交织器2731的行ri、列ci中。在此，
同时，输出LLR qi(0≤i＜Nc×Nr1)被从块去交织器2731的第一部分的行ci、列ri引出。在此，
另外，输出LLR qi(Nc×Nr1≤i＜Nldpc)被从块去交织器2731的第二部分的行ci、列ri引出。在此，ri＝Nr1+{(i-Nc×Nr1)mod Nr2}，
组扭转去交织器2732对块去交织器2731的输出值进行去交织，并将该值输出到组去交织器2733。
具体地说，组扭转去交织器2732是与发送器设备100中提供的组扭转交织器123对应的元件，并且可相反地执行组扭转交织器123的交织操作。
也就是说，组扭转去交织器2732可通过改变存在于同一组中的LLR值的次序来重新排列同一组的LLR值。当在发送器设备100中不执行组扭转操作时，可省略组扭转去交织器2732。
组去交织器2733(或逐组去交织器)对组扭转去交织器2732的输出值进行去交织，并将值输出到奇偶去交织器2734。
具体地说，组去交织器2733是与发送器设备100中提供的组交织器122对应的元件，并且可相反地执行组交织器122的交织操作。
也就是说，组去交织器2733可以以组为单位重新排列所述多个组的次序。在这种情况下，组去交织器2733可通过根据LDPC码字的长度、调制方法和码率相反地应用表27至表56的交织方法来以组为单位重新排列所述多个组的次序。
如上所述，可重新排列列组在具有图2和图3的形状的奇偶校验矩阵中的次序，列组对应于比特组。因此，如果列组的次序在奇偶校验矩阵中改变，则比特组的次序也可改变，并且组去交织器2733可相应地以组为单位重新排列所述多个组的次序。
奇偶去交织器2734对组去交织器2733的输出值执行奇偶去交织，并将值输出到解码器2740。
具体地说，奇偶去交织器2734是与发送器设备100中提供的奇偶交织器121对应的元件，并且可相反地执行奇偶交织器121的交织操作。也就是说，奇偶去交织器2734可对从组去交织器2733输出的LLR值之中的与奇偶比特对应的LLR值进行去交织。在这种情况下，奇偶去交织器2734可用等式8的奇偶交织方法的反向方法来对与奇偶比特对应的LLR值进行去交织。
然而，只有当发送器设备100使用如图2中所示的奇偶校验矩阵200产生LDPC码字时，才执行奇偶去交织。当基于如图3中所示的奇偶校验矩阵300对LDPC码字进行编码时，可省略奇偶去交织器2734。然而，即使当使用图2的奇偶校验矩阵200产生LDPC码字时，也可基于图3的奇偶校验矩阵300来执行LDPC解码，在这种情况下，可省略奇偶去交织器2734。
尽管图27的去交织器2730包括如图28中所示的三(3)个或四(4)个元件，但是这些元件的操作可由单个元件执行。例如，当均属于比特组Xa、Xb、Xc和Xd中的每个比特组的比特构成单个调制符号时，去交织器可基于接收的单个调制符号将这些比特去交织到与它们的比特组对应的位置。
例如，如果码率为12/15并且调制方法为256-QAM时，组去交织器2733可基于表41来执行去交织，在这种情况下，来自比特组X51、X6、X75、X108、X93、X47、X168、X15中的每个比特组的一个比特构成单个调制符号。因此，去交织器2730可基于接收的调制符号来执行与和比特组X51、X6、X75、X108、X93、X47、X168、X15对应的解码初始值的映射。
如图29所示，去交织器2730可包括行-块去交织器2735、组扭转去交织器2732、组去交织器2733和奇偶去交织器2734。在这种情况下，组扭转去交织器2732和奇偶去交织器2734执行与图27中的功能相同的功能，因此，省略冗余的解释。
块-行去交织器2735对复用器2720的输出值进行去交织，并将值输出到组扭转去交织器2732。
具体地说，块-行去交织器2735是与发送器设备100中提供的块-行交织器125对应的元件，并且可相反地执行块-行交织器125的交织操作。
也就是说，块-行去交织器2735可通过使用至少一个由多个行形成的列来进行去交织，也就是说，通过沿列方向将从复用器2720输出的LLR值写入到每个列中，并沿列方向读取LLR值被写入到的所述多个列的每个行。
然而，当块-行交织器125沿列方向对不属于第一部分的组执行写入和读取时，块-行去交织器2735可通过沿列方向写入和读取与不属于第一部分的组对应的值来进行去交织。
组去交织器2733对组扭转去交织器2732的输出值进行去交织，并将该值输出到奇偶去交织器2734。
具体地说，组去交织器2733是与发送器设备100中提供的组交织器122对应的元件，并且可相反地执行组交织器122的交织操作。
也就是说，组去交织器2733可以组为单位重新排列所述多个组的次序。在这种情况下，组去交织器2733可通过根据LDPC码字的长度、调制方法和码率相反地应用表92至表121的交织方法来以组为单位重新排列所述多个组的次序。
同时，图27的去交织器2730可由如图29中所示的3个或4个元件构成，但是元件的操作可被作为一个元件执行。例如，如果属于比特组Xa、Xb、Xc、Xd中的每个比特组的一个比特由单个调制符号构成，则去交织器2730可基于接收的调制符号来在与这些比特组对应的位置处执行去交织。
另外，当发送是从发送器基于块交织器执行时，接收器可通过基于等式15和等式16确定去交织器2835中的去交织次序来进行操作。另外，当发送是从发送器基于块-行交织器执行时，接收器可通过基于等式15和等式16确定块去交织器2731中的交织次序来进行操作。
解码器2740可通过使用去交织器2730的输出值来执行LDPC解码。为了实现此过程，解码器2740可包括执行LDPC解码的单独的LDPC解码器(未示出)。
具体地说，解码器2740是与发送器设备200的编码器110对应的元件，并且可通过使用从去交织器2730输出的LLR值执行LDPC解码来进行纠错。
例如，解码器2740可用基于和-积算法的迭代解码方法来执行LDPC解码。和-积算法是消息传递算法的一个示例，消息传递算法是指如下的算法，该算法通过偶图(bipartite graph)上的边缘来交换消息(例如，LLR值)，从输入到变量节点或校验节点的消息计算输出消息，并进行更新。
当执行LDPC解码时，解码器2740可使用奇偶校验矩阵。在这种情况下，奇偶校验矩阵中的信息字子矩阵被如表4至表26中那样根据码率和LDPC码字的长度定义，并且奇偶子矩阵可具有双对角构造。
另外，LDPC解码中使用的关于奇偶校验矩阵的信息和关于码率的信息等可被预存在接收器设备2700中，或者可由发送器设备100提供。
图30是示出根据示例性实施例的发送器设备的信号处理方法的流程图。
首先，通过执行LDPC编码来产生LDPC码字(S3010)。在这种情况下，当执行LDPC编码时，可使用包括由表4至表26定义的信息字子矩阵和具有双对角构造的奇偶子矩阵的奇偶校验矩阵(即，如图2中所示的奇偶校验矩阵)、或者通过基于等式4和等式5对图2的奇偶校验矩阵进行行和列置换而获得的奇偶校验矩阵(即，如图3中所示的奇偶校验矩阵)。
其后，对LDPC码字进行交织(S3020)。
将交织的LDPC码字映射到调制符号上(S3030)。在这种情况下，可将LDPC码字的多个组之中的预定组中所包括的比特映射到调制符号的预定比特上。
在此，所述多个组中的每个组可由360个比特形成。
在操作S3020中，可对LDPC码字的奇偶比特进行交织，可将奇偶交织的LDPC码字划分为多个组，可以以组为单位重新排列所述多个组的次序，并且可对次序已经被重新排列的所述多个组进行交织。
具体地说，可基于上述等式11来以组为单位重新排列所述多个组的次序。在这种情况下，可基于LDPC码字的长度、调制方法和码率中的至少一个来确定等式11的π(j)。
例如，当LDPC码字的长度为64800，调制方法为256-QAM并且码率为6/15时，π(j)可被如上述表37中那样定义。
在另一示例中，当LDPC码字的长度为64800，调制方法为256-QAM并且码率为8/15时，π(j)可被如上述表38中那样定义。
在另一示例中，当LDPC码字的长度为64800，调制方法为256-QAM并且码率为10/15时，π(j)可被如上述表39中那样定义。
在另一示例中，当LDPC码字的长度为64800，调制方法为256-QAM并且码率为10/15时，π(j)可被如上述表40中那样定义。
在另一示例中，当LDPC码字的长度为64800，调制方法为256-QAM并且码率为12/15时，π(j)可被如上述表41中那样定义。
然而，这些仅仅是示例，π(j)可被如表27至表36中那样根据LDPC码字的长度、调制方法和码率定义。
另外，等式12可被用于以组为单位重新排列所述多个组的次序。在这种情况下，π(j)可被如上述表42至表56中那样定义。
可通过如下操作来对次序已经被重新排列的所述多个组进行交织：沿列方向以组为单位将所述多个组写入到多个列中的每个列中，并沿行方向读取所述多个组以组为单位被写入到的所述多个列的每个行。
在这种情况下，在所述多个组之中，可被以组为单位写入到所述多个列中的每个列中的至少一些组被依次写入到所述多个列中的每个列中，然后，其他组被划分，并被写入到在所述至少一些组已经被以组为单位写入之后在所述多个列中的每个列中其余的其他区域中。
另外，所述多个组的次序被以组为单位重新排列，以使得包括将被映射到不同调制符号的同一位置上的比特的组被依次排列为彼此相邻，并且预定组被写入到预定列中。
在这种情况下，在操作S3030中，可通过将从所述预定列输出的比特映射到每个调制符号的预定比特上来产生调制符号。
在操作S3020中，除了上述方法之外，还可用其他方法来执行交织。
具体地说，可通过使用上述等式13和表92至表106来执行交织，或者可通过使用上述等式14和表107至表121来执行交织。
在这些情况下，所述多个组的次序可被以组为单位重新排列，以使得如下的排列单元被重复，其中，在该排列单元中，包括将被映射到同一调制符号上的比特的组被依次以组为单位排列。
当多个组被交织时，可通过如下操作来执行该交织：沿行方向将次序已经被重新排列的多个组之中的包括将被映射到同一调制符号上的比特的至少一个组写入到每个行中，并沿列方向读取所述至少一个组被写入到的行的每个列。
可提供一种非暂时性计算机可读介质，该计算机可读介质存储用于按顺序执行以上根据各种示例性实施例的信号处理方法的程序。
非暂时性计算机可读介质是指半永久地存储数据、而不是存储数据非常短的时间(诸如寄存器、高速缓存和存储器)并且可被设备读取的介质。具体地说，上述各种应用或程序可被存储在非暂时性计算机可读介质中，所述非暂时性计算机可读介质诸如紧凑盘(CD)、数字多功能盘(DVD)、硬盘、蓝光盘、通用串行总线(USB)、存储卡和只读存储器(ROM)，并且可被提供。
根据示例性实施例，如图1、图4、图12、图13、图23和图27-29中所示的方框所表示的组件、元件或单元可被实施为执行上述各功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件或单元可使用可通过一个或更多个微处理器或其他控制设备的控制来执行各功能的直接电路结构，诸如存储器、处理逻辑、查找表等。这些组件、元件或单元可具体由包含用于执行指定的逻辑功能的一个或更多个可执行指令的模块、程序或代码部分实施。另外，以上组件、元件或单元中的至少一个还可包括执行各功能的处理器(诸如中央处理单元(CPU))、微处理器等。
尽管在发送器设备和接收器设备的框图中没有示出总线，但是在每个设备的每个元件之间可经由总线来执行通信。另外，每个设备还可包括执行上述各种操作的处理器，诸如中央处理单元(CPU)或微处理器。
前述示例性实施例和优点仅仅是示例性的，而非被解读为限制本发明构思。示例性实施例可被容易地应用于其他类型的设备。另外，示例性实施例的描述意图是示例性的，而非限制本发明构思的范围，并且许多替代、修改和变化对于本领域技术人员将是显而易见的。

Claims (4)

1.一种接收设备，包括：
接收器，被构造为从发送设备接收信号；
解调器，被构造为根据256-正交幅度调制QAM对所述信号进行解调以产生多个值；
解交织器，被构造为将所述多个值划分为多个组并对所述多个组进行解交织以提供经过解交织的值；
解码器，被构造为基于低密度奇偶校验LDPC码对所述经过解交织的值进行解码，其中，所述LDPC码的码率为5/15，码长为64800比特，
其中，所述多个组基于以下等式被解交织：
Yj＝Xπ(j)，其中，0≤j＜Ngroup，
其中，Xj是所述多个组之中的第j比特组，Yj是经过解交织的所述多个比特组之中的第j比特组，Ngroup是所述多个比特组的总数，π(j)指示置换次序，
其中，π(j)被如下表示：
2.根据权利要求1所述的接收设备，其中，所述多个组中的每个组包括360个值。
3.一种接收方法，包括：
从发送设备接收信号；
根据256-正交幅度调制QAM对所述信号进行解调以产生多个值；
将所述多个值划分为多个组；
对所述多个组进行解交织以提供经过解交织的值；
基于低密度奇偶校验LDPC码对所述经过解交织的值进行解码，其中，所述LDPC码的码率为5/15，码长为64800比特，
其中，所述多个组基于以下等式被解交织：
Yj＝Xπ(j)，其中，0≤j＜Ngroup，
其中，Xj是所述多个组之中的第j比特组，Yj是经过解交织的所述多个比特组之中的第j比特组，Ngroup是所述多个比特组的总数，π(j)指示置换次序，
其中，π(j)被如下表示：
4.根据权利要求3所述的接收方法，其中，所述多个组中的每个组包括360个值。
CN201910250184.XA 2013-07-05 2014-07-04 发送器设备及其信号处理方法 Active CN110086475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910250184.XA CN110086475B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法

Applications Claiming Priority (14)

Application Number Priority Date Filing Date Title
US201361843114P 2013-07-05 2013-07-05
US61/843,114 2013-07-05
US201361864758P 2013-08-12 2013-08-12
US61/864,758 2013-08-12
KR10-2013-0125664 2013-10-21
KR20130125664A KR20150005853A (ko) 2013-07-05 2013-10-21 송신 장치 및 그의 신호 처리 방법
US201361897480P 2013-10-30 2013-10-30
US61/897,480 2013-10-30
KR10-2014-0026298 2014-03-05
KR1020140026298A KR20150005426A (ko) 2013-07-05 2014-03-05 송신 장치 및 그의 신호 처리 방법
KR1020140083647A KR101799953B1 (ko) 2013-07-05 2014-07-04 송신 장치 및 그의 신호 처리 방법
CN201480038616.6A CN105637828B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法
CN201910250184.XA CN110086475B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法
PCT/KR2014/006024 WO2015002507A1 (en) 2013-07-05 2014-07-04 Transmitter apparatus and signal processing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480038616.6A Division CN105637828B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法

Publications (2)

Publication Number Publication Date
CN110086475A true CN110086475A (zh) 2019-08-02
CN110086475B CN110086475B (zh) 2023-06-20

Family

ID=52477416

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910250184.XA Active CN110086475B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法
CN201910249612.7A Active CN110086474B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法
CN201480038616.6A Active CN105637828B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201910249612.7A Active CN110086474B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法
CN201480038616.6A Active CN105637828B (zh) 2013-07-05 2014-07-04 发送器设备及其信号处理方法

Country Status (7)

Country Link
US (3) US9484957B2 (zh)
EP (1) EP3017575B1 (zh)
KR (2) KR20150005853A (zh)
CN (3) CN110086475B (zh)
CA (2) CA2917422C (zh)
MX (2) MX357188B (zh)
WO (1) WO2015002507A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11070235B2 (en) 2017-02-20 2021-07-20 Sony Corporation Transmission method and reception device

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013003443T5 (de) 2012-07-09 2015-06-11 Sony Corporation Kodierungs- und Modulationsvorrichtung unter Benutzung ungleichmässiger Konstellation
EP3442189B1 (en) 2013-04-30 2020-06-03 Sony Corporation Coding and modulation apparatus using non-uniform constellation
KR20150005853A (ko) 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR102002559B1 (ko) 2013-07-05 2019-07-22 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
BR112015032847B1 (pt) 2013-07-05 2023-05-02 Sony Corporation Aparelhos e métodos de codificação e de modulação, de transmissão, de decodificação e de demodulação, e, de recepção
GB201312243D0 (en) * 2013-07-08 2013-08-21 Samsung Electronics Co Ltd Non-Uniform Constellations
WO2015016673A1 (en) 2013-08-01 2015-02-05 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR101733503B1 (ko) 2013-08-01 2017-05-10 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
KR101774325B1 (ko) * 2013-08-01 2017-09-19 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
CN105519100B (zh) 2013-08-01 2018-12-07 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
KR101763601B1 (ko) * 2013-08-01 2017-08-01 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
CN105556853A (zh) * 2013-09-20 2016-05-04 索尼公司 数据处理装置和数据处理方法
WO2015041075A1 (ja) * 2013-09-20 2015-03-26 ソニー株式会社 データ処理装置、及びデータ処理方法
CN105531936B (zh) 2013-09-20 2020-01-03 索尼公司 数据处理装置和数据处理方法
JP6364417B2 (ja) * 2013-09-20 2018-07-25 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ データ処理装置、データ処理方法、及び、記録媒体
JPWO2015045901A1 (ja) * 2013-09-26 2017-03-09 ソニー株式会社 データ処理装置、及びデータ処理方法
US10396822B2 (en) * 2013-09-26 2019-08-27 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US20160197625A1 (en) * 2013-09-26 2016-07-07 Sony Corporation Data processing device and data processing method
KR102264832B1 (ko) 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP2015156532A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101775703B1 (ko) 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP6428650B2 (ja) * 2014-05-21 2018-11-28 ソニー株式会社 データ処理装置、及び、データ処理方法
MX357178B (es) * 2014-05-21 2018-06-28 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
KR101785692B1 (ko) * 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP6428649B2 (ja) * 2014-05-21 2018-11-28 ソニー株式会社 データ処理装置、及び、データ処理方法
EP3148087B1 (en) * 2014-05-21 2021-03-03 Sony Corporation Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200
WO2015178210A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
US9780808B2 (en) * 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
JP6424888B2 (ja) * 2014-05-21 2018-11-21 ソニー株式会社 データ処理装置、及び、データ処理方法
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR102260767B1 (ko) * 2014-05-22 2021-06-07 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US10326471B2 (en) * 2014-05-22 2019-06-18 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and quadrature phase shift keying, and bit interleaving method using same
US9496896B2 (en) * 2014-08-14 2016-11-15 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 64800 and code rate of 5/15, and low density parity check encoding method using the same
CA2959613C (en) * 2014-08-14 2019-05-14 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 16200 and code rate of 5/15, and low density parity check encoding method using the same
CA2963841C (en) * 2014-08-14 2019-08-20 Electronics And Telecommunications Research Institute Low density parity check encoder having length of 64800 and code rate of 2/15, and low denisty parity check encoding method using the same
JP6462001B2 (ja) 2014-12-08 2019-01-30 エルジー エレクトロニクス インコーポレイティド 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法
US20160204804A1 (en) 2015-01-13 2016-07-14 Sony Corporation Data processing apparatus and method
KR102240740B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240736B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287621B1 (ko) * 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102426771B1 (ko) * 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
CA3058419C (en) 2015-02-25 2022-05-10 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
KR102426380B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
WO2016137254A1 (ko) * 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453476B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453475B1 (ko) * 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
WO2016137204A1 (ko) * 2015-02-27 2016-09-01 한국전자통신연구원 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
WO2016137205A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
WO2016140515A1 (en) 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
KR102426419B1 (ko) * 2015-03-02 2022-07-29 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
WO2016140514A1 (en) 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and segmentation method thereof
KR101800415B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
KR101800417B1 (ko) * 2015-03-02 2017-11-23 삼성전자주식회사 송신 장치 및 그의 세그먼테이션 방법
WO2016140512A1 (en) * 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and puncturing method thereof
CN111865499B (zh) 2015-03-02 2023-07-21 三星电子株式会社 接收设备和接收方法
KR102426780B1 (ko) * 2015-03-02 2022-07-29 삼성전자주식회사 송신 장치 및 그의 패리티 퍼뮤테이션 방법
WO2016140516A2 (en) 2015-03-02 2016-09-09 Samsung Electronics Co., Ltd. Transmitter and parity permutation method thereof
KR102553322B1 (ko) * 2015-04-20 2023-07-10 한국전자통신연구원 레이어드 디비전 멀티플렉싱을 이용한 방송 신호 프레임 생성 장치 및 방송 신호 프레임 생성 방법
US10340954B2 (en) * 2015-05-19 2019-07-02 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9748975B2 (en) * 2015-05-19 2017-08-29 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9847794B2 (en) * 2015-05-19 2017-12-19 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10447428B2 (en) * 2015-05-19 2019-10-15 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
TWI551062B (zh) * 2015-07-07 2016-09-21 晨星半導體股份有限公司 時間及單元解交錯電路及執行時間及單元解交錯處理之方法
US10404284B1 (en) * 2015-07-21 2019-09-03 L-3 Communications Corp. Parallel-to-parallel conversion and reordering of a block of data elements
KR102534107B1 (ko) * 2016-03-24 2023-05-19 삼성디스플레이 주식회사 표시 장치
CN109417392B (zh) * 2016-07-20 2021-10-15 华为技术有限公司 Ldpc码的编解码方法及系统
EP3501150B1 (en) * 2016-08-19 2023-05-31 Sony Group Corporation Wireless communication transceiver and wireless communication method
JP6895052B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
WO2018218466A1 (zh) 2017-05-28 2018-12-06 华为技术有限公司 信息处理的方法和通信装置
WO2018218692A1 (zh) 2017-06-03 2018-12-06 华为技术有限公司 信息处理的方法和通信装置
JP6895070B2 (ja) * 2017-08-22 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7119431B2 (ja) * 2018-01-18 2022-08-17 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7077630B2 (ja) * 2018-01-18 2022-05-31 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
CN110190925B (zh) * 2018-02-23 2022-03-08 中兴通讯股份有限公司 一种数据处理方法及装置
CN110635863B (zh) * 2018-06-21 2021-06-01 华为技术有限公司 发送调制符号的方法、接收调制符号的方法和通信设备
CN112994835A (zh) * 2019-12-02 2021-06-18 中国科学院上海高等研究院 一种块交织处理方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063929A1 (en) * 2007-08-28 2009-03-05 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
US20090125781A1 (en) * 2007-11-08 2009-05-14 Hong-Sil Jeong Apparatus and method for transmitting and receiving data in a communication system using low density parity check code
CN101510865A (zh) * 2007-10-30 2009-08-19 索尼株式会社 数据处理设备及方法
CN102684840A (zh) * 2012-05-29 2012-09-19 上海交通大学 低密度奇偶校验码的新型编码调制方法及装置
CN103181085A (zh) * 2011-08-17 2013-06-26 松下电器产业株式会社 交织方法及解交织方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522635B1 (en) * 1995-06-15 2003-02-18 Mobile Satellite Ventures, Lp Communication protocol for satellite data processing
US5742622A (en) * 1996-03-12 1998-04-21 Discovision Associates Error detection and correction system for a stream of encoded data
US6973140B2 (en) 1999-03-05 2005-12-06 Ipr Licensing, Inc. Maximizing data rate by adjusting codes and code rates in CDMA system
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US6789227B2 (en) 2001-07-05 2004-09-07 International Business Machines Corporation System and method for generating low density parity check codes using bit-filling
US6895547B2 (en) 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
PL371265A1 (en) 2002-03-22 2005-06-13 Intier Autom0Tive, Inc. Seat frame panel for attaching a fabric suspension
US7139964B2 (en) * 2002-05-31 2006-11-21 Broadcom Corporation Variable modulation with LDPC (low density parity check) coding
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
CN1593012B (zh) 2002-07-03 2015-05-20 Dtvg许可公司 一种用于通信系统中编码信号的装置和方法
US6961888B2 (en) 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
US7237174B2 (en) * 2003-09-04 2007-06-26 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications
WO2005027353A2 (en) * 2003-09-12 2005-03-24 Ems Technologies Canada, Ltd. Hybrid frequency offset estimator
US20060085720A1 (en) * 2004-10-04 2006-04-20 Hau Thien Tran Message passing memory and barrel shifter arrangement in LDPC (Low Density Parity Check) decoder supporting multiple LDPC codes
US7359449B2 (en) * 2004-10-05 2008-04-15 Kamilo Feher Data communication for wired and wireless communication
KR20060063014A (ko) 2004-12-06 2006-06-12 삼성전자주식회사 디지털 통신 시스템에서 신호결합을 위한 매핑 방법
KR101042747B1 (ko) * 2005-06-21 2011-06-20 삼성전자주식회사 구조적 저밀도 패리티 검사 부호를 사용하는 통신시스템에서 데이터 송수신 장치 및 방법
US7774689B2 (en) * 2006-03-17 2010-08-10 Industrial Technology Research Institute Encoding and decoding methods and systems
US7971130B2 (en) * 2006-03-31 2011-06-28 Marvell International Ltd. Multi-level signal memory with LDPC and interleaving
WO2007123302A1 (en) 2006-04-25 2007-11-01 Lg Electronics Inc. Digital broadcasting system and method of processing data
US8230299B2 (en) * 2006-09-18 2012-07-24 Availink, Inc. Interleaving scheme for an LDPC coded QPSK/8PSK system
US8369448B2 (en) * 2006-09-18 2013-02-05 Availink, Inc. Bit mapping scheme for an LDPC coded 32APSK system
US7992070B2 (en) 2006-12-27 2011-08-02 Nec Laboratories America, Inc. Bit-interleaved LDPC-coded modulation for high-speed optical transmission
US8234538B2 (en) * 2007-04-26 2012-07-31 Nec Laboratories America, Inc. Ultra high-speed optical transmission based on LDPC-coded modulation and coherent detection for all-optical network
DK2056510T3 (da) 2007-10-30 2013-05-21 Sony Corp Anordning og fremgangsmåde til databehandling
AU2008330816B2 (en) * 2007-11-26 2013-01-17 Sony Corporation Data process device, data process method, coding device, coding method
US8677219B2 (en) * 2008-10-03 2014-03-18 Thomson Licensing Method and apparatus for adapting a bit interleaver to LDPC codes and modulations under AWGN channel conditions using binary erasure surrogate channels
US8705933B2 (en) 2009-09-25 2014-04-22 Sony Corporation Video bookmarking
EP2337259B1 (en) 2009-11-18 2021-08-25 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving data in a communication system
US8595783B2 (en) 2010-08-30 2013-11-26 Sony Corporation Receiving device, receiving method, program, and broadcasting system
US8811509B2 (en) * 2011-05-25 2014-08-19 Broadcom Corporation Forward error correction (FEC) m-bit symbol modulation
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
US8964896B2 (en) * 2013-05-16 2015-02-24 Hughes Network Systems, Llc PLS header coding for efficient signaling of modulation and coding schemes for broadband satellite communications systems
KR20150005853A (ko) 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
JPWO2015045901A1 (ja) * 2013-09-26 2017-03-09 ソニー株式会社 データ処理装置、及びデータ処理方法
US20170163376A9 (en) 2013-11-15 2017-06-08 Nippon Hoso Kyokai Modulator, demodulator, transmission device, and reception device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063929A1 (en) * 2007-08-28 2009-03-05 Samsung Electronics Co., Ltd. Apparatus and method for transmitting and receiving data in a communication system using low density parity check codes
CN101510865A (zh) * 2007-10-30 2009-08-19 索尼株式会社 数据处理设备及方法
US20090125781A1 (en) * 2007-11-08 2009-05-14 Hong-Sil Jeong Apparatus and method for transmitting and receiving data in a communication system using low density parity check code
CN103181085A (zh) * 2011-08-17 2013-06-26 松下电器产业株式会社 交织方法及解交织方法
CN102684840A (zh) * 2012-05-29 2012-09-19 上海交通大学 低密度奇偶校验码的新型编码调制方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ETSI MEMBERS: "Digital Video Broadcasting (DVB);Next Generation broadcasting system to Handheld,physical layer specification (DVB-NGH)", 《ETSI》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11070235B2 (en) 2017-02-20 2021-07-20 Sony Corporation Transmission method and reception device

Also Published As

Publication number Publication date
KR20150005853A (ko) 2015-01-15
US20160380726A1 (en) 2016-12-29
CN105637828A (zh) 2016-06-01
US20150039973A1 (en) 2015-02-05
CA3111603A1 (en) 2015-01-08
KR101954993B1 (ko) 2019-03-07
EP3017575A4 (en) 2017-03-15
MX2018008020A (es) 2022-02-01
CN110086474B (zh) 2023-02-03
US20230163878A1 (en) 2023-05-25
CN110086475B (zh) 2023-06-20
EP3017575A1 (en) 2016-05-11
CA3111603C (en) 2023-10-24
US11936478B2 (en) 2024-03-19
KR20170129658A (ko) 2017-11-27
US10367606B2 (en) 2019-07-30
WO2015002507A1 (en) 2015-01-08
MX2016000010A (es) 2016-03-09
CN105637828B (zh) 2019-04-23
CN110086474A (zh) 2019-08-02
US9484957B2 (en) 2016-11-01
CA2917422A1 (en) 2015-01-08
WO2015002507A9 (en) 2016-03-03
CA2917422C (en) 2021-04-27
EP3017575B1 (en) 2021-03-10
MX357188B (es) 2018-06-29

Similar Documents

Publication Publication Date Title
CN105637828B (zh) 发送器设备及其信号处理方法
KR101799953B1 (ko) 송신 장치 및 그의 신호 처리 방법
CN111200443B (zh) 发送设备及其交织方法
KR101986778B1 (ko) 송신 장치 및 그의 인터리빙 방법
KR102439842B1 (ko) 송신 장치 및 그의 신호 처리 방법
CN106165303A (zh) 发送设备及其交织方法
KR102466523B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102598272B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102606204B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102531733B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR20150032227A (ko) 송신 장치 및 그의 신호 처리 방법
KR102493349B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR20200117940A (ko) 송신 장치 및 그의 신호 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant