CN110083795A

CN110083795A - 高斯消元装置

Info

Publication number: CN110083795A
Application number: CN201910334908.9A
Authority: CN
Inventors: 易海博; 聂哲
Original assignee: Shenzhen Polytechnic
Current assignee: Shenzhen Polytechnic
Priority date: 2019-04-24
Filing date: 2019-04-24
Publication date: 2019-08-02

Abstract

本发明实施例公开一种高斯消元装置，包括：输入模块，包括多个输入单元；计算模块，包括多组计算单元，所述多组计算单元呈阶梯状排列，且所述第一组计算单元一一对应连接所述多个输入单元中除第一输入单元之外的其他输入单元；控制模块，包括多个控制单元，每一所述控制单元依序对应连接每组计算单元中第一个计算单元，且所述多个控制单元中第一控制单元还连接所述第一输入单元；同步模块，包括多个同步单元，每一所述同步单元依序间隔设置在每两个所述控制单元之间；求逆模块，连接于所述控制模块的每一所述控制单元；输出模块，包括多个输出单元。本发明公开的高斯消元装置优化了线性方程组的求解过程。

Description

高斯消元装置

技术领域

本发明涉及线性方程组求解技术领域，尤其涉及一种高斯消元装置。

背景技术

有限域是仅含有限多个元素的域，有限域上的线性方程组是指方程组中的每个系数都是有限域上的元素。有限域上的线性方程组的求解广泛的被运用于各种工程领域，例如密码学领域、通信领域、存储领域中。求解有限域的线性方程组是多变量公钥密码芯片最复杂的运算之一，它包含有限域加法、乘法、求逆、除法等，依赖于这些基础运算的效率。求解线性方程组是一个计算复杂度高且非常耗时的问题，目前对于求解线性方程组的优化，特别在有限域上的优化还存在较大的提升空间。

发明内容

本发明为了解决上述现有技术的不足，提供一种高斯消元装置。

为了实现上述目的，本发明实施例提供一种高斯消元装置，包括：输入模块，包括多个输入单元；计算模块，包括多组计算单元，所述多组计算单元呈阶梯状排列，且所述第一组计算单元一一对应连接所述多个输入单元中除第一输入单元之外的其他输入单元；控制模块，包括多个控制单元，每一所述控制单元依序对应连接每组计算单元中第一个计算单元，且所述多个控制单元中第一控制单元还连接所述第一输入单元；同步模块，包括多个同步单元，每一所述同步单元依序间隔设置在每两个所述控制单元之间；求逆模块，连接于所述控制模块的每一所述控制单元；输出模块，包括多个输出单元，且所述多个输出单元中最后一个输出单元连接所述最后一个控制单元、以及所述多个输出单元中除所述最后一个输出单元以外的其他输出单元的每一其他输出单元对应连接所述多组计算单元中每组计算单元的最后一个计算单元。

在本发明的一个实施例中，所述控制单元由第一有限状态机控制，包括第一控制状态、第二控制状态和第三控制状态。

在本发明的一个实施例中，所述控制单元的所述第一控制状态为空状态；所述控制单元的所述第二控制状态为：接收输入的第一控制系数组；其中所述第一控制系数组包括第一控制系数和第二控制系数；将所述第一控制系数输出至求逆模块，以由所述求逆模块对所述第一控制系数进行求逆运算得到求逆后第一控制系数；接收由所述求逆模块发送的所述求逆后第一控制系数；根据所述求逆后第一控制系数和所述第二控制系数计算得到控制存储变量，并保存所述控制存储变量；输出所述求逆后第一控制系数至相邻的所述计算单元；所述控制单元的所述第三控制状态为：接收输入的第二控制系数组；其中所述第二控制系数组包括第三控制系数和第四控制系数；根据所述第三控制系数、所述第四控制系数和存储的所述控制存储变量计算得到控制输出值；将所述控制输出值和所述第三控制系数输出至相邻的所述同步单元和所述计算单元。

在本发明的一个实施例中，所述同步单元用于将输入的所述控制输出值输出至相邻的所述控制单元。

在本发明的一个实施例中，所述计算单元由第二有限状态机控制，包括第一计算状态、第二计算状态和第三计算状态。

在本发明的一个实施例中，所述计算单元的所述第一计算状态为空状态；所述计算单元的所述第二计算状态为归一状态，具体为：接收输入的第一计算系数和第二计算系数；根据所述第一计算系数和所述第二计算系数计算得到计算存储变量，并保存所述计算存储变量；将所述第二计算系数输出至水平相邻的所述计算单元中；其中，所述第二计算系数为所述求逆后第一控制系数；所述计算单元的所述第三计算状态为消元状态，具体为：接收输入的第三计算系数和第四计算系数；根据所述第三计算系数、所述第四计算系数和所述计算存储变量计算得到计算输出值；输出所述计算输出值和所述第四计算系数；其中，所述第四计算系数为所述第三控制系数。

在本发明的一个实施例中，所述输入模块用于周期性输入线性方程组的系数矩阵；其中，所述第一输入单元用于周期性输入所述系数矩阵中前两列系数组成的第一组系数；所述其他输入单元中每一输入单元用于对应周期性输入所述系数矩阵除所述前两列系数之外的每一列系数；其中，所述系数矩阵为m*m，其中m为正整数。

在本发明的一个实施例中，所述系数矩阵中的所有系数以转置平行四边形的排列方式进行排布。

在本发明的一个实施例中，所述输出模块用于输出所述线性方程组的高斯消元结果。

在本发明的一个实施例中，当所述系数矩阵为4*4时，在第四个周期所述系数矩阵中第一行系数被归一化、在第六个周期所述系数矩阵中第二行系数被归一化和消元、在第八个周期所述系数矩阵中第三行系数被归一化和消元、以及在第十个周期所述系数矩阵中第四行系数被归一化和消元。

上述技术方案可以具有如下优点或有益效果：本发明实施例提供的高斯消元装置通过设置心动结构，可以快速求解线性方程组，实现了有限域高斯消元运算，避免现有求解线性方程组计算复杂度高且耗时长的问题，求解速度更快且设计简单，优化了求解线性方程组的求解过程，特别优化了在有限域上的求解过程，适用性更广，可以广泛地运用于各种工程领域，特别是密码算法的硬件实现和各种数学问题的求解中。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的高斯消元装置的结构示意图；

图2为本发明实施例提供的高斯消元装置的具体实施方式的结构示意图；

图3为本发明实施例提供的高斯消元装置的具体实施方式中同步单元的结构示意图；

图4为本发明实施例提供的高斯消元装置的具体实施方式中求逆模块的结构示意图；

图5为本发明实施例提供的高斯消元装置的具体实施方式中计算单元的结构示意图；

图6为本发明实施例提供的高斯消元装置的具体实施方式中控制单元的结构示意图；

图7a-7c为本发明实施例提供的高斯消元装置进行高斯消元的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本发明实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。

参见图1，本发明实施例提供的一种高斯消元装置。如图1所示，高斯消元装置10例如包括输入模块11、计算模块、控制模块、同步模块、求逆模块15和输出模块16。

其中，输入模块11包括多个输入单元。图1中示意出四个输入单元111-114，但本发明并不以此为限。

计算模块包括多组计算单元。图1中示意出三组计算单元121-123，但发明并不以此为限。其中，第一组计算单元121例如包括三个计算单元，分别为计算单元1211、计算单元1212和计算单元1213。第二组计算单元122例如包括两个计算单元，分别为计算单元1221和计算单元1222。第三组计算单元123例如包括一个计算单元1231。多组计算单元呈阶梯状排列。第一组计算单元121一一对应连接多个输入单元中除第一输入单元 111之外的其他输入单元。如图1所示，计算单元1211连接输入单元112、计算单元1212 连接输入单元113、以及计算单元1213连接输入单元114。

控制模块，包括多个控制单元。图1中示意出四个控制单元131-134，但发明并不以此为限。多个控制单元中除最后一个控制单元即控制单元134以外的每一控制单元依序对应连接每组计算单元中第一个计算单元。如图1所示，控制单元131连接计算单元1211、控制单元132连接计算单元1221以及控制单元133连接计算单元1231。其中，第一控制单元131还连接第一输入单元111。

同步模块包括多个同步单元，图1中示意出三个同步单元141-143，但发明并不以此为限。每一同步单元依序间隔设置在每两个控制单元之间。如图1所示，同步单元141 分别连接控制单元131和控制单元132、同步单元142分别连接控制单元132和控制单元 133、以及同步单元143分别连接控制单元133和控制单元134。

求逆模块15连接于控制模块的每一控制单元。如图1所示，求逆模块15分别连接控制单元131至控制单元134。

输出模块16包括多个输出单元。图1中示意出四个输出单元161-164，但发明并不以此为限。多个输出单元中最后一个输出单元即输出单元164连接最后一个控制单元即控制单元134、以及多个输出单元中除输出单元164以外的其他输出单元的每一其他输出单元对应连接多组计算单元中每组计算单元的最后一个计算单元。如图1所示，输出单元161连接计算单元1213、输出单元162连接计算单元1222、以及输出单元163连接计算单元1231。

其中，控制单元131-134例如均由有限状态机控制，且包括第一控制状态、第二控制状态和第三控制状态。提到的有限状态机(Finite-state machine，FSM)，又称有限状态自动机，简称状态机，表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。

进一步地，提到的第一控制状态例如为空状态。在该状态下，控制单元不做任何操作，等待系数输入。当有系数输入时，控制单元自动进入第二状态。

提到的第二控制状态例如为：接收输入的第一控制系数组，其中所述第一控制系数组包括第一控制系数和第二控制系数，将所述第一控制系数输出至求逆模块15，以由求逆模块15对第一控制系数进行求逆运算得到求逆后第一控制系数，接收由求逆模块15 发送的求逆后第一控制系数，根据求逆后第一控制系数和第二控制系数计算得到控制存储变量，并保存控制存储变量，以及输出求逆后第一控制系数至水平相邻的计算单元。以控制单元131为例进行举例说明，控制单元131接收输入单元111输入的第一控制系数组，然后将第一控制系数组中的第一控制系数输出至求逆模块15，求逆模块15对第一控制系数进行求逆运算得到求逆后第一控制系数，发送至控制单元131，控制单元131 接收求逆后第一控制系数，并将求逆后第一控制系数和第二控制系数相乘得到控制存储变量并保存，以及输出求逆后第一控制系数至计算单元1211。

控制单元进入第二状态完成计算后，当再次输入系数时，控制单元自动进入第三状态，且之后每次输入系数，控制单元均处于第三状态。

提到的第三控制状态例如为：接收输入的第二控制系数组，其中第二控制系数组包括第三控制系数和第四控制系数，根据第三控制系数、第四控制系数和存储的控制存储变量计算得到控制输出值，以及将控制输出值和第三控制系数输出至相邻的同步单元和计算单元。以控制单元131为例进行举例说明，控制单元131再次接收由输入单元111 输入的第二控制系数组，将第二控制系数组中的第三控制系数与控制存储变量相乘得到相乘结果，并将相乘结果与第四控制系数相加得到控制输出值，将其输出至同步单元141，以及将第三控制系数输出至计算单元1211。

需要说明的是，本实施例提供的高斯消元装置中每一控制单元均包含上述三个状态，且初始时均处于第一状态等待系数输入，当首次输入系数时处于第二状态，再次输入系数及以后，控制单元处于第三状态。

进一步地，同步单元用于将输入的控制输出值输出至邻近的控制单元。如图1所示，同步单元141将控制单元131输入的控制输出值输出至控制单元132、同步单元142将控制单元132输入的控制输出值输出至控制单元133、以及同步单元142将控制单元133 输入的控制输出值输出至控制单元134。

进一步地，计算单元例如由有限状态机控制，且包括第一计算状态、第二计算状态和第三计算状态。

其中，提到的第一计算状态为空状态，表示此时计算单元没有运算或者运算已经结束。

提到的第二计算状态例如为归一状态，具体为：接收输入的第一计算系数和第二计算系数，根据第一计算系数和第二计算系数计算得到计算存储变量，并保存计算存储变量，以及将第二计算系数输出至水平相邻的所述计算单元中。其中，第二计算系数为求逆后第一控制系数。以计算单元1211为例进行举例说明。计算单元1211接收由输入单元112输入的第一计算系数和控制单元131输入的第二计算系数，此时提到的第二计算系数为前述提到的控制单元131输出的求逆后第一控制系数。计算单元1211将第一计算系数和第二计算系数相乘得到计算存储变量进行保存，并将第二计算系数即控制单元131 输出的求逆后第一控制系数输出至计算单元1212。

提到的第三计算状态例如为消元状态，具体为：接收输入的第三计算系数和第四计算系数，根据第三计算系数、第四计算系数和计算存储变量计算得到计算输出值，以及输出计算输出值和第四计算系数。其中，第四计算系数为第三控制系数。以计算单元1211 为例进行举例说明。计算单元1211再次接收由输入单元112输入的第三计算系数和控制单元131传输的第四计算系数，此处提到的第四计算系数为控制单元131输出的第三控制系数。计算单元1211将第四计算系数输出至输入单元113，以及将第四计算系数与计算存储变量相乘得到相乘结果后加上第三计算系数得到计算输出值，将计算输出值输出至控制单元132。

需要说明的是，本实施例提供的高斯消元装置中每一计算单元均包含上述三个状态，且初始时均处于第一状态，当首次输入系数时处于第二状态，再次输入系数及以后，计算单元处于第三状态。

进一步地，输入模块11例如用于周期性输入线性方程组的系数矩阵。其中线性方程组例如为有限域上线性方程组。其中，第一输入单元即输入单元111用于周期性输入系数矩阵中前两列系数组成的第一组系数。其他输入单元即输入单元112-114中每一其他输入单元用于对应周期性输入系数矩阵除前两列系数之外的每一列系数。其中，系数矩阵例如为m*m，其中m为正整数。

进一步地，系数矩阵中的所有系数以转置平行四边形的排列方式进行排布。

进一步地，输出模块16用于输出线性方程组的高斯消元结果。

进一步地，当提到的系数矩阵为4*4时，在第四个周期系数矩阵中第一行系数被归一化、在第六个周期系数矩阵中第二行系数被所述归一化和消元、在第八个周期系数矩阵中第三行系数被所述归一化和所述消元、以及在第十个周期系数矩阵中第四行系数被所述归一化和所述消元。

为了更好地理解本实施例，下面结合图2和图7a-图7c对本实施例的具体实施方式进行说明。其中，以系数矩阵为4*4为例进行说明，应该知道的是，本实施例并不仅限与此。

如图2所示，其为对4*4的系数矩阵进行有限域高斯消元的高斯消元装置。高斯消元装置例如包括：输入模块，用于输入有限域上线性方程组的系数矩阵A。控制单元，用于执行控制命令。计算单元，用于系数矩阵中系数的归一化和消元。求逆单元，用于主元的有限域求逆。同步单元，用于时间同步插入的空操作。输出模块，用于输出高斯消元的结果。

其中，输入的系数矩阵A的规模是m×m，m是正整数。输入的系数矩阵A的第i 行第j列的元素表示为a_i,j。输入的系数矩阵A的元素是有限域GF(2ⁿ)的元素，n是正整数，元素的取值范围是0到2ⁿ-1。

如图3所示，提到的同步单元执行空操作，即输出等于输入。

NOP.

OUTPUT＝INPUT.

如图4所示，提到的求逆单元的运算如下：

a_ii ^-1＝inversion(a_ii).

求逆单元执行求逆操作，过程如下：

OUTPUT＝inversion(INPUT).

计算单元的归一运算定义如下：

ai_j′＝ai_j×aii^-1.

计算单元的消元运算定义如下：

a_kj′＝a_kj+a_ki×a_ij.

如图5所示，计算单元有四个端口，上输入I₁，下输出O₁，左输入I₂，右输出O₂。计算单元的存储变量为p_ij，且初始值是0。计算单元由一个有限状态机控制，存在三种状态，S₁、S₂、S₃。其中，计算单元的S₁状态为空状态，表示没有运算或者运算已经结束。计算单元的S₂状态为归一状态，描述如下：

p_ij＝I₂×I₁.

O₂＝I₂.

计算单元的S₃状态为消元状态，描述如下：

O₁＝p_ij×I₂+I₁.

O₂＝I₂.

如图6所示，控制单元有四个端口，上输入Port1，下输出Port2，左输入输出Port3，右输出Port4。控制单元的存储变量p_i，且初始值是0。控制单元由一个有限状态机控制，存在三种状态S₁、S₂和S₃。控制单元的S₁状态为空状态，等待输入。控制单元处于S₂状态时，Port1有两个输出a_i0和a_i1，a_i0输送到Port3以及a_i1被存储在Port1的缓存中。a_i0的逆从Port3获得。S₂描述如下：

Port4＝Port3.

p_i＝Port3×a_i1.

计算单元的S₃状态描述如下：

Port4＝a_i0.

Port2＝a_i0×p_i-1+a_i1.

进一步地，如图7a-7c所示，高斯消元装置对4*4的矩阵进行有限域高斯消元的过程如下：

(i)矩阵元素以转置平行四边形的排列方式，从上至下依次输入到高斯消元装置中；

(ii)各单元依据状态机进行工作；

(iii)直到第四个周期，第一行被归一；

(iv)直到第六个周期，第二行被归一和消元；

(v)直到第八个周期，第三行被归一和消元；

(vi)直到第十个周期，第四行被归一和消元；

(vii)输出当前运算结果，即高斯消元的三角化结果。

综上所述，本发明实施例提供的高斯消元装置通过设置心动结构，可以快速求解线性方程组，实现了有限域高斯消元运算，避免现有求解线性方程组计算复杂度高且耗时长的问题，求解速度更快且设计简单，优化了求解线性方程组的求解过程，特别优化了在有限域上的求解过程，适用性更广，可以广泛地运用于各种工程领域，特别是密码算法的硬件实现和各种数学问题的求解中。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种高斯消元装置，其特征在于，包括：

输入模块，包括多个输入单元；

计算模块，包括多组计算单元，所述多组计算单元呈阶梯状排列，且所述第一组计算单元一一对应连接所述多个输入单元中除第一输入单元之外的其他输入单元；

控制模块，包括多个控制单元，所述多个控制单元中除最后一个控制单元以外的每一所述控制单元依序对应连接每组计算单元中第一个计算单元，且所述多个控制单元中第一控制单元还连接所述第一输入单元；

同步模块，包括多个同步单元，每一所述同步单元依序间隔设置在每两个所述控制单元之间；

求逆模块，连接于所述控制模块的每一所述控制单元；

输出模块，包括多个输出单元，且所述多个输出单元中最后一个输出单元连接所述最后一个控制单元、以及所述多个输出单元中除所述最后一个输出单元以外的其他输出单元的每一其他输出单元对应连接所述多组计算单元中每组计算单元的最后一个计算单元。

2.根据权利要求1所述的高斯消元装置，其特征在于，所述控制单元由第一有限状态机控制，包括第一控制状态、第二控制状态和第三控制状态。

3.根据权利要求2所述的高斯消元装置，其特征在于，

所述控制单元的所述第一控制状态为空状态；

所述控制单元的所述第二控制状态为：

接收输入的第一控制系数组；其中所述第一控制系数组包括第一控制系数和第二控制系数；

将所述第一控制系数输出至求逆模块，以由所述求逆模块对所述第一控制系数进行求逆运算得到求逆后第一控制系数；

接收由所述求逆模块发送的所述求逆后第一控制系数；

根据所述求逆后第一控制系数和所述第二控制系数计算得到控制存储变量，并保存所述控制存储变量；

输出所述求逆后第一控制系数至相邻的所述计算单元；

所述控制单元的所述第三控制状态为：

接收输入的第二控制系数组；其中所述第二控制系数组包括第三控制系数和第四控制系数；

根据所述第三控制系数、所述第四控制系数和存储的所述控制存储变量计算得到控制输出值；

将所述控制输出值和所述第三控制系数输出至相邻的所述同步单元和所述计算单元。

4.根据权利要求3所述的高斯消元装置，其特征在于，所述同步单元用于将输入的所述控制输出值输出至相邻的所述控制单元。

5.根据权利要求3所述的高斯消元装置，其特征在于，所述计算单元由第二有限状态机控制，包括第一计算状态、第二计算状态和第三计算状态。

6.根据权利要求5所述的高斯消元装置，其特征在于，

所述计算单元的所述第一计算状态为空状态；

所述计算单元的所述第二计算状态为归一状态，具体为：

接收输入的第一计算系数和第二计算系数；

根据所述第一计算系数和所述第二计算系数计算得到计算存储变量，并保存所述计算存储变量；

将所述第二计算系数输出至水平相邻的所述计算单元中；

其中，所述第二计算系数为所述求逆后第一控制系数；

所述计算单元的所述第三计算状态为消元状态，具体为：

接收输入的第三计算系数和第四计算系数；

根据所述第三计算系数、所述第四计算系数和所述计算存储变量计算得到计算输出值；

输出所述计算输出值和所述第四计算系数；

其中，所述第四计算系数为所述第三控制系数。

7.根据权利要求1所述的高斯消元装置，其特征在于，所述输入模块用于周期性输入线性方程组的系数矩阵；其中，所述第一输入单元用于周期性输入所述系数矩阵中前两列系数组成的第一组系数；所述其他输入单元中每一输入单元用于对应周期性输入所述系数矩阵除所述前两列系数之外的每一列系数；其中，所述系数矩阵为m*m，其中m为正整数。

8.根据权利要求7所述的高斯消元装置，其特征在于，所述系数矩阵中的所有系数以转置平行四边形的排列方式进行排布。

9.根据权利要求8所述的高斯消元装置，其特征在于，所述输出模块用于输出所述线性方程组的高斯消元结果。

10.根据权利要求9所述的高斯消元装置，其特征在于，当所述系数矩阵为4*4时，在第四个周期所述系数矩阵中第一行系数被归一化、在第六个周期所述系数矩阵中第二行系数被所述归一化和消元、在第八个周期所述系数矩阵中第三行系数被所述归一化和所述消元、以及在第十个周期所述系数矩阵中第四行系数被所述归一化和所述消元。