CN110062182B - 高帧频面阵图像传感器像素信号交错分时读出方法 - Google Patents

高帧频面阵图像传感器像素信号交错分时读出方法 Download PDF

Info

Publication number
CN110062182B
CN110062182B CN201910302389.8A CN201910302389A CN110062182B CN 110062182 B CN110062182 B CN 110062182B CN 201910302389 A CN201910302389 A CN 201910302389A CN 110062182 B CN110062182 B CN 110062182B
Authority
CN
China
Prior art keywords
row
pixels
switch
nth
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910302389.8A
Other languages
English (en)
Other versions
CN110062182A (zh
Inventor
李扬
付超
姜涛
刘洋
马成
王欣洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Changguang Chenxin Microelectronics Co.,Ltd.
Original Assignee
Changchun Changguangchenxin Optoelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Changguangchenxin Optoelectronics Technology Co ltd filed Critical Changchun Changguangchenxin Optoelectronics Technology Co ltd
Priority to CN201910302389.8A priority Critical patent/CN110062182B/zh
Publication of CN110062182A publication Critical patent/CN110062182A/zh
Application granted granted Critical
Publication of CN110062182B publication Critical patent/CN110062182B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及一种高帧频面阵图像传感器像素信号交错分时读出方法，该方法如下：在行选单路中采用两个地址指针；放大电路中包含相互并联且结构相同的两个读出控制支路；第一读出控制支路由第一存储电容C1与第一支路开关S1串联构成；第二读出控制支路由第二存储电容C2与第二支路开关S2串联构成；通过地址指针<1>控制各行像素的复位开关和转移控制开关的时序，地址指针<2>控制各行像素中行选开关的时序，将像素的光电二极管PD电荷转移、存储节点FD清空和光电二极管PD清空分散到不同行时间。本发明缩短了整体的行时间。能够实现高帧频面阵图像传感器像素信号的读出，且不需要付出功耗增加和精度下降的代价。

Description

高帧频面阵图像传感器像素信号交错分时读出方法
技术领域
本发明属于面阵图像传感器技术领域，涉及一种面阵图像传感器像素信号读出方法，特别涉及一种高帧频面阵图像传感器像素信号交错分时读出方法。
背景技术
随着机器视觉、移动通讯、人工智能等领域的高速发展，图像传感器作为其中不可或缺的一部分，扮演着非常重要的角色。
常规的面阵图像传感器行选电路中只有一个地址指针，放大电路中仅包含一个由第一存储电容C1构成的读出控制支路；通过地址指针控制像素的复位开关、转移控制开关、源级放大器和行选开关的栅极电压，以此实现像素的曝光及像素信号的读出。通常面阵图像传感器从第一行像素开始曝光，在第M行像素开始曝光前第N行像素曝光结束，开始对第N行像素信号进行采样。其中M-N的数值由曝光时间决定,N＝1,2，……N0。
如图1、2、3所示，常规的面阵图像传感器像素信号的读出方法如下：在一个行时间内，针对第N行像素，首先拉高行选开关SEL<N>和像素复位开关RST<N>的栅极电压，将存储节点FD<N>清空；然后关断像素复位开关RST<N>对复位信号进行模拟放大采样；控制转移控制开关TX<N>导通再关断，对光产生的电压信号进行模拟放大采样并将其叠加在复位信号上。采样完成后关断行选开关SEL<N>；最后拉高第M行的像素复位开关RST<M>和转移控制开关TX<M>的栅极电压，将第M行像素的光电二极管PD清空，之后第M行像素开始曝光。
上述像素信号读出方法，模拟放大和采样在行时间充分的情况下是没有问题的，但随着帧频的提升，行时间缩短，光电二极管PD中电荷的转移和清空时间无法压缩，所以就只能考虑减少复位模拟信号和光模拟信号建立的时间(如图2中的①与②区域所示)。但是减少模拟信号的建立时间是有限制的，而且需要付出功耗增加、精度下降的代价。
发明内容
本发明要解决的技术问题是提供一种高帧频面阵图像传感器像素信号交错分时读出方法，该方法将像素信号传递转移的各个阶段分散到不同的行时间，从而缩短了整体的行时间。
为了解决上述技术问题，本发明的高帧频面阵图像传感器像素信号交错分时读出方法如下：
在行选电路中采用两个地址指针；放大电路中包含相互并联且结构相同的两个读出控制支路；第一读出控制支路由第一存储电容C1与第一支路开关S1串联构成；第二读出控制支路由第二存储电容C2与第二支路开关S2串联构成；通过地址指针<1>控制各行像素的复位开关和转移控制开关的时序，地址指针<2>控制各行像素中行选开关的时序，将像素的光电二极管PD电荷转移、存储节点FD清空和光电二极管PD清空分散到不同行时间。
设面阵图像传感器像素的行数为NO，在第M行像素开始曝光前第N行像素曝光结束，开始对第N行像素信号进行采样；在第N个行时间内，地址指针<1>首先指向第N行像素，控制该行像素的转移控制开关TX<N>使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后地址指针<1>指向第N+2行像素，控制该行像素复位开关RST<N+2>使存储节点FD<N+2>清空；同时，在该行时间内，地址指针<2>首先指向第N+1行像素，拉高该行像素的行选开关SEL<N+1>，第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第N+1行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第N行像素，将第N行像素的行选开关SEL<N>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第N行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上经过放大电路模拟放大后输出。
因为光电二极管转移电荷的时间与噪声/拖影等现象息息相关，更长的电荷转移时间会有利于光电性能的提升。为此，电荷转移时间还可以通过增加状态机向上一个行时间借用，使电荷转移的时间进一步拉长。两个地址指针具体通过下述方式控制各行像素的复位开关、转移控制开关和行选开关的时序：
进一步，本发明还包括地址指针<3>；设面阵图像传感器像素的行数为NO；在第N-1个行时间内的第N+1行像素存储节点FD<N+1>清空时，地址指针<3>指向第N行像素，控制该行像素的转移控制开关TX<N>使像素积累的电荷开始从光电二极管PD<N>转移到存储节点FD<N>；在第N个行时间内，当光电二极管PD<N>的电荷转移结束后，地址指针<1>首先指向第M行像素使该行像素开始曝光，然后再指向第N+2行像素，控制该行像素复位开关RST<N+2>使存储节点FD<N+2>清空；同时，在第N个行时间内，地址指针<2>首先指向第N+1行像素，拉高该行像素的行选开关SEL<N+1>，第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第N+1行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第N行像素，将第N行像素的行选开关SEL<N>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第N行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上经过放大电路模拟放大后输出。
在第N个行时间内，所述的地址指针<1>还指向第M行像素，拉高第M行的像素复位开关RST<M>和转移控制开关TX<M>的栅极电压，将第M行像素的光电二极管PD清空使第M行像素开始曝光。
所述的地址指针<1>首先指向第M行像素使第M行像素的光电二极管PD清空，然后指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；最后指向第N+2行像素使存储节点FD<N+2>清空。
所述的地址指针<1>还可以首先指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后指向第M行像素使第M行像素的光电二极管PD清空，最后指向第N+2行像素使存储节点FD<N+2>清空。
所述的地址指针<1>还可以首先指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后指向第N+2行像素使存储节点FD<N+2>清空；最后指向第M行像素使第M行像素的光电二极管PD清空。
所述行选电路中还可以包括有限状态机，当地址指针<1>指向第M行，触发有限状态机状态变化从而控制第M行像素的光电二极管PD清空，从而减小M行复位的时间，进一步缩短行时间。
当NO为偶数时，在第NO-1、第NO个行时间内采用下述方法读出像素信号：
在第NO-1个行时间内，地址指针<1>指向第NO-1行像素，控制该行像素转移控制开关TX<NO-1>使像素积累的电荷从光电二极管PD<NO-1>转移到存储节点FD<NO-1>；在该行时间内地址指针<2>首先指向第NO行像素，拉高该行像素行选开关SEL<NO>，控制第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第NO行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第NO-1行像素，将第NO-1行像素的行选开关SEL<NO-1>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第NO-1行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
在第NO个行时间内，地址指针<1>指向第NO行像素，控制该行像素转移控制开关TX<NO>使像素积累的电荷从光电二极管PD<NO>转移到存储节点FD<NO>；而地址指针<2>指向第NO行像素，将第NO行像素的行选开关SEL<NO>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2开关导通，将第NO行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
当NO为奇数时，在第NO-1、第NO个行时间内采用下述方法读出像素信号：
在第NO-1个行时间内，地址指针<1>指向第NO-1行像素，控制该行像素转移控制开关TX<NO-1>使像素积累的电荷从光电二极管PD<NO-1>转移到存储节点FD<NO-1>；在该行时间内地址指针<2>首先指向第NO行像素，拉高该行像素行选开关SEL<NO>，控制第二支路开关S2和运放复位开关S0导通，第一支路开关S1关断，将第NO行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第NO-1行像素，将第NO-1行像素的行选开关SEL<NO-1>拉高，第二支路开关S2、运放复位开关S0关断，第一支路开关S1导通，将第NO-1行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
在第NO个行时间内，地址指针<1>指向第NO行像素，控制该行像素转移控制开关TX<NO>使像素积累的电荷从光电二极管PD<NO>转移到存储节点FD<NO>；而地址指针<2>指向第NO行像素，将第NO行像素的行选开关SEL<NO>拉高，第二支路开关S2、运放复位开关S0关断，第一支路开关S1开关导通，将第NO行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
对第NO-1行像素、第NO行像素信号读出时，电荷转移时间也可以向上一个行时间借用。
本发明采用两套相互独立的地址指针，其中第一套地址指针控制像素的复位开关和转移控制开关的时序，第二套地址指针控制像素中行选开关的时序。在一个行时间内，将常规模式中的一个行时间内信号传递转移的各个阶段分散到不同的行时间，从而缩短了整体的行时间。能够实现高帧频面阵图像传感器像素信号的读出，且不需要付出功耗增加和精度下降的代价。
与采用现有技术行选电路控制第M行像素的光电二极管PD清空相比，通过有限状态机控制第M行像素的光电二极管PD清空的方式，当地址指针<1>指向第M行像素触发有限状态机状态变化后可以立即指回其他行像素；由有限状态机决定第M行像素的状态。通过这种方式，在单位行时间内对于第M行的操作时间仅需要两次逻辑电平的变更和锁存，缩短了地址指针<1>指向第M行像素的时间，大大地释放了这个环节的时间。从而能够进一步压缩整体的行时间。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1为现有技术的像素信号读出电路时序控制示意图。
图2为现有技术的像素控制时序。
图3为现有技术的像素信号读出时序拆分示意图。
图4为本发明的像素信号读出方法示意图。
图5为本发明的像素信号读出电路时序控制示意图。
图6为本发明的像素信号读出时序拆分示意图。
图7、8分别为本发明的另外两种像素信号读出时序的拆分示意图。
图9是电荷转移时间向上一个行时间借用时像素信号读出时序的拆分示意图。
图中RST.像素复位开关；TX.转移控制开关；SF.源级放大器；SEL.行选开关；VDDC和VDDSF是像素供电电压；FD.存储节点；PD.光电二极管；C1.第一存储电容；C2.第二存储电容；Cf.反馈电容；A.放大器；S1.第一支路开关；S2.第二支路开关；S0.运放复位开关；S/H.采样保持开关；CL.负载电容；
图3和图6、7、8中：
RST_FD(N)：第<N>行像素存储节点FD清空；SAM_RST(N):第<N>行像素复位信号模拟放大采样；TX(N)：第<N>行像素光信号转移；SAM_SIG(N):第<N>行像素光信号模拟放大采样；SI(M)：第<M>行像素光电二极管PD清空，开始积分。
具体实施方式
本发明在一个行时间内，需要采集不同行的数据信息，其目的在于将常规模式中的一个行时间内像素信号传递转移的各个阶段分散到不同的行时间，从而缩短整体的行时间。其阶段拆分示意参看图6。由于在单位行时间内同时操作多行，这增加了地址指针设计的复杂度。本发明在行选电路中增加了一个地址指针，两套地址指针相互独立，如图4所示，地址指针<1>控制各行像素的复位开关RST和转移控制开关TX的时序，地址指针<2>控制各行像素中行选开关SEL的时序；放大电路中包含相互并联且结构相同的两个读出控制支路；第一读出控制支路由第一存储电容C1与第一支路开关S1串联构成；第二读出控制支路由第二存储电容C2与第二支路开关S2串联构成。
如图4-6所示，本发明的高帧频面阵图像传感器像素信号交错分时读出方法如下：
设面阵图像传感器像素的行数为NO，面阵图像传感器从第一行像素开始逐行开始曝光，在第M行像素开始曝光前第N行像素曝光结束，开始对第N行像素信号进行采样，N＝1,2，……N0。
在其中的第N个行时间内，地址指针<1>首先指向第N行像素，拉高该行像素转移控制开关TX<N>的栅极电压使其导通，此时像素复位开关RST<N>处于关断状态，像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后地址指针<1>指向第M行像素，拉高第M行的像素复位开关RST<M>和转移控制开关TX<M>的栅极电压，将第M行像素的光电二极管PD清空使第M行像素开始曝光；最后地址指针<1>指向第N+2行像素，第N+2行像素的转移控制开关TX<N+2>关断，像素复位开关RST<N+2>先拉高再拉低，第N+2行像素的存储节点FD<N+2>清空，准备读出第N+2行像素的复位信号；而在该第N个行时间，地址指针<2>首先指向第N+1行像素，拉高该行像素的行选开关SEL<N+1>，通过图像传感器的控制电路控制第一读出控制支路的第一支路开关S1和运放复位开关S0导通，第二读出控制支路的第二支路开关S2关断，将第N+1行像素的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第N行像素，将第N行像素的行选开关SEL<N>拉高，第一读出控制支路的第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第N行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，最后经过放大电路模拟放大后输出；在最后一行像素开始曝光后，地址指针<1>在对应于光电二极管PD清空的时间(即对应第M行开始曝光的时间)内指向虚拟地址。
因为光电二极管转移电荷的时间与噪声/拖影等现象息息相关，更长的电荷转移时间会有利于光电性能的提升。为此，电荷转移时间还可以向上一个行时间借用。如图9所示，两个地址指针还可以通过下述方式控制各行像素的复位开关、转移控制开关和行选开关的时序：
如图9所示，设面阵图像传感器像素的行数为NO；在第N-1个行时间内的第N+1行像素存储节点FD<N+1>清空时，地址指针<3>指向第N行像素，控制该行像素的转移控制开关TX<N>和像素复位开关RST<N>使像素积累的电荷开始从光电二极管PD<N>转移到存储节点FD<N>；在第N个行时间内，当光电二极管PD<N>的电荷转移结束后，地址指针<1>首先指向第M行像素使该行像素开始曝光，然后再指向第N+2行像素，控制该行和像素复位开关RST<N+2>使存储节点FD<N+2>清空；同时，在第N个行时间内，地址指针<2>首先指向第N+1行像素，拉高该行像素的行选开关SEL<N+1>，第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第N+1行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第N行像素，将第N行像素的行选开关SEL<N>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第N行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上经过放大电路模拟放大后输出。
第二存储电容C2的作用与第一存储电容C1相同，当第一存储电容C1在叠加第N行光信号时，第二存储电容C2上在存储第N+1行的复位信号。
在像素信号读出过程中，采样保持开关S/H始终处于导通状态。为了进一步压缩行时间，第M行的开始曝光操作通过数字逻辑实现。其具体操作如下：首先，在行选电路的数字逻辑单元内部预设有限状态机(各状态分别对应开始曝光以及曝光结束)。当地址指针<1>指向第M行，触发有限状态机的变化，当地址指针<1>指回第N+2行时，由有限状态机的数字逻辑将决定第M行像素的状态。通过这种方式，在单位行时间内对于第M行的操作时间仅需要两次逻辑电平的变更和锁存，大大地释放了这个环节的时间。
如图7所示，在第N个行时间内，所述的地址指针<1>还可以首先指向第M行像素使第M行像素的光电二极管PD清空，然后指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；最后指向第N+2行像素使存储节点FD<N+2>清空。
如图8所示，在第N个行时间内，所述的地址指针<1>还可以首先指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后指向第N+2行像素使存储节点FD<N+2>清空；最后指向第M行像素使第M行像素的光电二极管PD清空。
当NO为偶数时，在第NO-1、第NO个行时间内采用下述方法读出像素信号：
在第NO-1个行时间内，地址指针<1>指向第NO-1行像素，拉高该行像素的转移控制开关TX<NO-1>的栅极电压使其导通，此时该行像素的像素复位开关RST<NO-1>关断，像素积累的电荷从光电二极管PD<NO-1>转移到存储节点FD<NO-1>；而地址指针<2>首先指向第NO行像素，拉高该行像素的行选开关SEL<NO>，通过控制电路控制第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第NO行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第NO-1行像素，将第NO-1行像素的行选开关SEL<NO-1>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2开关导通，将第NO-1行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出；
在第NO个行时间内，地址指针<1>指向第NO行像素，拉高该行像素的转移控制开关TX<NO>的栅极电压使其导通，此时该行像素的像素复位开关RST<NO>关断，像素积累的电荷从光电二极管PD<NO>转移到存储节点FD<NO>；而地址指针<2>指向第NO行像素，将第NO行像素的行选开关SEL<NO>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2开关导通，将第NO行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
当NO为奇数时，在第NO-1、第NO个行时间内采用下述方法读出像素信号：
在第NO-1个行时间内，地址指针<1>指向第NO-1行像素，控制该行像素转移控制开关TX<NO-1>和复位开关RST<NO-1>使像素积累的电荷从光电二极管PD<NO-1>转移到存储节点FD<NO-1>；在该行时间内地址指针<2>首先指向第NO行像素，拉高该行像素行选开关SEL<NO>，控制第二支路开关S2和运放复位开关S0导通，第一支路开关S1关断，将第NO行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第NO-1行像素，将第NO-1行像素的行选开关SEL<NO-1>拉高，第二支路开关S2、运放复位开关S0关断，第一支路开关S1导通，将第NO-1行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
在第NO个行时间内，地址指针<1>指向第NO行像素，控制该行像素转移控制开关TX<NO>和复位开关RST<NO>使像素积累的电荷从光电二极管PD<NO>转移到存储节点FD<NO>；而地址指针<2>指向第NO行像素，将第NO行像素的行选开关SEL<NO>拉高，第二支路开关S2、运放复位开关S0关断，第一支路开关S1开关导通，将第NO行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。

Claims (9)

1.一种高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：在行选电路中采用两个地址指针；放大电路中包含相互并联且结构相同的两个读出控制支路；第一读出控制支路由第一存储电容C1与第一支路开关S1串联构成；第二读出控制支路由第二存储电容C2与第二支路开关S2串联构成；通过地址指针<1>控制各行像素的复位开关和转移控制开关的时序，地址指针<2>控制各行像素中行选开关的时序，将像素的光电二极管PD电荷转移、存储节点FD清空和光电二极管PD清空分散到不同行时间；设面阵图像传感器像素的行数为NO，在第M行像素开始曝光前第N行像素曝光结束，开始对第N行像素信号进行采样；在第N个行时间内，地址指针<1>首先指向第N行像素，控制该行像素的转移控制开关TX<N>使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后地址指针<1>指向第N+2行像素，控制该行像素复位开关RST<N+2>使存储节点FD<N+2>清空；同时，在该行时间内，地址指针<2>首先指向第N+1行像素，拉高该行像素的行选开关SEL<N+1>，第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第N+1行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第N行像素，将第N行像素的行选开关SEL<N>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第N行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上经过放大电路模拟放大后输出。
2.根据权利要求1所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：还包括地址指针<3>；设面阵图像传感器像素的行数为NO；在第N-1个行时间内的第N+1行像素存储节点FD<N+1>清空时，地址指针<3>指向第N行像素，控制该行像素的转移控制开关TX<N>使像素积累的电荷开始从光电二极管PD<N>转移到存储节点FD<N>；在第N个行时间内，当光电二极管PD<N>的电荷转移结束后，地址指针<1>首先指向第M行像素使该行像素开始曝光，然后再指向第N+2行像素，控制该行像素复位开关RST<N+2>使存储节点FD<N+2>清空；同时，在第N个行时间内，地址指针<2>首先指向第N+1行像素，拉高该行像素的行选开关SEL<N+1>，第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第N+1行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第N行像素，将第N行像素的行选开关SEL<N>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第N行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上经过放大电路模拟放大后输出。
3.根据权利要求2所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：在第N个行时间内，所述的地址指针<1>还指向第M行像素，拉高第M行的像素复位开关RST<M>和转移控制开关TX<M>的栅极电压，将第M行像素的光电二极管PD清空使第M行像素开始曝光。
4.根据权利要求3所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：所述的地址指针<1>首先指向第M行像素使第M行像素的光电二极管PD清空，然后指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；最后指向第N+2行像素使存储节点FD<N+2>清空。
5.根据权利要求3所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：所述的地址指针<1>还可以首先指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后指向第M行像素使第M行像素的光电二极管PD清空，最后指向第N+2行像素使存储节点FD<N+2>清空。
6.根据权利要求3所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：所述的地址指针<1>还可以首先指向第N行像素使像素积累的电荷从光电二极管PD<N>转移到存储节点FD<N>；然后指向第N+2行像素使存储节点FD<N+2>清空；最后指向第M行像素使第M行像素的光电二极管PD清空。
7.根据权利要求1所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：所述行选电路中还包括有限状态机，当地址指针<1>指向第M行，触发有限状态机状态变化从而控制第M行像素的光电二极管PD清空。
8.根据权利要求1所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：当NO为偶数时，在第NO-1、第NO个行时间内采用下述方法读出像素信号：
在第NO-1个行时间内，地址指针<1>指向第NO-1行像素，控制该行像素转移控制开关TX<NO-1>使像素积累的电荷从光电二极管PD<NO-1>转移到存储节点FD<NO-1>；在该行时间内地址指针<2>首先指向第NO行像素，拉高该行像素行选开关SEL<NO>，控制第一支路开关S1和运放复位开关S0导通，第二支路开关S2关断，将第NO行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第NO-1行像素，将第N O-1行像素的行选开关SEL<N O-1>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2导通，将第N O-1行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出；
在第NO个行时间内，地址指针<1>指向第N O行像素，控制该行像素转移控制开关TX<N O>使像素积累的电荷从光电二极管PD<N O>转移到存储节点FD<N O>；而地址指针<2>指向第NO行像素，将第N O行像素的行选开关SEL<N O>拉高，第一支路开关S1、运放复位开关S0关断，第二支路开关S2开关导通，将第N O行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
9.根据权利要求1所述的高帧频面阵图像传感器像素信号交错分时读出方法，其特征在于：当NO为奇数时，在第NO-1、第NO个行时间内采用下述方法读出像素信号：
在第NO-1个行时间内，地址指针<1>指向第NO-1行像素，控制该行像素转移控制开关TX<NO-1>使像素积累的电荷从光电二极管PD<NO-1>转移到存储节点FD<NO-1>；在该行时间内地址指针<2>首先指向第NO行像素，拉高该行像素行选开关SEL<NO>，控制第二支路开关S2和运放复位开关S0导通，第一支路开关S1关断，将第NO行的复位信号存储在第一存储电容C1上；然后地址指针<2>指向第NO-1行像素，将第N O-1行像素的行选开关SEL<N O-1>拉高，第二支路开关S2、运放复位开关S0关断，第一支路开关S1导通，将第N O-1行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出；
在第NO个行时间内，地址指针<1>指向第N O行像素，控制该行像素转移控制开关TX<NO>使像素积累的电荷从光电二极管PD<N O>转移到存储节点FD<N O>；而地址指针<2>指向第NO行像素，将第N O行像素的行选开关SEL<N O>拉高，第二支路开关S2、运放复位开关S0关断，第一支路开关S1开关导通，将第N O行像素的光信号叠加在上一个行时间内存储在第一存储电容C1的复位信号之上，经过放大电路模拟放大后输出。
CN201910302389.8A 2019-04-16 2019-04-16 高帧频面阵图像传感器像素信号交错分时读出方法 Active CN110062182B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910302389.8A CN110062182B (zh) 2019-04-16 2019-04-16 高帧频面阵图像传感器像素信号交错分时读出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910302389.8A CN110062182B (zh) 2019-04-16 2019-04-16 高帧频面阵图像传感器像素信号交错分时读出方法

Publications (2)

Publication Number Publication Date
CN110062182A CN110062182A (zh) 2019-07-26
CN110062182B true CN110062182B (zh) 2021-03-30

Family

ID=67319073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910302389.8A Active CN110062182B (zh) 2019-04-16 2019-04-16 高帧频面阵图像传感器像素信号交错分时读出方法

Country Status (1)

Country Link
CN (1) CN110062182B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112243095B (zh) * 2020-09-29 2023-07-25 格科微电子（上海）有限公司 像素合成模式下的pd像素的读取方法及装置、存储介质、图像采集设备
CN115278100B (zh) * 2022-07-19 2023-10-17 杭州海康微影传感科技有限公司 一种像素单元电路、信号采集装置和信号采集方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523878A (zh) * 2003-02-18 2004-08-25 具有数目减少的列读出电路的cmos图像传感器
CN101354288A (zh) * 2008-09-08 2009-01-28 北京大学 高速低功耗双列线红外焦平面读出电路
CN105915821A (zh) * 2016-06-02 2016-08-31 北京大学 一种基于半行交替的焦平面阵列无隙读出方法与电路
CN108093185A (zh) * 2017-12-12 2018-05-29 上海集成电路研发中心有限公司 一种图像传感器滚筒式曝光的时序控制方法
CN108200364A (zh) * 2018-01-05 2018-06-22 浙江大学 一种应用于cmos图像传感器的列读出电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9077924B2 (en) * 2013-08-29 2015-07-07 Sony Corporation CMOS image sensor implementing correlated double sampling with compression
JP6284799B2 (ja) * 2014-03-25 2018-02-28 株式会社メガチップス データ処理装置及びデータ処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523878A (zh) * 2003-02-18 2004-08-25 具有数目减少的列读出电路的cmos图像传感器
CN101354288A (zh) * 2008-09-08 2009-01-28 北京大学 高速低功耗双列线红外焦平面读出电路
CN105915821A (zh) * 2016-06-02 2016-08-31 北京大学 一种基于半行交替的焦平面阵列无隙读出方法与电路
CN108093185A (zh) * 2017-12-12 2018-05-29 上海集成电路研发中心有限公司 一种图像传感器滚筒式曝光的时序控制方法
CN108200364A (zh) * 2018-01-05 2018-06-22 浙江大学 一种应用于cmos图像传感器的列读出电路

Also Published As

Publication number Publication date
CN110062182A (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN101523899B (zh) 固态成像设备、固态成像设备驱动方法以及成像设备
US10075662B2 (en) Solid-state image pickup device with plurality of converters
CN101924555B (zh) A/d转换器、固态图像捕捉装置和电子信息设备
US6545624B2 (en) Image sensor with analog-to-digital converter that generates a variable slope ramp signal
CN108184081A (zh) 一种用于cmos图像传感器中的高速数据读出电路
CN110062182B (zh) 高帧频面阵图像传感器像素信号交错分时读出方法
US20050046715A1 (en) Digital correlated double sampling using dual analog path
KR19990084630A (ko) 씨모스 이미지 센서 및 그 구동 방법
US8564703B2 (en) Image sensor with overlapping pixel readout and method
US9900538B2 (en) Phase delay counting analog-to-digital converter circuitry
US9979918B2 (en) Image sensor and data tranmission method thereof
CN104702284A (zh) 模拟数字转换器以及图像传感器
CN101287063B (zh) 固态图像拾取设备和用于驱动固态图像拾取设备的方法
CN103491320B (zh) 一种图像传感电路及方法
CN112954237A (zh) 一种用于光电探测器的自适应可变增益积分电路
KR20180094837A (ko) 이미지 센서, 제어 방법 및 전자 장치
CN110113548B (zh) 一种cmos图像传感器及其信号传输方法
CN110336965B (zh) 用于cmos图像传感器的有源像素摆幅扩展系统及方法
CN101093997B (zh) Ad/da变换兼用装置
CN108495067B (zh) 一种用于cmos图像传感器的sar型adc结构
US8094218B2 (en) Image sensor circuit having differential signal path, differential analog-to-digital converter and differential signal offsetting means
US9706143B2 (en) Readout circuit and method of using the same
CN116567446A (zh) 单斜坡模数转换器、读出电路、图像传感器及量化方法
CN111669526A (zh) 提高帧频高速全数字数据读出的cmos图像传感器
CN114189636B (zh) 一种多模式数字像素结构与逻辑控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: Office Buildings 1 and 5, Phase I, Optoelectronic Information Industry Park, No. 7691 Ziyou Road, Changchun Economic and Technological Development Zone, Jilin Province, 130000

Patentee after: Changchun Changguang Chenxin Microelectronics Co.,Ltd.

Address before: No. 588, Yingkou Road, Jingkai District, Changchun City, Jilin Province, 130033

Patentee before: Changchun Changguangchenxin Optoelectronics Technology Co.,Ltd.

CP03 Change of name, title or address