CN110058629B - 差分电压-电流转换电路 - Google Patents

差分电压-电流转换电路 Download PDF

Info

Publication number
CN110058629B
CN110058629B CN201910040309.6A CN201910040309A CN110058629B CN 110058629 B CN110058629 B CN 110058629B CN 201910040309 A CN201910040309 A CN 201910040309A CN 110058629 B CN110058629 B CN 110058629B
Authority
CN
China
Prior art keywords
current
load
voltage
differential
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910040309.6A
Other languages
English (en)
Other versions
CN110058629A (zh
Inventor
弗兰克·维尔纳
乌韦·齐尔曼
吉多·德罗奇
安德烈·舍费尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sothink Corp
Original Assignee
Sothink Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sothink Corp filed Critical Sothink Corp
Publication of CN110058629A publication Critical patent/CN110058629A/zh
Application granted granted Critical
Publication of CN110058629B publication Critical patent/CN110058629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45713—Controlling the active amplifying circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45717—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45078—Indexing scheme relating to differential amplifiers the common mode signal being taken or deducted from the one or more inputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45258—Resistors are added in the source circuit of the amplifying FETs of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45306—Indexing scheme relating to differential amplifiers the common gate stage implemented as dif amp eventually for cascode dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45431—Indexing scheme relating to differential amplifiers the CMCL output control signal being a current signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45642—Indexing scheme relating to differential amplifiers the LC, and possibly also cascaded stages following it, being (are) controlled by the common mode signal derived to control a dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及用于电压‑电流转换的电路，并且特别地涉及差分电压‑电流转换电路。这种电路能够操作用于接收差分电压输入信号并且输出对应的差分电流信号。

Description

差分电压-电流转换电路
技术领域
本发明涉及用于电压-电流转换的电路，并且尤其涉及差分电压-电流转换电路。这种电路能够操作以接收差分电压输入信号并输出对应的差分电流信号。
背景技术
为了理解差分电压-电流转换电路的潜在用途，图1A是与EP-A1-2211468中的图10紧密对应的四相(即，多相)电流模式(电流导引)采样器42的示意电路图，并且图1A仅是被配置成基于差分电流信号进行操作的电路的一个示例。
电流模式采样器42被配置成如所示出的那样通过将分量电流信号(在稍后描述的尾节点60和尾节点66处)分成一系列电流脉冲(样本)来对差分输入信号电流IIN进行采样，然后这一系列电流脉冲可以被转换成代表性数字值，以执行整个的、模拟-数字转换功能。其他细节可以参照EP-A1-2211468。
采样器42被配置成通过尾节点60和尾节点66处的电流来接收差分输入电流信号，差分输入电流信号在此被建模为电流源IIN，尾节点60和尾节点66处的电流的幅度随着IIN变化。由于差分信令，采样器42有效地具有用于两个差分输入的两个匹配的(或对应的或互补的)部分54和56，这里所示出的还包括基于IIN在尾节点60和尾节点66处提供电流的电路以帮助理解。因此，在部分54中存在第一组输出流IOUTA至IOUTD，以及第二组匹配输出流IOUTBA至IOUTBD，其中IOUTB指的是
Figure BDA0001947317800000011
并且其中，IOUTA与IOUTBA配对，IOUTB与IOUTBB配对等以此类推。
通过示例的方式关注第一部分54(因为第二部分56与第一部分54类似地操作)，设置有四个n沟道MOSFET 58A至58D(即，每个流或每个路径一个)，其中它们的源极端子在公共尾节点60处连接在一起。
前述电流源IIN被连接在公共尾节点60与部分56的等效公共尾节点66之间。另一个电流源IDC 62被连接在公共尾节点60与接地供应之间，并且携带恒定的DC电流IDC。如图1A所示，这些电流源可以被认为在采样器42的外部，并且用于在尾节点60和尾节点66处提供电流。四个晶体管58A至58D的栅极端子由四个时钟信号θ0至θ3分别驱动，例如，由VCO(压控振荡器)提供四个时钟信号。
如上所述，部分56在结构上与部分54类似，并且因此包括晶体管64A至64D、公共尾节点66以及电流源IDC 68。
图2在上部的图中示出了时钟信号θ0至θ3的示意波形，并且在下部的图中示出了对应的输出电流IOUTA至IOUTD的示意波形。
时钟信号θ0至θ3是从VCO作为四个电压波形提供的时间交错的升余弦波形。在当前情况下使用四个时钟信号是因为ADC电路40的四路交错设计，但是应当理解的是，在另一种布置中，针对输入电流信号的两路或更多路分路可以使用两个或更多个时间交错的时钟信号。
时钟信号θ0至θ3彼此异相90°，使得θ0处于0°相位，θ1处于90°相位，θ2处于180°相位，并且θ3处于270°相位。
在时钟信号θ0至θ3的控制下，采样电路42的效果在于，输出电流IOUTA至IOUTD是四列(或四流)电流脉冲，每个列中的一系列脉冲具有与时钟信号θ0至θ3中的一个相同的周期，并且一起彼此时间交错的所有四个列的脉冲以时钟信号中的一个时钟信号的周期的四分之一(或者在其中一个时钟信号的采样频率的四倍)，作为一个有效的整体脉冲列。
因此，采样器在电流域中进行操作，即有效地作为电流模式ADC的采样级。对于其他细节，可以再次参照EP-A1-2211468。因此，所需的输入信号是电流信号。然而，ADC或采样器需要使用的典型信号是电压域信号，其中，受检查的变量是电压而不是电流。
图3是采样电路(采样器)42的示例实现方式102的示意电路图，该采样电路具有附加的差分电压-电流转换电路，可以向其施加输入差分电压信号以便在尾节点60和尾节点66处实现电流。
与电路42类似，实现方式102包括用于差分信号的所谓“正”分量和“负”分量的两个部分54和56。如前文所述，部分54包括连接至公共尾节点60的开关晶体管58A至58D，并且部分56包括连接至公共尾节点66的开关晶体管64A至64D。
实现方式102基本上通过接收输入电压信号并且采用电阻将接收的输入电压信号无源地转换成等效的输入电流信号来工作。因此，实现方式102包括输入端子104(VINP)和输入端子106(VINM)以分别接收输入电压信号的“正”分量和“负”分量。
输入端子104和106经由电阻器110和电感器112各自连接至共享端子108。输入端子104和106还经由电阻器114各自连接至它们对应的公共尾节点60和66。共享端子108经由共享DC电流源116连接至参考电位，该参考电位的电压电平低于VINP和VINM的电压电平，并且实际上可能是负的。
图3示出了一组示例性的电阻值。这些值是在下述假设下选择的：假定示例设计目标是，朝向开关晶体管(采样器开关)的、对于公共尾节点60和66中的每个而言输入阻抗为50Ω，并且对于输入端子104和106中的每个而言输入阻抗也为50Ω，如图3所示。
不幸的是，存在与图3所示的用于电压-电流转换的示例电路相关联的缺点。该电压-电流转换被认为在某些应用中是相对低效的，其限制了采用采样器42的整个ADC电路的分辨率。此外，与该转换相关联的增益在某些应用中可能不是最佳的。
期望解决上述问题中的一些或全部。
发明内容
根据本发明的第一方面的实施方式，提供了差分电压-电流转换电路，其包括：电力供应节点，其用于连接至电力供应电压源；第一电流路径，该第一电流路径从电力供应节点经由第一中间节点延伸至第一负载节点，以在第一负载节点处提供第一负载电流，用于在负载电路连接至第一负载节点时供负载电路使用，其中，在电力供应节点与第一中间节点之间沿着第一电流路径连接有第一供应连接阻抗，并且在第一中间节点与第一负载节点之间沿着第一电流路径连接有第一负载连接阻抗；第二电流路径，其与第一电流路径并联地从电力供应节点经由第二中间节点延伸至第二负载节点，以在第二负载节点处提供第二负载电流，用于在负载电路连接至第二负载节点时供负载电路使用，其中，在电力供应节点与第二中间节点之间沿着第二电流路径连接有第二供应连接阻抗，并且在第二中间节点与第二负载节点之间沿着第二电流路径连接有第二负载连接阻抗；差分电压输入，其分别经由第一输入连接阻抗和第二输入连接阻抗被连接在第一中间节点与第二中间节点之间，用于在第一输入连接阻抗与第二输入连接阻抗之间施加在该差分电压输入处供应的差分输入电压信号，使得第一负载电流和第二负载电流合起来根据差分输入电压信号来限定差分电流信号；以及控制电路，其中：第一负载连接阻抗和第二负载连接阻抗分别被实现为第一晶体管和第二晶体管；并且控制电路被配置成控制提供给第一晶体管和第二晶体管的栅极端子或基极端子的偏置电压，以便控制差分输入电压信号与差分电流信号之间的增益关系。
这种电路借助于高度受控的输入阻抗、从第一电流路径和第二电流路径到后续的负载电路的直接信号电流馈通以及差分输入电压信号的摆幅与差分电流信号的摆幅的可调整的增益而展现出高度线性的电压-电流转换、高效的信号电力转换。
控制电路可以被配置成基于指示第一晶体管的源极电压或发射极电压与第二晶体管的源极电压或发射极电压之间的共模的共模电压来控制提供给第一晶体管和第二晶体管的栅极端子或基极端子的偏置电压。
控制电路可以包括串联连接在第一晶体管的源极电子或发射极端子与第二晶体管的源极端子或发射极端子之间的第一测量阻抗和第二测量阻抗，并且该控制电路可以被配置成从第一测量阻抗与第二测量阻抗之间的节点获得共模电压。
第一测量阻抗和第二测量阻抗可以被实现为电阻器。第一测量阻抗和第二测量阻抗可以具有彼此相同的阻抗(例如，电阻)。
控制电路可以被配置成基于共模电压与目标电压之间的差来控制提供给第一晶体管和第二晶体管的栅极端子或基极端子的偏置电压。
控制电路可以被配置成控制提供给第一晶体管和第二晶体管的栅极端子或基极端子的偏置电压，使得与第一晶体管和第二晶体管分别相关联的第一负载连接阻抗和第二负载连接阻抗的阻抗分别低于第一供应连接阻抗和第二供应连接阻抗的阻抗。
差分电压-电流转换电路可以包括：第一电流吸收器，其连接至第一负载节点以便从第一负载节点汲取第一灌电流；以及第二电流吸收器，其连接至第二负载节点以便从第二负载节点汲取第二灌电流。
第一负载电流和第二负载电流可以包括叠加在负载偏置电流上的差分电流信号的相应的分量电流。第一电流吸收器和第二电流吸收器可以是可控制的电流吸收器。控制电路可以被配置成通过控制第一灌电流和第二灌电流来控制负载偏置电流。
控制电路可以被配置成控制第一灌电流和第二灌电流，以便将负载偏置电流调节成目标偏置电流值，或者以便对由于提供给第一晶体管和第二晶体管的栅极端子或基极端子的偏置电压的变化引起的第一晶体管和第二晶体管的漏极端子或集电极电流的变化进行补偿。
控制电路可以被配置成基于控制输入信号来调整目标偏置电流值。
第一供应连接阻抗和第二供应连接阻抗可以被实现为电阻器。第一供应连接阻抗和第二供应连接阻抗可以具有彼此相同的阻抗(例如，电阻)。第一输入连接阻抗和第二输入连接阻抗可以被实现为电阻器。第一输入连接阻抗和第二输入连接阻抗可以具有彼此相同的阻抗(例如，电阻)。
根据本发明第二方面的实施方式，提供了模拟-数字转换电路，其可操作用于基于模拟输入差分电流信号生成数字输出信号，其中：模拟-数字转换电路包括根据本发明的上述第一方面的差分电压-电流转换电路；并且该差分电压-电流转换电路被配置成根据差分输入电压信号生成输入差分电流信号作为所提及的差分电流信号。
根据本发明的第三方面的实施方式，提供了一种集成电路，例如，IC芯片，其包括根据本发明的前述第一方面的差分电压-电流转换电路或者根据本发明的前述第二方面的模拟-数字转换电路。
本发明扩展到与该装置(电路)方面对应的(例如，用于进行控制的)方法或计算机程序方面。
附图说明
现在将仅通过示例的方式参照附图，在附图中：
上文中考虑的图1A是多相电流模式采样器的示意电路图；
图1B是对应于图1A但是使用PMOS晶体管的多相电流模式采样器的示意电路图；
上文中考虑的图2示出了有助于理解图1A的采样器的示意波形；
上文中考虑的图3是图1A采样器的示例实现方式的示意电路图；
图4是实现本发明的差分电压-电流转换电路的示意图；
图5是图4中的转换电路的等效电路图；
图6A是有助于理解对图4中的偏置电流进行调节的一种方式的示意图；
图6B是有助于理解对图4中的电流吸收器进行偏置的一种方式的示意图；
图7是有助于理解图6B中的逻辑单元的操作的示例方法的流程图；以及
图8是包括图4中的电路的电路系统的示意图。
具体实施方式
图4是差分电压-电流转换电路200的示意图，示出了接收差分输入电压信号并且将对应的差分电流信号输出至负载电路300。
转换电路200被示为从电力供应电压源VDDH(VDD高)有效地汲取电流，其中该电流经由负载电路300(该负载电路具有它自己的供应电压源VDDL或者说VDD低，其中VDDH>VDDL)注入接地(GND)电力供应电压源。然而，相反的情况也是可能的，其中电流从VDD(例如VDDH)有效地向下流过负载电路300并且然后流过转换电路200。
考虑到电流从图1A的采样器42中的开关晶体管58和64流过尾节点60和66的方向，后一种情况看起来确实更合适。
然而，同样地，可以通过对应于采样器42的采样器42a以如图1B所示的另一方法来有效地提供采样器42的总体配置。采样器42a使电流从转换电路200注入至对应的尾节点60a和66a处，并且使它们经过对应的开关晶体管58a和64a流至接地端(GND)(此为与图4中描绘的情况一致的情况)。采样器42a在尾节点60a和66a处从图4的转换电路200(节点206和节点210)接收电流，并且使它们经过开关晶体管58a和64a流至有效地用作虚拟GND的ADC的采样电容器(未示出)。
因此将理解的是，采样器42a(以及包括采样器42a的ADC电路)可以用作负载电路300。这样，转换电路200可以被认为是用于采样器42a和包括采样器42a的ADC电路的前端电路。本公开内容将相应地被理解。
转换电路200包括第一(例如“正”)电流路径，该第一电流路径从VDDH(VDD高)处的电力供应电压节点202经由第一中间节点204延伸至第一负载节点206，以在负载电路300连接至第一负载节点206时(如图4中所示)在第一负载节点206处提供第一负载电流IL1以供该负载电路300使用。转换电路200还包括与第一电流路径并联的第二(例如“负”)电流路径，该第二电流路径从电力供应电压节点202经由第二中间节点208延伸至第二负载节点210，以同样在负载电路300连接至第二负载节点210时(如图4所示)在第二负载节点210处提供第二负载电流IL2以供该负载电路300使用。
因此，第一负载电流IL1和第二负载电流和IL2可以被认为是由转换电路200提供给负载电路300的差分电流信号的“正”分量电流和“负”分量电流。
在电力供应节点202与第一中间节点204之间沿着第一电流路径连接有第一供应连接阻抗212，并且在第一中间节点204与第一负载节点206之间沿着第一电流路径连接有第一负载连接阻抗214。类似地，在电力供应节点202与第二中间节点208之间沿着第二电流路径连接有第二供应连接阻抗216，并且在第二中间节点208与第二负载节点210之间沿着第二电流路径连接有第二负载连接阻抗218。
第一供应连接阻抗212和第二供应连接阻抗216分别被实现为具有电阻RB1和电阻RB2的电阻器。第一负载连接阻抗214和第二负载连接阻抗218二者均被实现为在公共栅极配置情况下的晶体管(在这种情况下分别为PMOS MOSFET M1和PMOS MOSFET M2)，使得它们分别呈现出可以由栅极偏置电压VBIAS1和VBIAS2分别控制的输入阻抗ZG1和ZG2。在它们的栅极端子处示出了可选的平滑电容器。偏置电压是从它们是与差分输入电压信号Vindiff无关的稳定的DC电压或有效的DC电压的意义上而言的偏置电压。将变得明显的是，尽管不是必需的，但是可以以彼此相同的方式配置晶体管214和晶体管218(例如，在晶体管尺寸方面)并且以相同的方式(例如，通过使VBIAS1＝VBIAS2)控制晶体管214和晶体管218使得ZG1＝ZG2。
如图4所示，在第一中间节点204与第二中间节点208之间分别经由第一输入连接阻抗222和第二输入连接阻抗224连接有差分电压输入220，用于在第一输入连接阻抗222与第二输入连接阻抗224之间施加在差分电压输入220处供应的差分输入电压信号Vindiff。因此，限定差分电流信号的第一负载电流IL1和第二负载电流IL2取决于差分输入电压信号Vindiff。第一输入连接阻抗222和第二输入连接阻抗224分别被实现为具有电阻RO1和电阻RO2的电阻器。
参见图4，假设偏置电流IB1和IB2分别流过电阻器212和216，电流IS根据差分输入电压信号Vindiff从中间节点208流向中间节点204，信号电流ISIG1和ISIG2分别流过晶体管214和218，并且在负载节点206和210处分别提供有电流IL1和IL2。偏置电流是就它们是与差分输入电压信号Vindiff无关的稳定的电流或DC电流而言的偏置电流。此外，从晶体管214和晶体管218的漏极端子分别汲取灌电流ISK1和灌电流ISK2(稍后描述)。因此，ISIG1＝IB1+IS并且ISIG2＝IB2–IS。此外，IL1＝ISIG1–ISK1并且IL2＝ISIG2–ISK2。
控制电路230被设置成控制偏置电压VBIAS1和VBIAS2，因为这具有控制差分输入电压信号Vindiff与差分电流信号之间的增益关系的作用。在这方面，控制偏置电压VBIAS1和VBIAS2分别控制了阻抗值ZG1和ZG2。通过考虑图5可以更好地理解这样做的意义，图5示出了图4的转换电路200的等效电路图200-E。
在图5中，为了便于与图4进行比较而使用相同的附图标记表示相同的部件，并且省略了重复的描述。为了简化以及操作的对称/平衡，在图4和图5中假设第一电流路径和第二电流路径是以彼此相同的方式配置的，并且特别地，(就其共模值而言)RB1＝RB2＝RB，RO1＝RO2＝RO，并且ZG1＝ZG2＝ZG。因此，还假设IB1＝IB2＝IB。还假设ISK1＝ISK2＝ISK。
作为概述，前端电路(转换电路200)借助于高度受控的输入阻抗、从第一电流路径和第二电流路径到后续的负载电路(例如，通过采样器42的开关晶体管58和64)的直接信号电流馈通以及差分输入电压信号Vindiff的摆幅与差分电流信号的摆幅的可调整的增益而展现出高度线性的电压-电流转换、高效的信号电力转换。
参见图5，与图4中一样，Vindiff是经由输入连接电阻器222和224施加到电路的去往第一电流路径(“正”或P分支)和第二电流路径(“负”或N分支)的差分输入电压信号。为了使有效的信号电流‘iS’最大化，有源级输入阻抗ZG(即是，与晶体管214和218相关联的阻抗)的尺寸被设计成远小于有效偏置电流‘iB’流过的偏置阻抗RB。此外，可以改变回路电流比iS/iB，并且因此可以调整传递函数iS＝f(Vindiff)的增益。
传递函数计算如下：
Figure BDA0001947317800000091
可以理解的是，如果ZG<<RB，则该传递函数简化为：
Figure BDA0001947317800000092
然后，改变阻抗ZG以便轻微调整该传递函数的增益。
为了在图4中实现低的阻抗ZG，晶体管214和218(M1、M2)形成共同的栅极级。该级被偏置为并且其尺寸被设计为具有非常低的输入阻抗(即ZG<<RB)和非常高的输出阻抗，为后续的负载电路300提供其上叠加有差分信号电流的偏置电流(二者一起构成整个差分电流信号的电流分量，即是负载电流)。该电流与差分输入电压信号Vindiff高度成比例。因此，后续负载电路300可以被处理为低阻的，并且其不会影响信号的功率到电流的转换。
阻抗ZG≈1/gm与
Figure BDA0001947317800000093
成比例，其中ID是漏极电流并且gm是晶体管的跨导。因此，可以通过控制漏极电流ID的共模值(有效地通过控制偏置电流IB)来控制阻抗ZG，即是，如上所示地用通过控制偏置电压VBIAS1和VBIAS来控制晶体管214和218的栅极-源极电压的方式来控制阻抗ZG。在本实施方式中，使用包含电压调节器和电流DAC的偏置电路借助于公共栅极偏置VBIAS(回顾图4中的VBIAS1＝VBIAS2＝VBIAS)来调节偏置电流IB(回顾图4中的IB1＝IB2＝IB)(如后面结合图6A所考虑的那样)。
此外，可以通过对偏置电流IB的可编程控制或其他控制(即，通过调整VBIAS栅极信号)来调整ZG＝1/gm，同时如图4所示，借助于在晶体管214和218的漏极端子处添加可编程/可控制的电流吸收器232和234以汲取灌电流ISK1和ISK2(回顾图4中的ISK1＝ISK2＝ISK)来保持输出信号电流不受影响。然后可以通过控制信号SINK1和SINK2(假设SINK1＝SINK2＝SINK)偏置(控制，例如，可编程的控制)电流吸收器232和234，即，以便调节偏置电流IB与灌电流ISK之间的差异(为IL)(例如，不受偏置电流IB的变化的影响)。该调节可以在自动控制回路中完成，如后面结合图6B和图7考虑的。控制也可以使得偏置电流IB与灌电流ISK之间的差的值改变，以改变供应给负载电路300的电流的量，例如，以优化负载电路300的操作。这也将在后文中结合图6B和图7考虑。
返回图4，控制电路230被配置成接收控制信号CONTROL，并且基于该信号生成控制信号VBIAS1、VBIAS2、SINK1和SINK2。控制电路230还被配置成接收共模电压VCM，该共模电压VCM表示晶体管214和晶体管218的源电压的共模值。在晶体管214的源极端子244与晶体管218的源极端子246之间分别串联连接有测量阻抗240和测量阻抗242，并且从测量阻抗240与测量阻抗242之间的节点248获取VCM信号。测量阻抗240和测量阻抗242分别被实现为具有电阻RM1和电阻RM2的电阻器。假设RM1＝RM2。
图6A是如上所述有助于理解使用偏置电路借助于公共栅极偏置VBIAS(回顾图4中的VBIAS1＝VBIAS2＝VBIAS)调节偏置电流IB(回顾图4中的IB1＝IB2＝IB)的一种方法的示意图。
为了便于理解，呈现了转换电路200的包含晶体管214和晶体管218的部分，并且为简单起见省略了转换电路200的其他部分。示出了控制电路230的部分230-A，该部分包括电流DAC(数字-模拟转换器)或IDAC402、电阻器404和差分放大器406(例如，运算放大器)。
IDAC 402与电阻器404串联连接在VDD(例如VDDH)与GND之间，以形成分压器布置。IDAC 402由(数字)控制信号CONTROL的一部分控制以使电流IPD1流过电阻器404，使得在IDAC 402与电阻器404之间沿着分压器的节点408处产生期望的参考电压Vref1。
差分放大器406被连接以在其输入端子处接收参考电压Vref1和共模电压VCM，并且基于参考电压Vref1与共模电压VCM之间的差来输出公共栅极偏压VBIAS。差分放大器406对公共栅极偏压VBIAS进行控制或调节以使其趋向参考电压Vref1，在此，参考电压Vref1与共模电压VCM之间的差被最小化。这具有调节偏置电流IB的效果。因此可以调整控制信号CONTROL以调整参考电压Vref1，并且因此调整偏置电流IB。这使得对偏置电流IB能够进行数字(可编程)控制。
图6B是如上所述有助于理解通过控制信号SINK1和SINK2(假设SINK1＝SINK2＝SINK)偏置电流吸收器232和234以使灌电流ISK对偏置电流IB的变化进行补偿，即是，使得偏置电流IB与灌电流ISK之间的差被调节(例如，不受偏置电流IB的变化的影响)的一种方法的示意图。仍如上所述，控制可以使得偏置电流IB与灌电流ISK之间的差值改变，以改变供应给负载电路300的电流的量，例如，以优化负载电路300的操作。
为了便于理解，呈现了转换电路200的包含电流吸收器232和电流吸收器234的部分，并且为简单起见省略了转换电路200的其他部分。示出了控制电路230的部分230-B，该部分包括IDAC 502、电阻器504和逻辑单元506(该逻辑单元可以被实现为执行计算机程序的处理器)。
IDAC 502与电阻器504串联连接在VDD(例如VDDH)与GND之间，以形成分压器布置。IDAC 502由(数字)控制信号CONTROL的一部分控制，以使电流IPD2流过电阻器504，使得在IDAC 502与电阻器504之间沿着分压器的节点508处产生期望的参考电压Vref2。
逻辑单元506被连接以在其输入端子处接收(由控制电路230的部分230-A生成的)参考电压Vref2、共模电压VCM和公共栅极偏置VBIAS，并且基于这些输入信号输出控制信号SINK。
共模电压VCM和公共栅极偏置VBIAS一起给出晶体管214和晶体管218的共模栅极-源极电压VGS的测量，如图6B所示。公共栅极偏置VBIAS本身也可以被认为是晶体管214和晶体管218的共模栅极-源极电压VGS的测量，在这种情况下，不需要将共模电压VCM提供给逻辑单元506。晶体管214和晶体管218的共模栅极-源极电压VGS的测量被用作对偏置电流IB(即，共模漏极电流ID)的测量。参考电压Vref2被用作对目标偏置电流IT(即，目标共模漏极电流ID)的测量。然后，逻辑单元506调整控制信号SINK，使得偏置电流IB趋向目标偏置电流IT或者将其调节成目标偏置电流IT。
因此可以调整控制信号CONTROL以调整参考电压Vref2，并且因此调整目标偏置电流IT。这使得对目标偏置电流IT并且因此对偏置电流IB与灌电流ISK之间的差能够进行数字(可编程)控制。因此，如果针对目标偏置电流IT保持控制信号CONTROL相同，则偏置电流IB与灌电流ISK之间的差被调节到该值。通过针对目标偏置电流IT调整控制信号CONTROL，即是，调整参考电压Vref2，该控制可以使得偏置电流IB与灌电流ISK之间的差改变，以改变供应给负载电路300的电流的量。
顺便提及，尽管这里的偏置电流IB被限定为流过晶体管214和晶体管218(即，在电流吸收器232和电流吸收器234汲取电流ISK之前)，但是也可以认为存在形成负载电流IL的一部分的负载偏置电流IBL，其中IBL＝IB-ISK。因此，可以认为基于Vref2的控制是用于控制负载偏置电流IBL和灌电流ISK的和。
图7是有助于理解逻辑单元506的操作的示例方法600的流程图，并且另外考虑了可能的逻辑操作，该逻辑操作比差分放大器406的对应的操作更复杂(应当理解的是，可以用根据方法600的相关步骤进行操作的逻辑单元来替代放大器406)。方法600具有步骤S2至步骤S20。
总的来说，方法600是两步DC调节方案，包括所示的总步骤1和总步骤2。步骤1(对应于图6A中的操作)用于通过凭借对目标值IBT的控制而调整偏置电流IB(通过调整VBIAS栅极信号)来优化输入阻抗ZG。步骤2(对应于图6B中的操作)用于通过将灌电流ISK调整到负载电流的目标值ILoadT来针对采样电容器CLoad上的最大电压范围VCapDC对DC负载电流IL(其是图4中的IL1、IL2并且在图7中被示为ILOAD)进行优化。
这里，采样电容器CLoad可以被认为处于图1B所示的每个路径的末端(例如，在采样频率fSampling内由电流IOUTA充电至值VCapDC(见下文))。
在步骤S2中，基于参考电压Vref1(参见图6A)设定目标偏置电流IB的值以优化输入阻抗ZG。然后该方法进行到步骤S4，在该步骤中基于Vref2(参见图6B)设定目标灌电流ISKT以优化采样电容器CLoad上的操作范围。设定此电流存在两个约束：
约束1：ILoad,min＝IL1,min,IL2,min>0(参见图4)
约束2：VCapDC<VDDL(采样电容器CLoad上的最大电荷)
这导致针对目标灌电流ISKT的以下条件：
IBT+IS，max-VDDL*fSampling*CLoad＜ISKT＜IBT-IS，max
其中：
IS,max是最大信号DC电流；
VCapDC是采样电容CLOAD上的电压；
CLOAD是负载电路300内的采样电容器，其在采样时间1/fSampling内被充电至VCapDC的目标DC电压；以及
fSampling是采样频率。
然后该方法进行到步骤S6，在该步骤中基于VGS测量现有的偏置电流IB。回顾一下，共模电压VCM和公共栅极偏置VBIAS一起给出晶体管214和晶体管218的共模栅极-源极电压VGS的测量，如图6B中所示。然后该方法进行到步骤S8。
在步骤S8中，确定现有的偏置电流IB是否大于目标偏置电流IBT。如果大于(步骤S8，IB>IBT)，则方法进行到步骤S14。否则(步骤S8，IB<IBT)，方法进行到步骤S16。在步骤S14中，控制VBIAS1,2信号以使二者将偏置电流IB减小至或趋近目标值IBT。在步骤S16中，控制VBIAS1，2信号以使二者将偏置电流IB增加至或趋近目标值IBT。
如果测量值IB等于目标值IBT，则该方法进行到步骤S10。需要正确的IB值来优化ZG1、ZG2的输入阻抗。
在步骤S10中，测量后续的负载电路300(ADC级)中的对负载电容器进行馈送的现有的负载电流ILOAD(IL)。然后该方法进行到步骤S12。
在步骤S12中，确定现有的负载电流ILOAD是否大于目标负载电流ILoadT。如果大于(步骤S12，ILOAD>ILoadT)，则该方法进行到步骤S18。否则(步骤S12，ILOAD<ILoadT)，该方法进行到步骤S20。在步骤S18中，控制SINK信号以增加灌电流ISK，以使负载电流ILOAD达到或趋近目标值ILoadT。在步骤S20中，控制SINK信号以减小灌电流ISK，以使负载电流ILOAD达到或趋近目标值ILoadT。如果测量值ILOAD等于目标值ILoadT，则该方法结束。需要正确的ILOAD值来优化采样电容CLOAD上的操作电压范围。
无论怎样，方法600继续直到操作停止，例如，在确定VBIAS信号和SINK信号具有暂时不需要改变的最佳值的情况下。因此，方法600可以不时地运行。逻辑单元506(以及替换放大器406的对应单元)可以在处理器上运行的软件或模拟电路中被实现。
图8是电路系统700的示意图，其包括如图4中耦接在一起的转换(或前端)电路200和负载电路300。因此，转换电路200接收差分输入电压信号Vindiff并且输出对应的差分电流信号作为用于负载电路300的输入差分电流信号Iindiff。
如图8所示，负载电路300可以是基于采样器42a(参见图1B)配置的并且在EP-A1-2211468中进行了更详细的说明的ADC电路，以如图8所示地基于输入差分电流信号Iindiff生成数字输出信号。因此，电路系统700可以被称为ADC电路。此外，转换(或前端)电路200和负载电路300二者都可以被实现为集成电路，例如，在IC芯片上提供的集成电路。因此，电路系统700可以被称为集成电路，并且可以在单个IC芯片上提供或者作为单个IC芯片。
将顺便理解的是，MOSFET或FET晶体管214和218可以替代地是BJT，并且将相应地理解本公开内容。
例如，本发明的电路可以被实现为IC芯片(例如，倒装芯片)上的集成电路。本发明扩展到如上所述的集成电路和IC芯片、包括这种IC芯片的电路板以及包括这种电路板的通信网络(例如，互联网光纤网络和无线网络)和这种网络的网络设备。
在以上方法中的任何方面中，各种特征可以被实现在硬件中，或者被实现为在一个或更多个处理器上运行的软件模块。一个方面的特征可以应用于任何其他方面。
本发明还提供了用于执行本文所述的任何方法的计算机程序或计算机程序产品，以及其上存储有用于执行本文所述的任何方法的程序的计算机可读介质。实现本发明的计算机程序可以被存储在计算机可读介质上，或者例如，其可以是信号的形式，例如，从因特网的网站提供的可下载的数据信号，或者其可以是任何其他形式。
可以在如本文所公开的本发明的主旨和范围内提供其他的实施方式。

Claims (12)

1.一种差分电压-电流转换电路，包括：
电力供应节点，其用于连接至电力供应电压源；
第一电流路径，其从所述电力供应节点经由第一中间节点延伸至第一负载节点，以在所述第一负载节点处提供第一负载电流用于在负载电路连接至所述第一负载节点时供所述负载电路使用，其中，在所述电力供应节点与所述第一中间节点之间沿着第一电流路径连接有第一供应连接阻抗，并且在所述第一中间节点与所述第一负载节点之间沿着第一电流路径连接有第一负载连接阻抗；
第二电流路径，其与所述第一电流路径并联地从所述电力供应节点经由第二中间节点延伸至第二负载节点，以在所述第二负载节点处提供第二负载电流用于在所述负载电路连接至所述第二负载节点时供所述负载电路使用，其中，在所述电力供应节点与所述第二中间节点之间沿着第二电流路径连接有第二供应连接阻抗，并且在所述第二中间节点与所述第二负载节点之间沿着第二电流路径连接有第二负载连接阻抗；
差分电压输入，其分别经由第一输入连接阻抗和第二输入连接阻抗被连接在所述第一中间节点与所述第二中间节点之间，用于在所述第一输入连接阻抗与所述第二输入连接阻抗之间施加在所述差分电压输入处供应的差分输入电压信号，使得所述第一负载电流和所述第二负载电流合起来根据所述差分输入电压信号来限定差分电流信号；以及
控制电路，
其中：
所述第一负载连接阻抗和所述第二负载连接阻抗分别被实现为第一晶体管和第二晶体管；
所述差分电压-电流转换电路还包括：第一电流吸收器，其连接至所述第一负载节点以便从所述第一负载节点汲取第一灌电流，以及第二电流吸收器，其连接至所述第二负载节点以便从所述第二负载节点汲取第二灌电流；
所述控制电路被配置成控制提供给所述第一晶体管和所述第二晶体管的栅极端子或基极端子的偏置电压，以便控制所述差分输入电压信号与所述差分电流信号之间的增益关系；
所述第一负载电流和所述第二负载电流包括叠加在负载偏置电流上的差分电流信号的相应的分量电流；
所述第一电流吸收器和所述第二电流吸收器是能够控制的电流吸收器；并且
所述控制电路被配置成通过控制所述第一灌电流和所述第二灌电流来控制所述负载偏置电流。
2.根据权利要求1所述的差分电压-电流转换电路，其中，所述控制电路被配置成基于指示所述第一晶体管的源极电压或发射极电压与所述第二晶体管的源极电压或发射极电压之间的共模的共模电压，来控制提供给所述第一晶体管和所述第二晶体管的栅极端子或基极端子的偏置电压。
3.根据权利要求2所述的差分电压-电流转换电路，其中，所述控制电路包括串联连接在所述第一晶体管的源极端子或发射极端子与所述第二晶体管的源极或发射极端子之间的第一测量阻抗和第二测量阻抗，并且所述控制电路被配置成从所述第一测量阻抗与所述第二测量阻抗之间的节点获得所述共模电压。
4.根据权利要求3所述的差分电压-电流转换电路，其中：
所述第一测量阻抗和所述第二测量阻抗被实现为电阻器；并且/或者
所述第一测量阻抗和所述第二测量阻抗具有彼此相同的阻抗。
5.根据权利要求2、3或4所述的差分电压-电流转换电路，其中，所述控制电路被配置成基于所述共模电压与目标电压之间的差来控制提供给所述第一晶体管和所述第二晶体管的栅极端子或基极端子的偏置电压。
6.根据权利要求1、2、3或4所述的差分电压-电流转换电路，其中，所述控制电路被配置成控制提供给所述第一晶体管和所述第二晶体管的栅极端子或基极端子的偏置电压，使得分别与所述第一晶体管和所述第二晶体管相关联的所述第一负载连接阻抗和所述第二负载连接阻抗的阻抗分别低于所述第一供应连接阻抗和所述第二供应连接阻抗的阻抗。
7.根据权利要求1、2、3或4所述的差分电压-电流转换电路，其中：
所述控制电路被配置成控制所述第一灌电流和所述第二灌电流，以便将所述负载偏置电流调节成目标偏置电流值，或者以便对因为提供给所述第一晶体管和所述第二晶体管的栅极端子或基极端子的偏置电压的变化而引起的所述第一晶体管和所述第二晶体管的漏极电流或集电极电流的变化进行补偿。
8.根据权利要求7所述的差分电压-电流转换电路，其中，所述控制电路被配置成基于控制输入信号来调整所述目标偏置电流值。
9.根据权利要求1、2、3或4所述的差分电压-电流转换电路，其中：
所述第一供应连接阻抗和所述第二供应连接阻抗被实现为电阻器；并且/或者
所述第一供应连接阻抗和所述第二供应连接阻抗具有彼此相同的阻抗；并且/或者
所述第一输入连接阻抗和所述第二输入连接阻抗被实现为电阻器；并且/或者
所述第一输入连接阻抗和所述第二输入连接阻抗具有彼此相同的阻抗。
10.一种模拟-数字转换电路，其能够操作用于基于模拟输入差分电流信号生成数字输出信号，其中：
所述模拟-数字转换电路包括根据权利要求1至9中任一项所述的差分电压-电流转换电路；并且
所述差分电压-电流转换电路被配置成根据差分输入电压信号生成作为所述差分电流信号的输入差分电流信号。
11.一种集成电路，其包括根据权利要求1至9中任一项所述的差分电压-电流转换电路或者根据权利要求10所述的模拟-数字转换电路。
12.根据权利要求11所述的集成电路，其中，所述集成电路为IC芯片。
CN201910040309.6A 2018-01-19 2019-01-16 差分电压-电流转换电路 Active CN110058629B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18152593.2 2018-01-19
EP18152593.2A EP3514953B1 (en) 2018-01-19 2018-01-19 Voltage-to-current conversion

Publications (2)

Publication Number Publication Date
CN110058629A CN110058629A (zh) 2019-07-26
CN110058629B true CN110058629B (zh) 2020-11-13

Family

ID=61024579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910040309.6A Active CN110058629B (zh) 2018-01-19 2019-01-16 差分电压-电流转换电路

Country Status (3)

Country Link
US (1) US10554212B2 (zh)
EP (1) EP3514953B1 (zh)
CN (1) CN110058629B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569838B2 (en) 2020-04-09 2023-01-31 Analog Devices International Unlimited Company High efficiency current source/sink DAC
US11621683B2 (en) * 2021-01-29 2023-04-04 Cirrus Logic, Inc. Current sensing circuitry

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688178A (zh) * 2014-09-15 2017-05-17 高通股份有限公司 用于高速dc耦合通信的共栅放大器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2543819A (en) * 1948-05-14 1951-03-06 John E Williams Push-pull differential electronic amplifier
US3242417A (en) * 1962-09-14 1966-03-22 Bbc Brown Boveri & Cie Automatic power control for high frequency alternators
US4675594A (en) * 1986-07-31 1987-06-23 Honeywell Inc. Voltage-to-current converter
US5519309A (en) 1988-05-24 1996-05-21 Dallas Semiconductor Corporation Voltage to current converter with extended dynamic range
DE10021928A1 (de) * 2000-05-05 2001-11-15 Infineon Technologies Ag Stromspiegel und Verfahren zum Betreiben eines Stromspiegels
US6686772B2 (en) * 2001-11-19 2004-02-03 Broadcom Corporation Voltage mode differential driver and method
US6999019B2 (en) * 2004-04-08 2006-02-14 The Boeing Company Subranging analog-to-digital converter with integrating sample-and-hold
US7532045B1 (en) * 2005-02-08 2009-05-12 Sitel Semiconductor B.V. Low-complexity active transconductance circuit
ATE543259T1 (de) 2009-01-26 2012-02-15 Fujitsu Semiconductor Ltd Abtastung
JP5703950B2 (ja) 2011-05-13 2015-04-22 富士電機株式会社 電圧電流変換回路
US8841970B2 (en) * 2012-03-22 2014-09-23 Qualcomm Incorporated Low GM transconductor
US9614461B2 (en) * 2014-12-02 2017-04-04 Princeton Power Systems, Inc. Bidirectional high frequency variable speed drive for CHP (combined heating and power) and flywheel applications
US9665116B1 (en) 2015-11-16 2017-05-30 Texas Instruments Deutschland Gmbh Low voltage current mode bandgap circuit and method
JP6632400B2 (ja) * 2016-01-29 2020-01-22 エイブリック株式会社 電圧電流変換回路及びこれを備えたスイッチングレギュレータ
CN107491132B (zh) * 2016-06-12 2019-11-05 中芯国际集成电路制造(上海)有限公司 电压电流转换电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106688178A (zh) * 2014-09-15 2017-05-17 高通股份有限公司 用于高速dc耦合通信的共栅放大器

Also Published As

Publication number Publication date
US10554212B2 (en) 2020-02-04
EP3514953A1 (en) 2019-07-24
EP3514953B1 (en) 2021-03-03
CN110058629A (zh) 2019-07-26
US20190229738A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
US11193961B2 (en) Current balancing, current sensor, and phase balancing apparatus and method for a voltage regulator
Bugeja et al. A 14-b, 100-MS/s CMOS DAC designed for spectral performance
WO2022100754A1 (zh) 一种片内rc振荡器、芯片及通信终端
EP2713511B1 (en) Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias
US8994459B2 (en) Oscillator arrangement for generating a clock signal
US20070035342A1 (en) Differential amplifier offset voltage minimization independently from common mode voltage adjustment
KR20080056129A (ko) 전압 컨버터용 전류 감지 증폭기
CN110058629B (zh) 差分电压-电流转换电路
JP6438422B2 (ja) 基準電流生成回路、ａｄ変換器、及び無線通信装置
US10103717B2 (en) Low power buffer with dynamic gain control
US11431307B2 (en) Current signal generation useful for sampling
US7768324B1 (en) Dual voltage buffer with current reuse
CN112865799A (zh) 一种优化电流舵DAC的sigma-delta ADC调制器及电子设备
CN108039887A (zh) 可编程的电流控制振荡器
US10951223B2 (en) Current signal generation useful for sampling
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
US11863169B2 (en) Current-mode circuits and calibration thereof
US11646662B2 (en) Reference buffer
US20100060324A1 (en) Voltage/current conversion circuit
JP2015162798A (ja) ハーモニックリジェクション電力増幅器
CN113271103A (zh) 电阻式高速高精度sar-adc/dac电路及无线充电设备
Tang et al. An I/Q DAC with gain matching circuit for a wireless transmitter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant