CN110058599A

CN110058599A - 无人驾驶运载器中的处理器虚拟化

Info

Publication number: CN110058599A
Application number: CN201910048143.2A
Authority: CN
Inventors: B.泰勒; S.A.M.拉西尼; B.D.胡克
Original assignee: GE Aviation Systems LLC
Current assignee: GE Aviation Systems LLC
Priority date: 2018-01-19
Filing date: 2019-01-18
Publication date: 2019-07-26
Anticipated expiration: 2039-01-18
Also published as: EP4220326A2; JP2019131174A; US11640310B2; CN110058599B; US20190227826A1; EP3514646B1; EP4220326A3; EP3514646A1; US11029985B2; CA3029563A1; US20220188173A1

Abstract

本发明涉及无人驾驶运载器中的处理器虚拟化。具体而言，提供了一种用于无人驾驶运载器（UV）诸如无人驾驶航空运载器（UAV）的处理系统。处理系统包括集成电路的第一处理单元和集成电路的第二处理单元。处理系统包括使用第一处理单元供应的第一操作系统。第一操作系统配置成运行第一运载器控制过程。处理系统包括使用至少第二处理单元配置的虚拟化层，以及使用虚拟化层供应的第二操作系统。第二操作系统配置成运行第二运载器控制过程。

Description

无人驾驶运载器中的处理器虚拟化

技术领域

本公开大体上涉及无人驾驶运载器，且更具体地涉及用于无人驾驶运载器的控制系统。

背景技术

无人驾驶运载器（UV）是没有机载驾驶员的运载器。典型地，诸如无人驾驶航空运载器（UAV）的UV由驾驶员远程控制、由机载控制系统控制、或通过远程驾驶员和机载控制系统的组合控制。大多数无人驾驶航空运载器包括控制系统以控制运载器操作。通常，用于UAV的控制系统包括一个或多个运载器控制系统，其包括机载导航系统，诸如惯性导航系统和卫星导航系统。无人驾驶航空运载器可使用惯性导航传感器（诸如加速度计和陀螺仪）以用于飞行定位和操纵以及基于卫星的导航以用于大体定位和寻路。大多数控制系统还包括一个或多个任务控制系统以用于执行一个或多个任务控制功能，诸如捕获图像或输送有效载荷。典型地，提供了UAV机载的独立硬件构件以用于各个运载器控制系统和各个任务控制系统。

发明内容

公开技术的方面和优点将在以下描述中部分地阐释，或可从描述中明显，或可通过实践本公开而学习到。

根据本公开的示例性方面，提供了一种用于无人驾驶运载器（UV）的处理系统，其包括集成电路的第一处理单元，集成电路的第二处理单元，以及使用第一处理单元供应的第一操作系统。第一操作系统配置成运行第一运载器控制过程。处理系统包括使用至少第二处理单元配置的虚拟化层，以及使用虚拟化层供应的第二操作系统。第二操作系统配置成运行第二运载器控制过程。

根据本公开的示例性方面，提供了一种用于控制无人驾驶运载器（UV）的计算机实施的方法，其包括，使用集成电路的第一处理器来供应第一操作系统，配置第一操作系统来使用第一处理器运行第一运载器控制过程，使用集成电路的第二处理器来供应至少一个虚拟机，以及配置该至少一个虚拟机来运行第二运载器控制过程。该至少一个虚拟机与第一操作系统隔离。

根据本公开的示例性方面，提供了一种用于无人驾驶运载器（UV）的处理系统，其包括集成电路，集成电路包括第一处理器和第二处理器，使用第一处理器供应的第一操作环境，使用至少第二处理器配置的虚拟化层，以及使用虚拟化层供应的第一虚拟机。第一虚拟机配置成在第二操作环境中运行至少一个运载器控制过程。第二操作环境与第一操作环境隔离。处理系统包括使用虚拟化层供应的第二虚拟机。第二虚拟机配置成在第三操作环境中运行至少一个任务控制过程。第三操作环境与第二操作环境和第一操作环境隔离。

参照以下描述和所附权利要求，公开技术的这些和其它特征、方面和优点将变得更好理解。并入本说明书中且形成本说明书的一部分的附图示出了公开技术的实施例，且与描述一起用于论述公开技术的原理。

技术方案1. 一种用于无人驾驶运载器（UV）的处理系统，包括：

集成电路的第一处理单元；

所述集成电路的第二处理单元；

使用所述第一处理单元供应的第一操作系统，所述第一操作系统配置成运行第一运载器控制过程；

使用至少所述第二处理单元配置的虚拟化层；以及

使用所述虚拟化层供应的第二操作系统，所述第二操作系统配置成运行第二运载器控制过程。

技术方案2. 根据技术方案1所述的处理系统，还包括：

从所述虚拟化层供应的第三操作系统，所述第三操作系统配置成运行任务控制过程。

技术方案3. 根据技术方案2所述的处理系统，还包括：

从所述虚拟化层供应的第一虚拟机，所述第一虚拟机是包括所述第二操作系统的实时虚拟机；以及

从所述虚拟化层供应的第二虚拟机，所述第二虚拟机是包括所述第三操作系统的非实时虚拟机。

技术方案4. 根据技术方案3所述的处理系统，还包括：

所述第一处理单元是实时处理单元；以及

所述第二处理单元是应用处理单元。

技术方案5. 根据技术方案1所述的处理系统，还包括：

所述虚拟化层使用所述第二处理单元配置；

所述第二处理单元提供与所述第一处理单元的硬件隔离分区。

技术方案6. 根据技术方案1所述的处理系统，其中：

所述虚拟化层使用所述第二处理单元以及与所述第二处理单元操作性通信的第一易失性现场可编程门阵列（FPGA）配置，所述第一易失性FPGA配置成运行第三运载器控制过程；以及

所述处理系统还包括第一集成电路，所述第一集成电路包括所述第一处理单元、所述第一易失性FPGA、所述第二处理单元和非易失性FPGA。

技术方案7. 根据技术方案6所述的处理系统，其中：

所述第一可编程门阵列包括至少一个计算加速器；以及

所述虚拟化层包括与所述至少一个计算加速器相关联的接口。

技术方案8. 根据技术方案1所述的处理系统，其中：

所述第一操作系统包括高完整性分区操作环境，以用于包括所述第一运载器控制过程的多个运载器控制过程；以及

所述第二操作系统包括虚拟化计算簇，以用于多个任务控制过程。

技术方案9. 一种用于控制无人驾驶运载器（UV）的计算机实施的方法，包括：

使用集成电路的第一处理器供应第一操作系统；

配置所述第一操作系统来使用所述第一处理器运行第一运载器控制过程；

使用所述集成电路的第二处理器供应至少一个虚拟机，所述至少一个虚拟机与所述第一操作系统隔离；以及

配置所述至少一个虚拟机以运行第二运载器控制过程。

技术方案10. 根据技术方案9所述的计算机实施的方法，其中：

所述至少一个虚拟机包括第一虚拟机和第二虚拟机；

所述第一虚拟机与第一软件分区相关联；以及

所述第二虚拟机与第二软件分区相关联，所述第二软件分区与所述第一软件分区隔离。

技术方案11. 根据技术方案10所述的计算机实施的方法，其中：

配置所述第一操作系统包括，配置所述第一操作系统来在第一硬件分区中运行所述第一运载器控制过程；以及

供应所述至少一个虚拟机包括，供应所述至少一个虚拟机以用于在第二硬件分区中运行，所述第二硬件分区与所述第一硬件分区隔离。

技术方案12. 根据技术方案11所述的计算机实施的方法，其中：

所述第一硬件分区是高完整性分区；以及

所述第一虚拟机和所述第二虚拟机形成与所述高完整性分区隔离的虚拟化计算簇。

技术方案13. 根据技术方案12所述的计算机实施的方法，其中：

配置所述至少一个虚拟机包括，配置所述第一虚拟机以运行所述第二运载器控制过程且配置所述第二虚拟机以运行第一任务控制过程。

技术方案14. 根据技术方案13所述的计算机实施的方法，其中：

所述第一任务控制过程包括传感器数据处理。

技术方案15. 根据技术方案14所述的计算机实施的方法，其中：

所述第一运载器控制过程是主自动驾驶过程；以及

所述第二运载器控制过程是主导航过程。

技术方案16. 根据技术方案9所述的计算机实施的方法，还包括：

基于由所述第一操作系统的所述第一运载器控制过程的运行来控制所述UAV的至少一个推进和移动装置。

技术方案17. 一种用于无人驾驶运载器（UV）的处理系统，包括：

集成电路，其包括第一处理器和第二处理器；

使用所述第一处理器供应的第一操作环境；

使用至少所述第二处理器配置的虚拟化层；

使用所述虚拟化层供应的第一虚拟机，所述第一虚拟机配置成在第二操作环境中运行至少一个运载器控制过程，所述第二操作环境与所述第一操作环境隔离；以及

使用所述虚拟化层供应的第二虚拟机，所述第二虚拟机配置成在第三操作环境中运行至少一个任务控制过程，所述第三操作环境与所述第二操作环境和所述第一操作环境隔离。

技术方案18. 根据技术方案17所述的处理系统，其中：

所述第一操作环境配置在第一硬件分区中；以及

所述第一虚拟机和所述第二虚拟机配置在第二硬件分区中，所述第一硬件分区与所述第二硬件分区隔离。

技术方案19. 根据技术方案18所述的处理系统，其中：

所述第一操作环境配置在第一软件分区中；

所述第一虚拟机配置在第二软件分区中，所述第二软件分区与所述第一软件分区隔离；以及

所述第二虚拟机配置在第三软件分区中，所述第三软件分区与所述第二软件分区和所述第一软件分区隔离。

技术方案20. 根据技术方案18所述的处理系统，其中：

所述虚拟化层使用所述第一处理器以外的所述第二处理器配置。

附图说明

针对本领域的普通技术人员对本公开的完整和充分的公开（包括其最佳模式）参照附图在说明书中阐释，在附图中：

图1是绘出其中可实践本公开的实施例的无人驾驶航空运载器（UAV）的示例的框图；

图2是绘出用于UAV的包括底板和卡架构的典型控制系统的示例的框图；

图3是绘出根据本公开的示例性实施例的具有机载控制系统的UAV的示例的框图；

图4是绘出根据本公开的示例性实施例的包括用于机载控制系统的控制箱的控制模块的第一电路板的框图；

图5是绘出根据本公开的示例性实施例的第一电路板的第一处理系统的框图；

图6是绘出根据本公开的示例性实施例的第一电路板的第二处理系统的框图；

图7是绘出根据本公开的示例性实施例的包括用于控制箱的载体模块的第二电路板的框图；

图8是绘出根据本公开的示例性实施例的用于异类处理系统的分区操作系统的示例的框图；

图9是描述由第二处理系统监测第一处理系统处的过程运行的过程的流程图；

图10是描述基于处理系统的输出来启动控制动作的过程的流程图；

图11是绘出监测由第一处理系统的过程运行和转移运载器功能的控制至第二处理系统的示例的框图；

图12是绘出根据本公开的示例性实施例的处理系统的软件架构的示例的框图；

图13是描述根据本公开的示例性实施例的使用一个或多个处理元件的虚拟化来配置软件架构的过程的流程图；

图14是描述根据本公开的示例性实施例的使用可编程逻辑阵列来配置计算加速器的过程的流程图；

图15是描述根据本公开的示例性实施例的与在可编程逻辑阵列中运行的计算加速器对接的过程的流程图；

图16是根据本公开的实施例的控制箱的透视图；

图17是示出根据本公开的实施例的控制箱的内部构件的透视图；

图18是根据本公开的实施例的控制箱的分解透视图；

图19是根据本公开的实施例的模块上系统电路板的透视顶视图；以及

图20是根据本公开的实施例的模块上系统电路板的透视底视图。

附图标记

参照标号构件

10 无人驾驶航空运载器（UAV）

12 次级装置

14 推进和移动（PM）装置

20 图像传感器

22 雷达传感器

24 激光雷达传感器

26 声纳传感器

28 GPS传感器

30 推力装置

32 控制表面

34 定位系统

36 有效载荷输送系统

38 通信系统

50 控制系统

60 底板

61 卡

61 CPU卡

62 协同处理器卡

63 附加卡

64 附加卡

65 附加卡

66 开关

71 卡槽

73 卡槽

74 卡槽

75 卡槽

80 控制系统

100 控制箱

102 侧向方向

104 纵向方向

106 横向方向

110 壳体

112 内部

114 盖

115 端面板

116 刚性件

118 热沉

120 第一电路板

122 第二电路板

124 I/O连接器

125 传感器连接器

126 I/O连接器

128 夹层卡

130 基部

132 翅

140 指部

142 外框架

144 横梁

150 通孔

152 通孔

154 通孔

200 SOM电路板

202 侧向方向

204 纵向方向

206 横向方向

208 主本体

210 第一面表面

212 第二相对面表面

214 第一端表面

216 第二相对端表面

218 第一侧表面

220 第二相对侧表面

222 长度

224 长度

228 I/O连接器

230 第一处理系统

232 第二处理系统

234 存储器块

236 热接口材料

238 I/O连接器

240 安装孔

242 第一阵列

244 第二阵列

246 第三安装孔

250 通路

252 第一金属涂层

254 第二金属涂层

302 处理单元

304 可编程逻辑电路

305 可编程逻辑阵列

306 应用处理单元（APU）

308 图形处理单元（GPU）

310 实时处理单元（RPU）

312 存储器

314 通信接口

316 开关结构

322 处理单元

324 可编程逻辑电路

325 可编程逻辑阵列

326 应用处理单元（APU）

332 存储器

334 通信接口

336 开关结构

402 脉冲宽度调制器（PWM）

404 GPS接收器

406 数据链接接收器

408 串行接收器链接（SRXL）输入

410 可编程电源单元（PSU）

412 比较器

414 驱动器

416 模数转换器（ADC）

420 激光雷达/声纳接口

422 皮托/静压接口

424 电光网格参照系统（EOGRS）接收器接口

426 无线电设备

428 导航系统

430 控制器区域网络总线（CANBUS）

432 第一电路板接口

434 电源

442 伺服系统

444 GPS天线

446 数据链接天线

448 命令PIC接收器

450 伺服电源

452 离散输入

454 离散输出

456 模拟输入

458 传感器连接器

502 第一运载器控制过程（VCP）

504 第一任务控制过程（MCP）

506 VCP

508 MCP

510 MCP

512 MCP

600 过程

602、604、606、608、610、612 框

650 过程

652、654、656、658、660、662、664、666、670 框

702 主控制过程

704 支持过程

706 后备控制过程

708 支持过程

710 过程监测器/控制器

722 输出

724 输出

726 输出

728 输出

732 输出

734 输出

736 输出

801 硬件层

802 孤立操作系统（OS）

803 操作系统层

804 关键运载器控制过程

806 关键任务控制过程

807 虚拟机层

809 第一硬件分区

810 管理程序

811 第二硬件分区

813 第一软件分区

815 第二软件分区

817 第三软件分区

820 域

822 虚拟机（VM）管理器

824 输入输出（I/O）调解器

826 操作系统

830 域

832 运载器控制过程

834 任务控制过程

836 主机操作系统（OS）

838 实时虚拟机（VM）

840 域

842 第二任务控制过程

844 客户操作系统

846 非实时VM

900 过程

902、904、906、908、910、912、914、916 框

920 过程

922、924、926 框

940 过程

942、944、946、948 框。

具体实施方式

现在将详细参照本公开的实施例，其一个或多个示例在附图中示出。各个示例借助于说明来提供，而非公开的实施例的限制。事实上，对于本领域技术人员来说将显而易见的是，在本公开中可进行各种修改和改型，而不脱离权利要求的范围或精神。例如，作为示例性实施例的部分而示出或描述的特征可与另一个实施例一起使用，以产生又一实施例。因此，其意在，本公开覆盖如落入到所附权利要求及其等同方案的范围内的这些修改和改型。

如在本说明书和所附权利要求中所使用，单数形式“一个”、“一种”和“该”包括复数参照，除非上下文另外清楚地指出。结合数值使用用语“大约”指在所述量的25%内。

本公开的示例性方面涉及用于控制无人驾驶运载器（UV）的系统和方法，且更具体地涉及用于使用提供集成运载器和任务管理控制的控制系统来控制无人驾驶运载器和无人驾驶运载器的运载器装置的系统和方法。在示例性实施例中，控制系统可包括一个或多个处理系统。例如，可提供包括具有第一处理单元和第二处理单元的处理系统的控制板。处理系统还可包括可编程逻辑阵列，诸如现场可编程门阵列（FPGA）。使用各种处理元件来提供多个分区操作环境，以便提供适于UV的操作需要的可靠、可配置和可认证的软件配置。

根据公开技术的示例性实施例，第一操作系统可从第一处理单元供应，以便运行第一运载器控制过程。虚拟化层从至少第二处理单元配置。第二操作系统可然后从虚拟化层供应。第二操作系统可配置成运行第二运载器控制过程。第二操作系统还可配置成运行任务控制过程。第三操作系统还可从虚拟化层供应。第三操作系统可配置成运行运载器和/或任务控制过程。

在具体方面，第一虚拟机可从虚拟化层供应，且第二虚拟机可从虚拟化层供应。在示例性实施例中，第一虚拟机可为包括第二操作系统的实时虚拟机，且第二虚拟机可为包括第三操作系统的非实时虚拟机。更具体地在一些示例中，第一操作系统可使用实时处理单元供应，且第一虚拟机和第三虚拟机使用应用处理单元配置。

在一些示例中，第一操作系统包括高完整性分区操作环境。第一操作系统包括硬件和软件分区，其将第一操作系统与控制系统的其它虚拟机和操作系统隔离。例如，第一操作系统使用实时处理单元配置，而其它操作系统使用其它处理单元配置。在各种方面，运载器控制过程和/或任务控制过程可配置成用于在高完整性分区操作环境中运行。例如，关键运载器控制过程和/或任务控制过程可在高完整性分区中配置。额外的运载器控制过程和/或任务控制过程可配置成用于其它操作环境，诸如在使用应用处理单元供应的一个或多个虚拟机中。以该方式，关键运载器和/或任务控制过程可与使用硬件和软件的其它过程隔离。借助于示例，与控制UV的至少一个推进和移动装置相关联的运载器控制过程可配置在高完整性分区操作环境中。更特别地，自动驾驶过程可配置在高完整性分区中。

根据一些方面，至少一个计算加速器配置在处理系统的现场可编程门阵列中。用于计算加速器的至少一个接口可配置在虚拟化层中，以便提供成从系统的其它处理元件接近计算加速器。

在示例性实施例中，控制系统包括限定内部的壳体以及设置在内部内的一个或多个电路板。更具体地，控制系统可包括第一电路板，其具有提供第一处理系统和第二处理系统的一个或多个集成电路。在示例性实施例中，第一和第二处理系统具有异类现场可编程门阵列架构，以提供多样、可配置和可认证UV应用。

在一些示例中，第一电路板形成用于控制箱的控制模块且配置成控制用于UV的运载器和任务功能。例如，第一处理系统可控制UV的第一运载器装置或功能，这是基于由第一处理系统的第一任务或运载器控制过程的运行以及由第二处理系统的第二任务或运载器控制过程的运行。

在示例性实施例中，第一处理系统可包括一个或多个第一处理单元和易失性可编程逻辑阵列，诸如基于RAM的现场可编程门阵列。第二处理系统可包括一个或多个第二处理单元和非易失性可编程逻辑阵列，诸如基于闪存的现场可编程门阵列。在一些实施方式中，基于闪存的现场可编程门阵列管理UAV的一个或多个运载器装置的控制，这是基于由一个或多个第一处理单元运行的第一运载器过程以及由一个或多个第二处理单元运行的第二运载器过程。在示例性实施例中，第二处理系统可配置成带有多个操作系统，包括孤立操作系统和虚拟机，如相对于第一操作系统所述。各个处理系统可包括一个或多个处理单元，诸如中央处理单元（CPU）、应用处理单元（APU）、实时处理单元（RPU）、协同处理处理单元和图形处理单元（GPU）。此外，各个处理系统可包括形成相应处理系统的集成部分的嵌入可编程逻辑阵列，诸如现场可编程门阵列（FPGA）。

在一些示例中，第一处理系统和/或第二处理系统可各自提供为多处理核的芯片上系统。配置成带有如所述的处理系统的两个或更多个芯片上系统一起可提供用于UV的异类处理系统。

在公开技术的示例性实施例中，第一处理系统和第二处理系统协同来提供更可靠、稳健和/或可认证UV应用。例如，第一电路板的第一处理系统可配置成运行用于UV的第一过程。第一过程可与UV的第一运载器装置相关联。第二处理系统可配置成监测由第一处理系统的第一过程的运行。类似地，第一处理系统可配置成监测由第二处理系统的过程的运行。

公开技术的实施例提供多个技术益处和优点，具体地在无人驾驶运载器诸如无人驾驶航空运载器的领域中。作为一个示例，本文公开的技术允许使用紧凑且轻量电子解决方案来控制无人驾驶运载器（UV）。具有集成异类处理系统的电路板允许减少的硬件实施设备，其提供用于UV的多个运载器控制过程和任务管理过程。此外，此解决方案提供了后备功能和多个失效点实施方式，其可满足航空应用的高认证要求。此外，将此异类处理系统集成到带有提供输入/输出（I/O）接口的一个或多个电路板的壳体还允许降低的空间和重量要求。此外，公开的软件系统允许分区操作环境用于满足代码认证的要求，以用于在UV应用中的计算机可读指令。

公开技术的实施例在计算技术的领域中也提供多个技术益处和优点。例如，公开的系统可提供多样计算环境来满足UV应用的各种需要。跨过多个集成电路散布的多个处理单元为应用集成提供一系列高速度处理选项。运载器和任务控制过程可根据关键性和性能需要来分配给各种硬件和/或软件分区。此外，嵌入现场可编程门阵列经由集成在单个集成电路（其中对应的处理单元提供额外的多样性和可靠性）上而紧密地联接至这些处理单元。

图1是示例性无人驾驶航空运载器（UAV）UAV 10的示意图。UAV 10是能够在没有机载驾驶员的情况下飞行的运载器。例如且没有限制，UAV 10可为固定翼飞行器、倾斜转子飞行器、直升机、多转子无人飞行器诸如四轴飞行器、软式飞艇、飞艇或其它飞行器。

UAV 10包括多个运载器装置，包括至少一个推进和移动（PM）装置10。PM装置14产生受控制的力且/或维持或改变UAV 10的位置、定向或地点。PM装置14可为推力装置或控制表面。推力装置是将推进或推力提供至UAV 10的装置。例如且没有限制，推力装置可为马达驱动的推进器、喷气发动机或推进的其它源。控制表面是可控制表面或其它装置，其提供由于在控制表面上方经过的空气流的偏转而引起的力。例如且没有限制，控制表面可为升降舵、方向舵、副翼、扰流器、襟翼、缝翼、空气制动器或配平装置。各种促动器、伺服马达和其它装置可用于操纵控制表面。PM装置14还可为配置成改变推进器或转子叶片的桨距角的机构或配置成改变转子叶片的倾斜角的机构。

UAV 10可由本文描述的系统控制，包括而不限于包括控制箱100的机载控制系统、地面控制站（图1中未示出）以及至少一个PM装置14。UAV 10可由例如且不限于由UAV 10从地面控制站接收的实时命令、由UAV 10从地面控制站接收的预编程指令组、存储在机载控制系统中的成组指令和/或程序、或这些控制的组合来控制。

实时命令可控制至少一个PM装置14。例如且没有限制，实时命令包括指令，其在由机载控制系统运行时引起节流阀调整、襟翼调整、副翼调整、方向舵调整、或其它控制表面或推力装置调整。

在一些实施例中，实时命令可还控制UAV 10的额外运载器装置，诸如一个或多个次级装置12。次级装置12是电气或电子装置，其配置成执行一个或多个次级功能来引导UAV的推进或移动。次级装置可关于UAV的推进或移动，但典型地提供独立于运载器推进的直接控制或运动控制的一个或多个运载器或任务功能。例如，次级装置可包括与任务相关的装置，诸如相机或其它传感器，其用于对象探测和追踪。次级装置12的其它示例可包括传感器（诸如激光雷达/声纳/雷达传感器、GPS传感器）、通信装置、导航装置和各种有效载荷输送系统。例如且没有限制，实时命令包括指令，其在由机载控制系统运行时引起相机捕获图像，通信系统传输数据，或处理构件编程或配置一个或多个处理元件。

UAV 10借助于示例绘出，而没有限制。尽管本公开的许多内容相对于无人驾驶航空运载器描述，但将了解的是，公开技术的实施例可结合任何无人驾驶运载器（UV）使用，诸如无人驾驶航海运载器和无人驾驶地面运载器。例如，公开的控制系统可结合无人驾驶船、无人驾驶潜艇、无人驾驶汽车、无人驾驶卡车或能够移动的任何其它无人驾驶运载器使用。

图2是绘出用于UAV的典型控制系统50的示例的框图。在该示例中，控制系统使用具有多个卡槽71、72、73、74、75的底板60形成。各个卡槽配置成接收满足预定组的机械和电气标准的卡。各个卡包括一个或多个电路板，典型地包括一个或多个集成电路，其配置成执行特定运载器或任务控制功能。卡槽提供用于卡的结构支撑，以及卡与下面的总线之间的电气连接。绘出的具体示例具有安装在第一卡槽71中的CPU卡61、安装在第二卡槽72中的协同处理器卡62，以及分别安装在卡槽73、74、75中的附加卡63、64、65。借助于示例，CPU卡61可包括具有处理器、PCI电路、切换电路和电连接器的电路板，电连接器配置成结构地且电气地将卡61连接至卡槽71。类似地，协同处理器卡62可包括处理器、PCI电路、切换电路和连接器。

附加卡63、64、65可包括配置成执行一个或多个运载器和/或任务功能的任何数量和类型的卡。附加卡的示例包括输入/输出（I/O）卡、网络卡、驾驶和导航功能卡、传感器接口卡（例如相机、雷达等）、有效载荷输送系统控制卡、图形处理单元（GPU）卡、以及用于具体类型的运载器和/或任务功能的任何其它卡。

像图2中的底板架构的典型底板架构包括开关66，其允许各个卡与任何其它槽中的卡通信。存在包括各种标准的多种示例来限定不同类型的底板架构。例如，尽管开关66示出为与卡槽71、72、73、74、75分开，但一些架构可将中央开关放置在底板的具体槽中。在各种情况下，节点装置可经由开关与彼此通信。尽管五个卡槽在图2中绘出，但底板可包括任何数量的卡槽。

使用像图2的底板架构的底板架构的用于UAV的机载控制系统可有效地提供一些功能控制。此外，此架构可通过硬件改变来提供一些配置能力。然而，传统底板架构在用于UAV的实施方式中可具有多个缺点。例如，通过组合的电气和机械连接而联接于多个卡的底板的结构性能可能无法很好适于一些UAV的高应力环境。对于底板中的一个或多个卡，可由于振动、温度或其它因素而发生机械和/或电气失效。此外，此架构提供有限的处理能力，同时需要大量空间和重量。各个卡典型地包括其自身的电路板，包括连接器、切换电路、通信电路等。因为各个电路板需要其自身的电路以用于这些公共功能，底板架构可提供相对高的重量和空间要求。此外，这些类型的系统的计算能力和容量典型地由多卡途径限制。卡之间以及各种处理元件之间的通信可导致降低的计算能力。

图3是绘出根据公开技术的实施例的包括控制系统80的无人驾驶航空运载器（UAV）10的框图。控制系统80包括控制箱100，其提供运载器和任务功能的集中控制。控制箱包括限定内部的壳体110。第一电路板120和第二电路板122设置在壳体110的内部内，且I/O连接器126从第二电路板122延伸穿过壳体110，如下文所述。控制箱100包括热沉118，其提供成耗散来自控制箱100的电气构件的热。在示例性实施例中，热沉118可形成壳体110的至少一部分，如下文所述。控制系统80可包括额外构件，诸如额外控制单元或执行运载器或任务控制过程的其它元件。

在一些实施方式中，第一电路板120包括用于控制UAV 103的运载器和任务控制过程的控制模块，且第二电路板122包括用于提供控制单元与UAV的各种PM装置和次级装置之间的通信接口的载体模块。

在一些示例中，第一电路板包括多个异类处理系统，各自具有可重新配置的处理架构，以提供各种运载器和任务功能的管理。带有可重新配置的功能性的多个异类处理系统适于由无人驾驶航空运载器执行的多样功能，以及这些运载器典型需要的高水平的认证。

在示例性实施例中，第二电路板122是载体模块，其提供第一电路板120与UAV 10的各种PM装置和次级装置之间的接口。例如，图3绘出了成组PM装置，包括推力装置30、控制表面32和定位系统34。此外，图3绘出了成组次级装置，包括图像传感器20、雷达传感器22、激光雷达传感器24、声纳传感器26、GPS传感器28、有效载荷输送系统36和通信系统38。第二电路板122可包括连接至第一电路板的对应I/O连接器的I/O连接器，以及从壳体延伸的I/O连接器。此外，第二电路板可包括从壳体延伸的多个传感器连接器。第二电路板可提供包括相关联的电子电路的通信或输入/输出（I/O）接口，其用于发送和接收数据。更特别地，通信接口可用于在第二电路板的各种集成电路中的任何之间以及在第二电路板与其它电路板之间发送和接收数据。例如，项目接口可包括I/O连接器126、I/O连接器238和/或I/O连接器124。类似地，接口电路中的任一个处的通信接口可用于与外侧构件通信，诸如另一航空运载器、传感器、其它运载器装置和/或地面控制。通信接口可为适合的有线或无线通信接口的任何组合。

在一些示例中，控制箱100可包括额外构件。例如，第三电路板诸如夹层卡可在另一实施例中设在控制箱100内。在一些示例中，第三电路板可包括一个或多个非易失性存储器阵列。例如，固态驱动器（SSD）可设为夹层卡上的一个或多个集成电路。此外，控制箱100可包括形成控制模块的额外的电路板以及形成额外的载体模块的额外的电路板。

图4是描述根据公开技术的示例性实施例的第一电路板120的框图。在图4中，第一电路板120配置成用于无人驾驶航空运载器（UAV）的控制模块（例如，控制板）。在示例性实施例中，第一电路板120是模块上系统（SOM）卡。第一电路板120包括第一处理系统230、第二处理系统232、存储器块234和I/O连接器238。

第一处理系统和第二处理系统可包括或关联于任何数量的独立微处理器、电源、存储装置、接口和其它标准构件。处理系统可包括任何数量的软件程序（例如，运载器和任务控制过程）或指令或与这些软件程序或指令协同，这些软件程序或指令设计成执行操作航空运载器10所需的各种方法、过程任务、计算和控制/显示功能。存储器块234可包括任何适合形式的存储器，诸如而不限于SDRAM，其配置成支持对应的处理系统。例如，第一存储器块234可配置成支持第一处理系统230，且第二存储器块234可配置成支持第二处理系统232。可使用任何数量和类型的存储器块234。借助于示例，各自包括独立集成电路的四个存储器块可设成支持第一处理系统230，且两个存储器块可设成支持第二处理系统232。

I/O连接器238从第一电路板122的第一表面延伸以提供至第二电路板122的操作性通信链接。

第一处理系统230和第二处理系统232在公开技术的示例性实施例中形成异类且可重新配置的计算架构，适于UAV 10的多样和稳定需要。第一处理系统230包括形成第一处理平台的一个或多个处理单元302以及形成第二处理平台的一个或多个可编程逻辑电路304。借助于示例，一个或多个处理单元302可包括中央处理单元，且可编程逻辑电路304可包括易失性可编程逻辑阵列，诸如基于RAM的现场可编程门阵列（FPGA）。可使用任何数量和类型的处理单元以用于处理单元302。多个处理单元302和可编程逻辑电路304可设在第一集成电路（在一些实施例中大体上称为处理电路）内。

第二处理系统232包括形成第三处理平台的一个或多个处理单元322以及形成第四处理平台的一个或多个可编程逻辑电路324。借助于示例，一个或多个处理单元302可包括协同处理单元，且可编程逻辑电路324可包括基于闪存的FPGA。可使用任何数量和类型的处理单元以用于处理单元324。一个或多个处理单元324和可编程逻辑电路324可设在第二集成电路（在一些实施例中大体上称为处理电路）内。

通过在各个处理系统中提供不同的处理单元类型以及不同的可编程逻辑电路类型，第一电路板120提供独特地适于高应力应用UAV的处理、稳定性和操作要求的异类计算系统。例如，基于RAM和基于闪存的FPGA技术组合来影响两者用于UAV应用的强度。异类处理单元302和322以及异类可编程逻辑电路304和324的独特能力支持硬件和软件分区操作环境两者。运载器和任务管理功能可根据关键性和性能需要来分配给不同分区。这提供了适于关键操作的控制和监测架构。例如，提供了用于不可逆关键功能的控制的开/关或红/绿架构。借助于进一步的示例，现场可编程门阵列中的一个或多个可配置成提供用于机载传感器处理的结构加速器。

图5是描述根据公开技术的示例性实施例的第一处理系统230的额外细节的框图。在图5中，第一处理系统230包括三个如图4中所述的处理单元302。更具体地，第一处理系统230包括应用处理单元（APU）306、图形处理单元（GPU）308和实时处理单元（RPU）310。处理单元306、308和310中的各个可由存储器312支持，存储器312可包括任何数量和类型的存储器，诸如SDRAM。各个处理单元在称为处理电路的独立集成电路上实施。在一个示例中，APU306在第一处理电路上形成且包括包含四个处理器的四核处理单元。RPU 310在第三处理电路上形成且包括包含两个处理器的双核处理单元。GPU 308在第四处理电路上形成且包括单核处理单元。第二处理单元提供成用于第二处理系统，如下文所述。开关结构316连接处理系统230的各种构件。在一些示例中，开关结构316例如可包括低功率开关和中央开关。通信接口314将第一处理系统232联接至第一电路板120。

可编程逻辑电路304包括易失性可编程逻辑阵列305。在示例性实施例中，逻辑阵列可包括基于RAM的可编程逻辑阵列，诸如基于RAM的浮动点门阵列（包括RAM逻辑块或存储器单元）。易失性可编程逻辑阵列305可利用配置数据编程，配置数据通过通信接口314提供至第一处理系统。例如，基于RAM的FPGA可将配置数据存储在阵列的静态存储器中，诸如在包括寄存器阵列的组织中。逻辑块在可编程逻辑电路304起动或加电时被编程（配置）。配置数据可从外部存储器（例如，第一电路板120的非易失性存储器或如下文所述的夹层板）或从UAV 10的外部源（例如，使用第二电路板122）提供至逻辑阵列305。基于RAM的FPGA提供高水平的可配置性和可重新配置性。尽管未示出，逻辑阵列305可包括各种编程电路，诸如以太网接口和PCI接口，以及本文所述的各种运载器和任务管理过程。

图6是描述根据公开技术的示例性实施例的第二处理系统232的额外细节的框图。在图6中，第二处理系统232包括应用处理单元（APU）326和存储器332。在一个示例中，APU326在第二处理电路上形成且包括包含四个处理器的四核处理单元。存储器332可包括任何数量和类型的存储器，诸如SDRAM。开关结构336连接处理系统232的各种构件。通信接口334将第一处理系统232联接至第一电路板120。

可编程逻辑电路324包括非易失性可编程逻辑阵列325。在示例性实施例中，逻辑阵列325可包括基于闪存的可编程逻辑阵列，诸如基于闪存的浮动点门阵列（包括闪存逻辑块或存储器单元）。非易失性可编程逻辑阵列325可利用配置数据编程，配置数据通过通信接口334提供至第二处理系统。例如，基于闪存的FPGA可将配置数据存储在阵列的非易失性存储器中。闪存存储器用作用于存储配置数据的主资源，使得不需要基于RAM的存储器。因为配置数据存储在非易失性存储器中，故没有在起动或加电时读取配置数据至逻辑阵列的要求。因此，基于闪存的逻辑阵列可在加电时立即运行应用。此外，不需要配置数据的外部存储。基于闪存的逻辑阵列通过提供更新配置数据来覆盖目前存储在逻辑阵列中的配置数据来重新编程或重新配置。基于闪存的逻辑阵列可比基于RAM的逻辑阵列消耗较少功率，以及相对于干扰提供更多保护。尽管未示出，但逻辑阵列325可包括各种编程电路，诸如以用于本文所述的各种运载器和任务管理过程。在一个示例中，逻辑阵列325可包括用于机载传感器处理的至少一个FPGA结构加速器。

图7是绘出根据公开技术的示例性实施例的第二电路板122的额外细节的框图。在图7中，第二电路板122配置成用于无人驾驶航空运载器（UAV）的载体模块（例如，载体卡）。第二电路板122包括多个集成电路，诸如为控制箱100提供I/O能力的接口电路。接口电路配置成经由传感器连接器接收UAV的多个运载器装置的输出。接口电路将基于运载器装置的输出的运载器装置数据经由I/O连接器124提供至第一电路板。第二电路板122包括I/O连接器126，其从控制单元100的壳体延伸以提供至UAV 10的PM装置和次级装置的操作性通信链接。此外，第二电路板122包括I/O连接器124，其从第二电路板122的第一表面延伸以提供至第一电路板120的操作性通信链接。尽管未示出，但第二电路板122可包括额外的I/O连接器，以用于联接至例如包括固态驱动器的夹层卡。I/O连接器126、124和228中的任一个或组合可形成第二电路板的接口电路以及第一电路板的第一和第二处理系统之间的I/O接口。

图7描述如可在控制箱100的具体实施方式中使用的具体组的接口电路。然而，将了解的是，任何数量和类型的接口电路可使用成适于具体实施方式。第二电路板122可包括多个接口电路，诸如激光雷达/声纳接口420、皮托/静压接口422、电光网格参照系统（EOGRS）接收器接口424和用于与第一电路板122通信的第一电路板接口432。第二电路板122还包括接口电路，诸如软件限定的无线电设备426、导航系统125、控制器区域网络总线（CANBUS）430和电源434。在一些实施例中，导航系统428是集成电路，其提供集成导航传感器套件，包括各种传感器诸如惯性测量传感器。此外，第二电路板122包括多个接口电路，其与UAV 10的多个运载器装置（例如，PM装置或次级装置）操作性通信。多个传感器连接器458从控制单元100的壳体延伸以用于联接至UAV 10的运载器装置。

在图7的特定示例中，一个或多个脉冲宽度调制器（PWM）402经由第一传感器连接器458与一个或多个伺服系统442操作性通信。尽管绘出了PWM伺服命令接口，但可使用其它类型的伺服命令接口。例如，模拟电压、电流环、RS-422、RS-485、MIL-STD-1553都是伺服控制信号的可能示例。GPS接收器404经由第二传感器连接器458与一个或多个GPS天线444操作性通信。GPS天线444是GPS传感器28的一个示例。数据链接接收器406经由第三传感器连接器458与一个或多个数据链接天线446操作性通信。串行接收器链接（SRXL）输入408经由第四传感器连接器458与机长（PIC）接收器448操作性通信。可编程电源单元（PSU）410经由第五传感器连接器458与伺服电源450操作性通信。一个或多个比较器412经由第六传感器连接器458与一个或多个离散输入452操作性通信。一个或多个驱动器414经由第七传感器连接器458与一个或多个离散输出454操作性通信。一个或多个模数转换器（ADC）416经由第八传感器连接器458与一个或多个模拟输入456操作性通信。

图8是绘出根据公开技术的实施例的第一电路板120的示例的框图。图8绘出了第一电路板120的特定实施方式，如可配置成用于具体飞行或任务。图8绘出了如之前所述的第一处理系统230和第二处理系统232。为了描述清楚，仅绘出了处理系统230和232的构件的子组。绘出了第一处理系统230的简化版本，包括处理单元302和易失性可编程逻辑阵列305。绘出了第二处理系统232，带有处理单元322和可编程逻辑阵列305。

图8绘出了跨过异类处理系统产生的多个分区操作环境POE0-POE7。图8还绘出了运载器和任务控制过程的特定分配，以进一步示出公开的主题。特别地，第一分区操作环境POE0、第二分区操作环境POE1和第三分区操作环境POE2分配在一个或多个处理单元302处。在一些示例中，分区操作环境是硬件分区。例如，POE0可分配在APU 306处，POE1可分配在RPU 310处，且POE2可分配在GPU 308处。在其它示例中，分区操作环境是软件分区，诸如从一个或多个处理单元虚拟化的不同虚拟机。例如，APU 306、GPU 308和RPU 310中的一个或多个可虚拟化来产生三个分区操作环境。第四分区操作环境POE3分配至可编程逻辑阵列305。尽管在图8中绘出单个操作环境，但还可在可编程逻辑阵列内产生多个操作环境。在一个示例中，带有可编程逻辑阵列的独立分区操作环境代表不同硬件元件，诸如不同逻辑块。在其它示例中，虚拟化或其它软件技术可用于产生独立分区操作环境。此外，一些实施例包括处理单元302和可编程逻辑阵列305两者的组合虚拟化。任何数量和组合的硬件处理器和虚拟机可用于产生如图8中所绘的独立分区操作环境。

在图8中，一个或多个运载器控制过程（VCP）502以及一个或多个第一任务控制过程（MCP）504分配至第一分区操作环境POE0。一个或多个VCP 506以及一个或多个MCP 508分配至第二分区操作环境POE1。一个或多个MCP 510分配至第三分区操作环境POE2。一个或多个MCP 512分配至第四分区操作环境POE3。

图8示出的是，多个运载器控制过程和任务控制过程可跨过多个分区操作环境分配，以满足具体实施方式的需要。例如，控制过程可分类，且类别用于将控制过程分配至具体分区操作环境。在一些实施方式中，第一处理系统可提供至少两个分区操作环境。类似地，第二处理系统可提供至少两个分区操作环境。例如，第一处理系统可包括高完整性分区和簇分区。高完整性分区可包括实时操作环境。此操作环境可配置成用于运行例如一个或多个关键运载器导航过程。其它过程也可放置到高完整性分区中。簇分区可包括非实时操作环境。此操作环境可配置成用于运行一个或多个任务控制过程。其它过程也可放置到簇分区中。

借助于特定示例，POE0可用于运行关键控制过程。例如，POE0可为高完整性分区，包括自动驾驶、引导和导航过程，其带有来自基于模型的设计流的自动生成的代码。在一个示例中，孤立操作系统可用于第一分区操作环境，其分配成用于关键过程。POE1可用于运行较不关键但时间敏感的运载器和任务控制过程。例如，任务导航过程、数据链接管理功能、传感器数据管理过程和/或地面站/其它C2过程可分配至第二分区操作环境。借助于示例，对健康和/或其它参数等的传感器处理和后端参数分析可分配至第三分区操作环境POE2。最终，第四分区操作环境POE3可分配至高处理要求应用，诸如图像分析和对象探测和追踪。例如，传感器相关导航和机器人感知/认知可在第四分区操作环境中执行。在其它示例中，包括瞄准和备选导航源的传感器收集的地理配准可分配至POE 3。此外，可分配用于有效载荷数据分发的包括信号智能收集和柔性数据链接的软件限定的无线电设备。在一些示例中，POE1、POE2和POE3中的一个或多个可为虚拟化计算簇形式，以用于与高完整性分区隔离的任务控制过程。将了解的是，示例仅借助于说明提供，且可根据具体实施方式的要求进行许多其它选择分配。

参照第二处理系统232，第五分区操作环境POE4可分配成用于额外的运载器控制过程。在一些示例中，POE4可用于运行关键和/或时间敏感的运载器控制过程，诸如后备导航和驾驶过程。第六分区操作环境POE5可分配成用于额外的任务控制过程。在一些示例中，POE5可用于运行较不关键或时间敏感的任务控制过程。第七分区操作环境POE6分配至可编程逻辑阵列325。在该示例中，POE6分配成用于运行一个或多个运载器控制过程。借助于具体示例，在一个实施例中，导航监测和/或控制过程可配置在第七分区操作环境POE6中。如下文更详细所述，在一个实施方式中，一个或多个监测和/或控制过程可在POE6中实施。

由第一电路板120提供的异类处理系统独特地适于处理UAV的多样和高稳定性要求。更具体地，异类处理系统允许由两个完全不同的处理系统的联合处理，以提供监测、校正和后备功能。例如，第一处理系统230的一个或多个构件可监测第二处理系统232处的一个或多个过程的运行且基于监测运行生成控制动作。类似地，第二处理系统232的一个或多个构件可监测第一处理系统234处的一个或多个过程的运行且基于监测运行生成控制动作。借助于示例，第二处理系统可探测与由第一处理系统的过程的运行相关联的一个或多个异常且重新起动过程和/或第一处理系统。借助于额外的示例，第二处理系统可响应于与第一处理系统相关联的探测的异常而运行后备过程。在又一个示例中，第二处理系统可监测第一处理系统的输出且检查与第二处理系统的输出的并发。响应于并发，可启动诸如允许操作运载器装置的控制动作。

图9是描述根据公开技术的实施例的由异类处理系统的管理过程的联合处理的过程600的流程图。尽管过程600描述由第二处理系统监测由第一处理系统的过程的运行，但将了解的是，该过程可类似地由第一处理系统使用来监测由第二处理系统的过程的运行。在一个示例中，过程600可由处理系统的可编程逻辑阵列内的专利过程执行。在另一个示例中，过程600可由一个或多个处理单元执行。

在（602）处，第一过程由第一处理系统运行。例如，应用或其它组指令可由第一处理系统的一个或多个处理单元和/或易失性可编程逻辑阵列运行。

在（604）处，第二处理系统监测第一处理系统处的第一过程的运行。在一些实施方式中，监测过程的运行包括监测第一处理系统的输出。在其它示例中，监测过程的运行包括监测与由第一处理系统的过程的运行相关联的一个或多个异常。

在（606）处，第二处理系统确定第一过程的输出是否有效。在一些示例中，确定输出是否有效包括，确定第一处理系统是否生成输出。如果第一处理系统生成输出，则第二处理系统确定输出有效。在另一个示例中，监测输出包括，确定输出是否包括有效信号。例如，第二处理系统可确定输出是否包括与第一处理系统处运行的第一过程一致的信号。在另一个示例中，第二处理系统可确定输出是否匹配另一输出或与另一输出共享并发。例如，在一个示例中，第二处理系统可确定第一处理系统的输出是否匹配第二处理系统的输出或与第二处理系统的输出相同。

在（608）处，过程600基于第一过程的输出确定成有效和/或与另一输出共享并发而分叉。如果第一过程的输出确定成有效，则在（610）处生成用于无人驾驶航空运载器的第一控制动作。如果第一过程的输出确定成无效，则在（612）处生成用于无人驾驶航空运载器的第二控制动作。如下文更详细所述，第一控制动作可包括提供第一过程的输出。第二控制动作可包括，重新起动第一过程或第一处理系统，运行后备过程，配置新过程，或其它适合的动作。

图10是描述基于由第二处理系统监测第一处理系统的运行来启动控制动作的过程650（或反之亦然）的流程图。更具体地，过程650描述了第二控制动作，其可基于第一处理系统的输出无效而生成。例如，过程650可在图9中所示的过程600的（612）处由第二处理系统232执行。

在（652）处，过程650确定与无效输出信号相关联的第一过程是否与UAV的高关键性功能相关联。例如，第二处理系统可基于探测无效输出所用于的过程的类型来采取不同的动作。以该方式，第二处理系统可适于各种实施方式的具体要求。在具体示例中，所有运载器控制过程可考虑成与高关键性运载器功能相关联。类似地，任务管理过程的子组（诸如导航或某些传感器数据管理）可考虑成与高关键性功能相关联。

如果控制动作响应于高关键性功能而启动，则过程652在（654）处继续。在（654）处，用于第一过程的后备过程由第二处理系统运行。在一些示例中，第二处理系统在一个或多个处理单元322中运行后备过程。在其它示例中，第二处理系统在可编程逻辑电路324中运行后备过程。

在（656）处，功能控制转移至后备过程。例如，第二处理系统可将高关键性功能的控制从第一过程转移至后备过程。将了解的是，后备过程可在探测无效输出之前由第二处理系统运行。例如，后备过程可已经在第二处理系统中运行。响应于来自第一处理系统的无效输出，功能控制可转移至后备过程。

在将功能控制转移至后备过程之后，或响应于确定功能不是高关键性功能，则过程650在658处继续。在（658）处，过程650确定第一处理系统是否已经折衷。例如，第二处理系统可确定无效输出是否与第一处理系统处运行的第一过程的未授权修改相关联。在一些示例中，第二处理系统可响应于第一处理系统的未预期输出而探测未授权修改。在其它示例中，第二处理系统可由恶意代码的存在而探测未授权修改。

如果第一处理系统已经折衷，则过程650在（664）处继续。在（664）处，第二处理系统获得用于主过程的更新配置数据和/或更新指令组。更新配置数据可例如从存储器332本地获得，或从由例如地面站传输的信息远程获得。

在（666）处，第一处理系统基于更新新配置数据和/或指令组重新配置和/或重新编程。例如，第二处理系统可将更新配置数据文件和/或指令组传输至第一处理系统。第一处理系统的一个或多个处理单元可重新编程且/或可编程逻辑阵列可重新配置。在一些示例中，主过程可重新配置来避免第一处理系统的随后未授权修改。例如，主过程可修改来避免可能已经用于初始地折衷第一处理系统的弱点的随后使用。

在（670）处，功能控制转移回第一处理系统。在一些示例中，（670）包括，将功能控制从后备过程转移至重新配置的主过程。

如果第一处理系统未折衷，则过程650在（660）处继续。在（660）处，过程650重新起动第一处理系统或重新起动由第一处理系统的第一过程的运行。例如，第二处理系统可重新起动第一过程的运行或以其整体重新起动第一处理系统，以便减轻无效输出的原因。例如，无效输出可探测为由于第一处理系统的电源或其它失效而引起的输出信号的丢失。重新起动第一处理系统或第一过程可再次引起输出有效地生成。在（662）处，如果功能控制之前在（656）处转移至后备过程，则功能控制转移至主过程。

图11是绘出根据公开技术的示例性实施例的第一电路板120和可由第二处理系统232执行的监测过程的框图。在另一个示例中，类似的过程可由第一处理系统230执行。

绘出了第一处理系统230，其中实时处理单元（RPU）310运行用于第一UAV功能的主控制过程。借助于示例，主控制过程可包括存储在存储器中且由RPU 310运行的第一指令组。主控制过程702生成输出722，其提供至一个或多个支持过程704。支持过程704与第一UAV功能相关联。借助于示例，主控制过程可为自动驾驶过程，其配置成基于传感器数据生成用于驾驶UAV的导航的输出命令。一个或多个支持过程704可包括脉冲宽度调制（PWM）伺服命令生成单元。PWM伺服命令生成单元可从自动驾驶过程的输出722接收命令，且生成为输出724，适当的PWM伺服命令。在另一个示例中，主控制过程702可为有效载荷输送控制过程。尽管描述了PWM伺服命令，但任何类型的伺服命令信号和伺服命令生成单元可使用，诸如串行数据总线、模拟相/幅值等。

第二处理系统232包括一个或多个支持过程708，其也与第一UAV功能相关联。借助于示例，在一些示例中，支持过程708可包括反串行化过程。反串行化过程可接收串行PWM伺服命令且生成可存储在缓存中的PWM命令。支持过程708提供输出726至过程监测器/控制器710。过程监测器/控制器710配置成确定主控制过程702是否生成有效输出。在一个示例中，过程监测器/控制器710配置成确定是否从支持过程708接收输出726，以便确定主控制过程702是否生成第一输出722。在另一个示例中，过程监测器/控制器710配置成确定是否由支持过程708接收输出724，以便确定主控制过程702是否生成有效的第一输出722。在另一个示例中，过程监测器/控制器710配置成确定输出724的内容是否有效，以便确定第一输出722是否有效。如果过程监测器/控制器710确定第一输出724有效，则提供输出728。在一个示例中，输出728包括从支持过程708接收的PWM伺服命令。

支持过程708还配置成从由第二处理系统232的APU 326运行的后备控制过程706接收第二输出732。例如，后备控制过程706可为后备自动驾驶过程或后备有效载荷输送过程。在一个示例中，支持过程708可从后备自动驾驶过程接收命令且生成PWM伺服命令。支持过程708生成输出734，其提供至过程监测器/控制器710。如果过程监测器/控制器710确定主控制过程702的输出722无效，则其可生成包括后备控制过程的输出732的输出736。

在一些实施方式中，处理器监测器/控制器710可基于将第一输出与来自第二处理系统的第二输出732的比较来确定第一处理系统230的第一输出722是否有效。例如，过程监测器/控制器710可确定第一输出724和第二输出732是否匹配或另外具有并发。如果在第一输出722和第二输出732之间存在并发，则处理器监测器/控制器710可确定第一输出722有效。

图11是其中过程监测器/控制器710响应于与主控制过程702相关联的无效输出允许后备控制过程706的特定示例。在其它实施例中，过程监测器/控制器710可配置成基于由各个处理系统运行的过程的输出来允许操作运载器装置或启动具体功能。例如，可基于由第一处理系统生成的输出以及由第二处理系统生成的输出之间的并发来允许操作或激活有效载荷输送系统。

现在参照图12，根据公开技术的示例性实施例描述了控制箱100的处理系统230的额外细节。更具体地，图12是绘出第一处理系统230的硬件构件的子组连同用于控制硬件构件的软件架构的示例的框图。

图12绘出了作为硬件层801的处理系统230的各种处理元件。更特别地，硬件层801包括易失性可编程逻辑阵列305、实时处理单元（RPU）310和应用处理单元（APU）306。尽管未示出，但硬件层801还可包括图形处理单元308和其它计算元件。图12此外绘出了从硬件层801供应的操作系统层803。虚拟机层807使用管理程序810或其它虚拟层供应以虚拟化一个或多个处理器。

孤立操作系统（OS）802使用处理系统230的至少第一处理器供应在操作系统层803中。在图12的具体示例中，孤立OS 802使用实时处理单元（RPU）310供应。孤立OS 802可供应成控制RPU 310的一个或多个处理器。在一些示例中，孤立OS 802是轻量或简单操作系统，其配置成管理UAV 10的关键过程或应用。例如，图12绘出已经配置成由孤立OS 802运行的一个或多个关键运载器控制过程804以及一个或多个关键任务控制过程806。在一些示例中，OS 802配置成仅运行关键运载器控制过程804。在其它示例中，OS 802配置成仅运行关键任务控制过程806。

在各种示例中，关键运载器控制过程可参照对UAV 10的安全操作关键的控制过程的分类或类。各种标准可用于分类各种过程。例如，某些航空标准可指定包括计算机可读指令的运载器和/或任务过程受到各种水平的认证。这些水平的认证可应用，以便确保或提高UAV 10的安全操作。因此，关键运载器控制过程804和关键任务控制过程806可在一些示例中参照受到最高水平认证的控制过程。然而，将了解的是，在各种实施方式中，处于较低水平的认证的其它控制过程也可认为对于放置在孤立OS 802中是关键的。在示例中，主自动驾驶过程是关键运载器控制过程804。在示例中，用于控制UAV的至少一个推进和移动装置的过程是关键运载器控制过程。

管理程序810使用应用处理单元（APU）306供应。在另一个示例中，管理程序810可用于虚拟化APU 306和/或易失性可编程逻辑阵列305。例如，FPGA可用作用于虚拟化APU306的计算资源。在一些示例中，管理程序810可由APU 306运行。尽管在图12中绘出管理程序810，但可使用用于虚拟化硬件处理元件的其它技术。

包括域820（DOM0）、域830（DOM1）和域840（DOM2）的多个域使用管理程序810供应在虚拟机层807中。将了解的是，三个域仅借助于示例绘出，由于任何数量的域可根据具体实施方式供应。在图12中，域820是供应成管理其它虚拟机和虚拟机层807的主机域。域820包括虚拟机（VM）管理器822、输入输出（I/O）调解器824以及主机操作系统（OS）836。VM管理器822可管理使用管理程序810供应虚拟机。I/O调解器824可调解虚拟机之间以及虚拟机和计算系统230的下面层之间的诸如包、对象或其它数据的通信。

域830是使用管理程序810配置的第一客户域。在图12中，域830主持第一虚拟机（VM）838。在绘出的示例中，第一虚拟机838是实时虚拟机。例如，域830可配置成运行实时过程。实时过程可包括需要快速运行以输送用于运载器和/或任务控制功能的结果的过程。在一些示例中，域830可使用RPU 310供应。在其它示例中，域830可使用APU 306供应。第一客户操作系统（OS1）836供应成用于实时虚拟机838。域830配置实时VM 838来运行运载器控制过程832和第一任务控制过程834。在一些示例中，运载器控制过程832处于比关键运载器控制过程804较低的认证水平。类似地，第一任务控制过程834处于比关键任务控制过程806较低的认证水平。在一些示例中，主导航过程可为运载器控制过程832。例如，包括自动驾驶导航过程的总体导航过程可配置在域830中。主自动驾驶过程可配置在独立操作系统中。

域840是使用管理程序810配置的第二客户域。在图12中，域840主持第二虚拟机（VM）846。在绘出的示例中，第二虚拟机846是非实时虚拟机。例如，域840可配置成运行较不时间关键的过程。在一些示例中，较不时间关键的过程可包括高密集计算要求。例如，诸如可由各种图像、雷达、激光雷达或其它传感器获取的密集传感器数据的传感器处理可在虚拟机846中运行。在一些示例中，域840可使用RPU 310、APU 306和/或易失性可编程逻辑阵列305供应。第二客户操作系统（OS2）844供应成用于非实时虚拟机846。图12绘出了由虚拟机846运行的成组第二任务控制过程842。在一些示例中，第二任务控制过程842处于比任务控制过程834较低的认证水平。尽管未示出，但运载器控制过程还可配置成用于由域840运行。

孤立OS 802是第一分区操作环境的示例。更具体地，孤立OS 802是对应于RPU 310的第一硬件分区809的一部分。域820是第二分区操作环境的示例。更具体地，域820是对应于APU 306的第二硬件分区811的一部分。硬件分区811包括来自APU 306的虚拟化的软件分区813、815和817。域820是软件分区813的一部分。域830是第三分区操作环境的示例。更具体地，域830是第二硬件分区811和第二软件分区815的一部分。域840是第四分区操作环境的示例。更具体地，域840是第二硬件分区811和第三软件分区817的一部分。

相应地，孤立OS 802、域820、域830和域840使用硬件分区和/或软件分区与彼此隔离。特别地，孤立OS 802在其自身的硬件分区中，且因此，其与包括虚拟机838和846的操作系统826、836和844隔离。包括虚拟机838和846的域820、830和840在相同硬件分区811。然而，各个域和对应的虚拟机处于隔离的软件分区。

在图12的特定示例中，孤立OS 802可为配置成用于关键过程的高完整性分区。通过将孤立OS 802与其它域隔离（也称为分区），如可对于关键运载器控制过程804和关键任务控制过程806可需要的高水平的认证可对于在其它域中运行的过程不需要。在一个示例中，孤立OS 802从RPU 310供应。另一方面，其它域820、830和840使用APU 306供应。以此方式，孤立OS 802是硬件分区操作环境。即，孤立OS 802使用与其它域不同的硬件供应以及使用独立供应的操作系统。

图12绘出了配置成用于处理系统230的软件系统的一个示例。将了解的是，类似的软件系统可配置成用于处理系统232，但这不需要。

图13是描述根据公开技术的示例性实施例的配置用于控制系统的软件系统的过程900的流程图。过程900可由处理系统230或232的处理单元和/或可编程逻辑阵列中的任一者执行。在其它示例中，过程900可由另一计算系统执行。

在（902）处，第一操作系统使用集成电路的第一处理单元供应。例如，孤立操作系统802可供应在RPU 310处，如图12中所示。在一些示例中，孤立操作系统可为高完整性分区。例如，孤立操作系统可为与其它计算环境隔离的高完整性分区操作环境。

在（904）处，一个或多个关键运载器控制过程和/或关键任务控制过程配置在孤立操作系统中。例如，孤立操作系统可配置成运行关键运载器和/或任务控制过程。在一些示例中，关键运载器控制过程用于控制UAV的至少一个推进和移动装置。

在（906）处，虚拟化层使用第二处理单元产生。例如，管理程序可使用应用处理单元（诸如，如图12中所示的APU 306）配置。

在（908）处，可虚拟化其它处理元件。值得注意的是，（908）是可选的且不需要执行。借助于示例，（908）可包括虚拟化可编程逻辑阵列305的一部分。

在（910）处，第一虚拟机从虚拟化层供应。例如，诸如实时VM 838的第一虚拟机可供应在第一域830中，如图12中所示。供应第一虚拟机可包括使用第二处理单元供应第一虚拟机。例如，第一虚拟机可使用APU 306供应。在示例性实施例中，第一虚拟机是与孤立操作系统隔离的分区操作环境。更具体地，第一虚拟机在相对于孤立操作系统不同的硬件分区中。例如，第一虚拟机可与APU 306相关联，而孤立操作系统与RPU 310相关联。以此方式，孤立操作系统802可被认为是高完整性分区，由于其硬件和软件与其它操作环境隔离。

在（912）处，额外运载器和/或任务控制过程配置在第一虚拟机中。例如，第一虚拟机可配置成运行一个或多个运载器控制过程和/或任务控制过程。其示例的是，配置成在（912）处运行的运载器和任务控制过程比配置成在(904)处的那些处于较低认证水平。第一虚拟机可与孤立操作系统隔离。以该方式，与（912）处的运载器和/或任务控制过程相关联的计算机可读指令可不受到与(904)处的运载器和/或任务控制过程相同水平的认证。

在（914）处，第二虚拟机从虚拟化层供应。例如，诸如非实时VM 846的第二虚拟机可供应在第二域840处，如图12中所示。第二虚拟机可包括第二操作系统。例如，客户操作系统（诸如，如图12中所示的客户OS1 836）可供应在第二虚拟机中。供应第二虚拟机可包括使用第二处理单元供应第二虚拟机。例如，第二虚拟机可使用APU 306供应。

在（916）处，额外运载器和/或任务控制过程可配置在第二虚拟机处。例如，第二虚拟机可配置成运行处于比（912）处的那些较低认证水平的一个或多个运载器控制过程和/或任务控制过程。第二虚拟机可与孤立操作系统和第一虚拟机隔离。以该方式，与（916）处的运载器和/或任务控制过程相关联的计算机可读指令可不受到与(912)处的运载器和/或任务控制过程相同水平的认证。第二虚拟机在相对于孤立操作系统不同的硬件分区中。第二虚拟机在相对于第一虚拟机不同的软件分区中。

根据示例性实施例，可编程逻辑阵列305和/或325可配置成带有一个或多个计算加速器，以用于机载传感器处理和其它运载器控制和/或任务控制过程。一个或多个存储器块234可专用于可编程逻辑阵列以便促进加速处理。此过程可适于图像分类、对象探测和追踪、传感器相对导航、机器人感知/认知、例如用于瞄准和备选导航源的传感器收集的地理配准、以及用于有效载荷数据分发的包括信号干扰收集和柔性数据链接的软件限定的无线电设备。

图14是描述根据公开技术的示例性实施例的虚拟化可编程逻辑阵列的至少一部分来配置计算加速器的过程924的流程图。例如，过程920可用于配置基于闪存的FPGA和/或基于RAM的FPGA。

在（922）处，一个或多个计算加速器配置在可编程逻辑阵列中。例如，（922）可包括提供配置数据至FPGA以用于配置FPGA作为计算加速器。

在（924）处，虚拟化计算加速器的至少一部分。在各种示例中，（924）可包括根据用于计算加速器的配置数据来虚拟化FPGA和配置FPGA。框924包括虚拟化计算加速器而不虚拟化整个置FPGA的情况。

在（926）处，提供用于访问虚拟化计算加速器的至少一个接口。例如，用于互换对象和/或其它数据单元的一个或多个协议可建立以用于与计算加速器对接。以该方式，计算加速器可配置成从其它处理元件（诸如，处理单元）接收对象，且基于在对象上执行的加速计算来生成输出。相应地，在处理单元处运行的第一过程可与FPGA中运行的第二过程对接。第一过程可将对象或其它数据传递至FPGA以用于较快计算处理。结果可然后被接收且在处理单元处在第一过程内使用。以该方式，处理系统可提供独特定位的架构以用于处理UAV的独特处理需要。

图15是描述根据公开技术的示例性实施例的使用虚拟化架构来访问计算加速器以用于与UAV相关联的机载传感器处理的过程940的流程图。在（942）处，包括来自在处理系统的虚拟机中运行的过程的输出的对象在可编程逻辑阵列处接收。例如，对象可从在APU306处供应的虚拟机中运行的第一运载器控制过程接收。

在（944）处，对象输入至配置在可编程逻辑阵列中的计算加速器。对象可使用配置成用于访问加速器的接口输入至计算加速器。在一个示例中，接口通过在FPGA中虚拟化计算加速器来提供。在其它示例中，提供接口而不虚拟化计算加速器。

在（946）处，使用FPGA中的计算加速器生成输出。在一个示例中，输出包括包含使用计算加速器计算的值的对象。在另一个示例中，输出包括值，其然后由配置成用于计算加速器的接口放置到对象中。

在（948）处，包括来自计算加速器的输出的对象提供至虚拟机（原始对象在（942）处从其接收）。在（950）处，来自FPGA的对象被访问，且来自计算加速器的输出在虚拟机处处理。以该方式，来自虚拟机的对象可传递至FPGA且输出从计算加速器返回。来自计算加速器的输出可然后再次由运行虚拟机的过程使用。

现在参照图16至图20，大体上提供了改进的控制箱100及其构件的进一步实施例。如所论述，根据本公开的控制箱100大体上收纳控制无人驾驶航空运载器（“UAV”）的操作的各种电气/计算构件，且控制箱100因此大体上安装在UAV上。根据本公开的控制箱100具体地由于其模块化设计而有利，其中如本文论述的控制箱100的各种构件诸如热沉、盖和/或刚性件各自利用针对各个此构件的各种不同设计可互换。如本文所论述的某些特征有助于促进此模块化。此外，如本文所论述，此控制箱100的各种特征诸如热沉、刚性件和模块上系统（“SOM”）电路板包括有利的热传递特征，以用于从SOM电路板以及大体上从控制箱100传递热。其它有利特征将在本文中论述。

根据本公开的控制箱100可限定如图所示的侧向方向102、纵向方向104和横向方向106。此方向102、104、106可一起限定用于控制箱100的正交坐标系。

控制箱100可包括限定内部112的壳体110。在示例性实施例中，壳体110包括盖114和一个或多个刚性件116。在一些实施例中，仅单个刚性件116用在控制箱100中，但在备选实施例中，可使用多于一个刚性件116。在其中壳体110包括盖114和刚性件116的实施例中，至少一个此刚性件116可移除地连接成与盖114接触，且刚性件116沿横向方向106堆叠在彼此以及壳体110上。控制箱100还可包括热沉118。热沉118可移除地连接至壳体110，诸如与多个刚性件116中的一者接触。热沉118还可沿横向方向106堆叠在刚性件116和壳体110上。

一个或多个电路板可设置在内部112内。例如，第一电路板120可设置在内部112中。在示例性实施例中，第一电路板120是模块上系统（“SOM”）电路板，诸如，如本文论述的示例性SOM电路板200。在示例性实施例中，此第一电路板120可定位在壳体110和热沉118之间，诸如在刚性件114和热沉118之间。此外，第一电路板120可与热沉118接触，使得来自第一电路板120的热通过热沉118从第一电路板120耗散。此外，第一电路板120可与刚性件114接触。

例如，第一电路板120可包括一个或多个计算构件。此计算构件可包括第一处理系统230、第二处理系统232和/或一个或多个存储器块234，它们所有都在本文中详细论述，诸如在SOM电路板200的语境下。此外，热接口材料236（在SOM电路板200的语境下在下面详细论述）可设置在此计算构件中的一个或多个上。在示例性实施例中，第一电路板120（诸如，设置在计算构件中的一个或多个上的热接口材料236）可接触热沉118和/或刚性件116。

在一些实施例中，热接口材料236可与热沉118接触。具体而言，设置在一个或多个计算构件（诸如第一处理系统230、第二处理系统232和/或一个或多个存储器块234，其安装在第一电路板120的第一面表面210上，如在SOM电路板200的语境下在下面详细论述）上的热接口材料236可与热沉118（诸如其基部130）接触。

此外或备选地，刚性件116可包括多个指部140。指部140是刚性件116的大体平坦内表面，其接触其它构件以用于支撑和热传递目的。第一电路板120可接触此指部140。具体而言，设置在一个或多个计算构件（诸如一个或多个存储器块234，其安装在电路板120的第二面表面212上，如在SOM电路板200的语境下在下面详细论述）上的热接口材料236可与指部140接触。

在示例性实施例中，刚性件116包括外框架142以及一个或多个横梁144。刚性件116还可包括指部140。当第一电路板120接触刚性件116时，第一电路板120可接触外框架142和/或横梁144中的一个或多个，且还可接触指部140，如上文所论述。

在示例性实施例中，热沉118由金属形成。热沉118可包括基部130。在示例性实施例中，基部可与第一电路板120（诸如其构件）接触，如上文所论述。此外，在一些示例性实施例（未示出）中，热沉118可包括从基部130向外部延伸的多个翅132。在这些实施例中，热沉118可经由翅132提供从控制箱100的对流热传递。在其它实施例中，如图16-20中所示，可以不提供翅132，且热沉118可经由基部130与其它构件（例如，在控制箱100安装至的本UAV中）接触来从控制箱100提供传导热传递。在还有其它实施例中，热沉118还可包括单次使用或可逆相变材料、液体冷却材料、和/或用于促进热传递的其它适合的构件。

控制箱100还可包括第二电路板122。第二电路板122可例如为载体卡类型电路板，其大体上包括通信相关的构件，诸如声纳、雷达、GPS、无线电设备等相关的构件，包括形成接口电路的各种集成电路。第二电路板可设置在内部112内。例如，在示例性实施例中，此第二电路板122可定位在盖114和刚性件116之间。此外，第二电路板122可与刚性件116接触。

在示例性实施例中，第二电路板122与第一电路板120操作性通信。例如，第二电路板122还可包括一个或多个输入/输出连接器124，其定位在第二电路板122上，以操作性地接触第一电路板120的匹配输入/输出连接器（诸如，SOM电路板200实施例中的连接器238）。

在一些实施例中，第二电路板122还可包括一个或多个传感器连接器125。此传感器连接器125可从壳体110延伸，诸如如图16至图18中所示沿纵向方向104或沿另一适合的方向。这些传感器连接器125可为用于将第二电路板122连接至适合的外部传感器或其它次级装置12（诸如，本文论述的那些）的端口，外部传感器或其它次级装置12例如可安装在控制箱100安装在其上的UAV上。

控制箱100还可包括一个或多个输入/输出连接器126，其从壳体110延伸。在示例性实施例中，此连接器126中的一个或多个是第二电路板122的构件。此输入/输出连接器126可将控制箱100及其构件连接至例如控制箱100安装在其上的UAV的其它构件。在一些实施例中，如图16-20中所示，输入/输出连接器126沿纵向方向104从壳体110延伸，诸如穿过壳体110的端面板115。在其它实施例中，输入/输出连接器126沿横向方向106从壳体110延伸，诸如穿过盖114。

在一些实施例中，控制箱100还可包括夹层卡128。夹层卡128可设置在内部112内，且可与第二电路板122操作性通信。夹层卡128可例如设置在第二电路板122和盖114之间。在一些实施例中，输入/输出连接器126中的一个或多个是夹层卡128的构件。

如图所示，热沉118和壳体110的构件可包括通孔。各种通孔可有利地对准来促进控制箱100的各种构件的模块化。例如，多个通孔150可延伸穿过热沉118的基部130，诸如沿横向方向106。此通孔150可布置成图案。此外，多个通孔可延伸穿过壳体110，诸如沿横向方向106。此通孔可布置成图案。此通孔可例如包括沿横向方向106延伸穿过盖114且成图案的通孔152以及沿横向方向108延伸穿过刚性件116且成图案的通孔154。在示例性实施例中，在基部130和壳体110中的通孔（诸如通孔150、152和154）的图案是相同的。相应地，紧固件可插入穿过通孔150、152、154以将控制箱100的此构件紧固在一起。注意的是，此相同图案可延伸至多种不同类型的热沉118和壳体110（及其盖114和刚性件116），使得此构件的不同方案可以以模块方式与彼此交换。

在热沉118接触壳体110（诸如，其刚性件116）时，此构件可使用“舌榫”类型特征配合在一起。此特征有利地使构件相对于彼此定向，以确保适当配合，且还有利地用作电磁干扰（“EMI”）过滤器。

现在参照图19和20，根据本公开的控制箱100可包括模块上系统（“SOM”）电路板200，其可为如上文论述的第一电路板120。SOM电路板200可限定如图所示的侧向方向202、纵向方向204和横向方向206。此方向202、204、206可一起限定用于SOM电路板200的正交坐标系。当SOM电路板200安装在控制箱100中时，方向202、204、206可对应于相应方向102、104、106。

SOM电路板200可具有主本体208，其包括多个外表面。例如，主本体208包括第一面表面210和第二相对面表面212，它们两者大体上在由侧向方向202和纵向方向204限定的平面内延伸。主本体208还包括第一端表面214和相对的第二端表面216，它们两者大体上在由侧向方向202和横向方向206限定的平面内延伸。主本体208还包括第一侧表面218和相对的第二侧表面220，它们两者大体上在由纵向方向204和横向方向206限定的平面内延伸。

大体上，SOM电路板200和其主本体208具有超矩形形状，如图所示。相应地，第一端表面214和第二端表面216还各自具有长度222，其为沿侧向方向202的最大长度。第一侧表面218和第二侧表面220还各自具有长度224，其为沿纵向方向204的最大长度。如图所示，在示例性实施例中，最大长度224大于最大长度222。

SOM电路板200还可包括多个计算构件。各个计算构件可安装在主本体208上，诸如在第一面表面210或第二面表面212上。例如，计算构件可包括第一处理系统230、第二处理系统232和多个存储器块234。注意的是，在示例性实施例中，第一处理系统230和第二处理系统232以及存储器块234一起集成在内聚计算系统中，其中两个处理系统230、232一起操作。相应地，例如，第一处理系统230可监测和后备第二处理系统232，且第二处理系统232可监测和后备第一处理系统230。

例如，在一些实施例中，第一处理系统230可为基于随机存取存储器（“RAM”）的处理系统。此外或备选地，在一些实施例中，第二处理系统232可为基于闪存存储器的处理系统。此外或备选地，存储器块234可为RAM存储器块。

如图所示，在示例性实施例中，第一处理系统230和第二处理系统232可安装在主本体208的第一面表面210上。然而，备选地，第一处理系统230和第二处理系统232中的一者和两者可安装在主本体208的第二面表面212上。此外，在一些实施例中，存储器块234中的至少一个或多个可安装在第一面表面210上。此外或备选地，存储器块234中的至少一个或多个可安装在第二面表面212上。

在一些实施例中，热接口材料236可设置在计算构件中的一个或多个上。热接口材料236可促进从此计算构件至控制箱100的其它构件的热传递，如本文所论述。适合的热接口材料236可例如为相对顺应材料，其可例如为可固化的。在示例性实施例中，此材料236可为摇溶材料。在示例性实施例中，此材料236可具有热传导率，其在3.2到4 W/m-K之间，诸如在3.4到3.8 W/m-K之间，诸如3.6 W/m-K。一种适合的材料是填缝剂3500S35，其从Bergquist公司市售。

在示例性实施例中，热接口材料236可设置在存储器块234上，诸如安装在第一面表面210上的存储器块234中的一个或多个和/或安装在第二面表面212上的存储器块234中的一个或多个。此外或备选地，热接口材料236可设置在第一处理系统230和/或第二处理系统232上。

一个或多个输入/输出连接器238还可安装在主本体208上。这些连接器238可将SOM电路板200连接至其它电路板（如本文所论述，在控制箱100中），因此允许SOM电路板200与此其它电路板之间的通信。例如，连接器238可安装在如图所示的第二面表面212上，或备选地可安装在第一面表面210上。在一些实施例中，连接器238可设置在第一侧表面218附近，且因此沿侧向方向202相比于第二侧表面220较接近第一侧表面218。在这些实施例中的一些中，可以没有连接器238设在第二侧表面220附近。此外，连接器238的纵向轴线可沿纵向方向204对准，如图所示。

如进一步所示，多个安装孔240可延伸穿过主本体208。这些安装孔240中的一个或多个可例如用于将SOM电路板200连接至控制箱100中的其它构件。各个安装孔240可沿横向方向206延伸穿过第一面表面210和第二面表面212且在第一面表面210和第二面表面212之间。

安装孔240在主本体中的地点可特别有利。例如，安装孔240的第一阵列242可设置在第一侧表面218附近，且在示例性实施例中沿侧向方向202在连接器238和第一侧表面218之间。第一阵列242的安装孔240可沿纵向方向204与彼此间隔开。在示例性实施例中，第一阵列242可包括三个或更多个安装孔，但在备选实施例中，可使用两个安装孔。安装孔240的第二阵列244可设置在第二侧表面220附近，且在示例性实施例中可沿侧向方向202与第二侧表面220间隔开跟第一阵列242离第一侧表面218相等的距离。第二阵列244的安装孔240可沿纵向方向204与彼此间隔开。在示例性实施例中，第二阵列244可包括三个或更多个安装孔，但在备选实施例中，可使用两个安装孔。第一阵列和第二阵列可有利地都将SOM电路板200连接至控制箱100中的其它构件，且最小化SOM电路板200相对于此构件的任何相对运动。

此外，一个或多个第三安装孔246可沿侧向方向202设置在第一阵列242和第二阵列244之间。在示例性实施例中，一个或多个第三安装孔246可大体上中央地定位在第一侧表面218和第二侧表面220之间，诸如沿侧向方向202。第三安装孔246可沿侧向方向202与第一阵列242和第二阵列244相等地间隔开。此外，在仅使用单个第三安装孔246的实施例中，第三安装孔246可大体上中央地定位在第一端表面214和第二端表面216之间，诸如沿纵向方向204。第三安装孔246可具体地有利，由于此孔246在使用SOM电路板200期间减少共振频率问题，且对SOM电路板200提供改进的刚性。

在一些实施例中，多个通路250可设在SOM电路板200中。各个通路可沿横向方向206延伸穿过本体208且可从第一面表面210和/或第二面表面212突出。通路250可位于第一侧表面218和/或第二侧表面220附近。在示例性实施例中，通路250可由金属材料形成，诸如金或铜，且可用作热传递导管，以从主本体208内传递热，且将该热大体上从主本体208和SOM电路板200传递。

在一些实施例中，一个或多个金属涂层可镀在主本体208上，诸如在其第一面表面210和/或第二面表面212上。金属涂层可用作热传递导管以大体上从主本体208和SOM电路板200传递热。

例如，第一金属涂层252可镀在限定多个安装孔240（包括在第一阵列242和第二阵列244中的那些安装孔，以及第三安装孔246）的本体208的部分上（诸如，在其第一面表面210和/或第二面表面212上）。此涂层252可离散地镀在本体208的此部分上，使得各种镀层未连接。在示例性实施例中，此第一金属涂层252是铜涂层，但在备选实施例中，可使用金或其它适合的金属。

此外或备选地，第二金属涂层254可镀在本体208上（诸如在其第一面表面210和/或第二面表面212上）。此涂层252可位于第一侧表面218和第二侧表面220附近，且可延伸至此表面218、220，诸如完全地沿长度224。在其中使用第一金属涂层252和第二金属涂层254两者的实施例中，第二金属涂层254可镀在第一金属涂层252上方。在示例性实施例中，此第二金属涂层254是金涂层，但在备选实施例中，可使用铜或其它适合的金属。

公开技术的一些实施例可实施为硬件、软件或作为硬件和软件的组合。软件可存储为处理器可读代码，且在处理器中实施作为处理器可读代码，以用于例如编程处理器。在一些实施方式中，构件中的一个或多个可独立地实施或与一个或多个其它构件组合实施为设计成结合其它单元使用的成包功能硬件单元（例如，一个或多个电路）、由通常执行相关功能的具体功能的处理器可运行的程序代码（例如，软件或固件）的一部分，或例如与较大系统对接的完备硬件或软件构件。各个硬件单元例如可包括专用集成电路（ASIC）、现场可编程门阵列（FPGA）、电路、数字逻辑电路、模拟电路、离散电路的组合、门、或任何其它类型的硬件或其组合。备选地或此外，这些构件可包括存储在处理器可读装置（例如，存储器）中的软件，以编程处理器，以执行本文所述的功能，包括各种任务和运载器控制过程。

处理单元可包括任何数量和类型的处理器，诸如微处理器、微控制器、或其它适合的处理装置。存储器装置可包括一个或多个计算机可读介质，包括但不限于非暂时性计算机可读介质、RAM、ROM、硬盘驱动器、闪存驱动器或其它存储器装置。

本文所述存储器块234和其它存储器可存储可由一个或多个处理单元或逻辑阵列访问的信息，包括可由一个或多个处理器运行的计算机可读指令。指令可为在由处理器运行时引起处理器执行操作的任何组的指令。指令可为以任何适合的编程语言编写的软件或可在硬件中实施。在一些实施例中，指令可由处理器运行以引起处理器执行操作，诸如用于控制运载器和/或任务功能的操作，和/或计算装置的任何其它操作或功能。

本文论述的技术参照基于计算机的系统和由基于计算机的系统采取的动作以及发送至基于计算机的系统和从基于计算机的系统发送的信息。本领域普通技术人员将认识到，基于计算机的系统的内在灵活性在构件之间和之中允许多种可能的配置、组合以及任务和功能性的区分。例如，本文论述的过程可使用单个计算装置或组合工作的多个计算装置实施。可在单个系统上或跨过多个系统分布地实施数据库、存储器、指令和应用。分布的构件可串行或并行操作。

尽管各种实施例的特定特征可在一些附图中示出且在其它附图中未示出，但这仅为了方便。根据本公开的原理，附图的任何特征可与任何其它附图的任何特征组合来参照和/或请求保护。

此书面描述使用示例来公开请求保护的主题，包括最佳模式，并且还使任何本领域的技术人员能够实践请求保护的主题，包括制造和使用任何装置或系统以及执行任何包含的方法。公开技术可申请专利的范围由权利要求限定，且可包括本领域的技术人员想到的其它示例。如果这些其它示例包括不与权利要求的字面语言不同的结构元件，或者如果它们包括与权利要求的字面语言无实质差异的等同结构元件，则意在使这些其它示例处于权利要求的范围内。

Claims

1.一种用于无人驾驶运载器（UV）的处理系统，包括：

集成电路的第一处理单元；

所述集成电路的第二处理单元；

使用至少所述第二处理单元配置的虚拟化层；以及

2.根据权利要求1所述的处理系统，还包括：

3. 根据权利要求2所述的处理系统，还包括：

4. 根据权利要求3所述的处理系统，还包括：

所述第一处理单元是实时处理单元；以及

所述第二处理单元是应用处理单元。

5.根据权利要求1所述的处理系统，还包括：

所述虚拟化层使用所述第二处理单元配置；

6. 根据权利要求1所述的处理系统，其中：

7. 根据权利要求6所述的处理系统，其中：

所述第一可编程门阵列包括至少一个计算加速器；以及

8. 根据权利要求1所述的处理系统，其中：

9.一种用于控制无人驾驶运载器（UV）的计算机实施的方法，包括：

使用集成电路的第一处理器供应第一操作系统；

配置所述至少一个虚拟机以运行第二运载器控制过程。

10.根据权利要求9所述的计算机实施的方法，其中：

所述至少一个虚拟机包括第一虚拟机和第二虚拟机；

所述第一虚拟机与第一软件分区相关联；以及