CN110047828B - 一种基于soi工艺的rc耦合触发双向瞬态电压抑制器 - Google Patents
一种基于soi工艺的rc耦合触发双向瞬态电压抑制器 Download PDFInfo
- Publication number
- CN110047828B CN110047828B CN201910290550.4A CN201910290550A CN110047828B CN 110047828 B CN110047828 B CN 110047828B CN 201910290550 A CN201910290550 A CN 201910290550A CN 110047828 B CN110047828 B CN 110047828B
- Authority
- CN
- China
- Prior art keywords
- metal
- well
- transient voltage
- injection region
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 34
- 230000008878 coupling Effects 0.000 title claims abstract description 25
- 238000010168 coupling process Methods 0.000 title claims abstract description 25
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000008569 process Effects 0.000 title claims abstract description 23
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 19
- 238000002347 injection Methods 0.000 claims abstract description 49
- 239000007924 injection Substances 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims description 83
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 230000001960 triggered effect Effects 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims 5
- 230000008901 benefit Effects 0.000 abstract description 7
- 230000002441 reversible effect Effects 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000009471 action Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明公开一种基于SOI工艺的RC耦合触发双向瞬态电压抑制器，属于集成电路技术领域。本发明充分利用RC耦合电路和高掺杂注入区反向击穿电压低的原理降低触发电压，结合SCR结构的ESD鲁棒性强的优点，通过引入横向PNP型BJT，削弱了SCR的正反馈，提高维持电压，增强ESD鲁棒性。利用SOI层寄生参数小，功耗低，抗辐照等优势，进一步提高器件的性能。此外，通过设计器件结构实现全对称，器件可在正、反向ESD应力作用下，形成具有相同电学特性的SCR电流泄放路径，不仅可以减小ESD器件的芯片面积，还可以实现ESD脉冲的双向防护。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种基于SOI工艺的RC耦合触发双向瞬态电压抑制器。
背景技术
随着IC技术的快速发展，航空航天领域对电子电路产品的要求日趋严苛，民用电子产品趋于小型化且功能不断丰富，IC芯片的集成度日益提高。如何抑制瞬态电脉冲干扰，如ESD（Electro-Static discharge，静电放电）等瞬态干扰信号，已然成为众多IC工程师不容忽视的一项技术难题。通常ESD电信号的作用时间极短，但瞬间能量大，且电压或电流峰值大，极易造成IC芯片损坏，因此，如何设计有效的ESD防护器件或瞬态电压抑制器，对电子行业的发展具有重要的科学与社会经济价值意义。
SOI技术被誉为“21世纪的硅技术”，其特有的全介质隔离使得SOI电路具有无法比拟的优势，如：亚阈值特性良好，寄生电容较小，功耗低，抗辐照能力强等。SOI电路虽然相对体硅电路拥有许多优势，但是SOI电路对瞬态电压和电流较为敏感，原因主要有两个方面：（1）在相同的器件面积下，电流泄放能力较弱；（2）二氧化硅的热导率小，使得SOI器件中产生的热量不能及时的散发出去，易引起热击穿。可控硅整流器（SCR）具有单位面积强ESD电流泄放能力；但是，传统SCR结构存在触发电压高，维持电压低，易闩锁等问题，一般只作为单向ESD防护器件。由于瞬态电信号通常具有应力方向不确定性等特点，传统SCR器件的ESD防护功能不佳。
发明内容
本发明的目的在于提供一种基于SOI工艺的RC耦合触发双向瞬态电压抑制器，以解决目前防护能力弱，容易造成芯片损坏的问题。
为解决上述技术问题，本发明提供一种基于SOI工艺的RC耦合触发双向瞬态电压抑制器，包括：
阻容耦合辅助触发路径，由外接RC耦合电路与NMOS构成；
电压钳位路径，由纵向PNP型BJT构成；
SCR大电流泄放路径，以及PNPN结构构成。
可选的，所述基于SOI工艺的RC耦合触发双向瞬态电压抑制器包括深N阱，所述深N阱表面依次设有第一P+注入区、第一P阱、第二N+注入区、第二P阱和第二P+注入区；其中，
所述第一P阱的表面区域依次设有第一N+注入区和第一多晶硅栅及其覆盖的第一薄栅氧化层；
所述第二P阱的表面区域依次设有第三N+注入区和第二多晶硅栅及其覆盖的第二薄栅氧化层。
可选的，所述第二N+注入区横跨在所述第一P阱和所述第二P阱之间。
可选的，所述第一多晶硅栅及其覆盖的第一薄栅氧化层的两侧边缘分别与所述第一N+注入区和所述第二N+注入区相连。
可选的，所述第二多晶硅栅及其覆盖的第二薄栅氧化层的两侧边缘分别与所述第二N+注入区和所述第三N+注入区相连。
可选的，所述第一P+注入区与第一金属相连，所述第一N+注入区与第二金属相连，所述第三N+注入区与第三金属相连，所述第二P+注入区与第四金属相连；其中，
所述第一金属和所述第二金属均与第五金属相连，所述第五金属中引出有第一电极，作为第一电学应力终端；
所述第三金属和所述第四金属均与第七金属相连，所述第七金属中引出有第二电极，作为第二电学应力终端；
所述第一多晶硅栅与所述第九金属相连，所述第二N+注入区与第十金属相连，所述第二多晶硅栅与第十一金属相连，所述第九金属、所述第十金属和所述第一金属均与外部RC耦合电路相连。
可选的，所述第一金属、所述第二金属、所述第三金属、所述第四金属、所述第九金属、所述第十金属和所述第十一金属的材质相同；所述第五金属和所述第七金属的材质相同。
可选的，所述深N阱设在SOI层的表面，所述SOI层设在P型衬底的表面。
可选的，所述P型衬底两侧边缘与所述SOI层两侧边缘分别相连；所述SOI层两侧边缘与所述深N阱两侧边缘分别相连。
可选的，所述基于SOI工艺的RC耦合触发双向瞬态电压抑制器具有完全对称的器件结构。
本发明具有以下有益效果：
(1)第一P阱和第二P阱不仅可延长器件内部SCR电流泄放路径，还可通过增大第一P阱与第二P阱之间的距离，缩小器件的电压回滞幅度，获得高维持电学特性，增强器件的抗闩锁能力；
外部的RC耦合电路可以将第二N+注入区的电位耦合到第一多晶硅栅和第二多晶硅栅上，可以在第一薄栅氧化层和第二薄栅氧化层下方形成弱导通沟道，降低器件的触发电压；
(2)第一P+注入区、第一N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层、第二N+注入区、第二多晶硅栅及其覆盖的第二薄栅氧化层、第三N+注入区、第二P+注入区、第一P阱、第二P阱呈中心轴对称排列，器件结构呈中心轴对称，且在第一电学应力终端与第二电学应力终端之间施加正、反向电学应力，器件的电学特性相同，所述基于SOI的RC耦合触发双向瞬态电压抑制器具有双向ESD防护功能；
(3)由第一P+注入区、深N阱与第二P+注入区构成的PNP型BJT，可削弱SCR结构中的正反馈程度，增强器件的抗闩锁能力；
(4)P衬底和深N阱被SOI层隔离，其特有的全介质隔离，可以降低电路互连的复杂性，同时也可以将保护电路带来的寄生效应的影响降到最低，有更小的亚阈值电流，降低静态功耗，具有良好的抗辐照能力和抗噪声能力。
附图说明
图1是本发明提供的基于SOI工艺的RC耦合触发双向瞬态电压抑制器的结构剖面示意图；
图2是基于SOI工艺的RC耦合触发双向瞬态电压抑制器的金属连线图；
图3是基于SOI工艺的RC耦合触发双向瞬态电压抑制器在ESD应力作用下的等效电路图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于SOI工艺的RC耦合触发双向瞬态电压抑制器作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种基于SOI工艺的RC耦合触发双向瞬态电压抑制器，包括由外接RC耦合电路与NMOS构成的阻容耦合辅助触发路径、由纵向PNP型BJT构成的电压钳位路径以及PNPN结构构成的SCR大电流泄放路径，并且所述基于SOI工艺的RC耦合触发双向瞬态电压抑制器具有完全对称的器件结构，可实现具有窄小电压回滞幅度和强鲁棒性的双向ESD防护功能。
具体如图1所示，所述基于SOI工艺的RC耦合触发双向瞬态电压抑制器包括深N阱103，所述深N阱103表面从左至右依次设有第一P+注入区106、第一P阱104、第二N+注入区108、第二P阱105和第二P+注入区110；其中，所述第一P阱104的表面区域从左至右依次设有第一N+注入区107和第一多晶硅栅111及其覆盖的第一薄栅氧化层112；所述第二P阱105的表面区域从右至左依次设有第三N+注入区109和第二多晶硅栅113及其覆盖的第二薄栅氧化层114。进一步的，所述第二N+注入区108横跨在所述第一P阱104和所述第二P阱105之间，所述第一多晶硅栅111及其覆盖的第一薄栅氧化层112的两侧边缘分别与所述第一N+注入区107和所述第二N+注入区108相连；所述第二多晶硅栅113及其覆盖的第二薄栅氧化层114的两侧边缘分别与所述第二N+注入区108和所述第三N+注入区109相连。更进一步的，所述深N阱103设在SOI层102的表面，所述SOI层102设在P型衬底101的表面；所述P型衬底101两侧边缘与所述SOI层102两侧边缘分别相连；所述SOI层102两侧边缘与所述深N阱103两侧边缘分别相连。
如图2所示为本发明提供的基于SOI工艺的RC耦合触发双向瞬态电压抑制器的金属连线图。具体的，所述第一P+注入区103与第一金属201相连，所述第一N+注入区107与第二金属202相连，所述第三N+注入区109与第三金属203相连，所述第二P+注入区109与第四金属204相连；其中，所述第一金属201和所述第二金属202均与第五金属205相连，所述第五金属205中引出有第一电极206，作为第一电学应力终端；所述第三金属203和所述第四金属204均与第七金属207相连，所述第七金属207中引出有第二电极208，作为第二电学应力终端；所述第一多晶硅栅111与所述第九金属209相连，所述第二N+注入区108与第十金属210相连，所述第二多晶硅栅113与第十一金属211相连，所述第九金属209、所述第十金属210和所述第一金属201均与外部RC耦合电路212相连。所述第一金属201、所述第二金属202、所述第三金属203、所述第四金属204、所述第九金属209、所述第十金属210和所述第十一金属211的材质相同；所述第五金属205和所述第七金属207的材质相同。
如图3所示是本发明在ESD应力作用下的等效电路图，当电学应力作用在第一电学应力终端时，所述第二N+注入区108的电位升高，通过调节外接RC耦合电路中电阻R3和R4的阻值大小比例，当其满足NMOS管M1和NMOS管M2的栅源电压大于自身的阈值电压时，则可在第一薄栅氧化层112与第二薄栅氧化层114的下方分别产生反型层，形成弱的导电沟道。由于NMOS管M1的漏源电压较小，而NMOS管M2的漏源电压较大，因此NMOS管M1关断，用于减小器件的漏电，NMOS管M2开启，用于降低触发电压。当在由第一N+注入区107、第一P阱104与第二N+注入区108构成的NPN管T1导通并工作在放大状态情况下，由于RC耦合作用产生的弱导通电流流入深N阱103，当所述深N阱103中的阱电阻压降达0.7V时，由第一P+注入区106与深N阱103构成的正偏二极管导通。由第一P阱104、第二N+注入区108、深N阱103与第二P阱105构成的PNP管T2也开始工作在放大状态。此时，由NPN管T1和PNP管T2构成的SCR电流泄放路径开启。
通过调节第一P阱104和第二P阱105之间的间距，对器件的维持电压进行调整，使其回滞电压的摆幅减小，获得小回滞或无回滞的电学特性。另外，当第一P+注入区106与深N阱103构成的正偏二极管导通后，由第一P+注入区106、深N阱103与第二P+注入区110构成的PNP管T3开启，分流SCR路径中的泄放电流，可削弱SCR的正反馈，使器件内部电流密度分布更加均匀，增强器件的抗闩锁能力，提升器件的ESD鲁棒性。
所述第一P+注入区106、第一N+注入区107、第一多晶硅栅111及其覆盖的第一薄栅氧化层112、第二N+注入区108、第二多晶硅栅113及其覆盖的第二薄栅氧化层114、第三N+注入区109、第二P+注入区110、第一P阱104、第二P阱105呈中心轴对称排列，器件结构呈中心轴对称，且在第一电学应力终端与第二电学应力终端之间施加正、反向电学应力，器件的电学特性相同，所述基于SOI的RC耦合触发双向瞬态电压抑制器具有双向ESD防护功能。
P型衬底101和深N阱103被SOI层102隔离，其特有的全介质隔离，可降低电路互连的复杂性，同时也可以将保护电路带来的寄生效应的影响降到最低，有更小的亚阈值电流，降低静态功耗，具有良好的抗辐照能力和抗噪声能力。
本发明提供的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，充分利用RC耦合电路和高掺杂注入区反向击穿电压低的原理降低触发电压，结合SCR结构的ESD鲁棒性强的优点，通过引入横向PNP型BJT，削弱了SCR的正反馈，提高维持电压，增强ESD鲁棒性。利用SOI层寄生参数小，功耗低，抗辐照等优势，进一步提高器件的性能。此外，通过设计器件结构实现全对称，器件可在正、反向ESD应力作用下，形成具有相同电学特性的SCR电流泄放路径，不仅可以减小ESD器件的芯片面积，还可以实现ESD脉冲的双向防护。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，包括：
阻容耦合辅助触发路径，由外接RC耦合电路与NMOS构成；
电压钳位路径，由纵向PNP型BJT构成；
SCR大电流泄放路径，以及PNPN结构构成；
所述基于SOI工艺的RC耦合触发双向瞬态电压抑制器包括深N阱，所述深N阱表面依次设有第一P+注入区、第一P阱、第二N+注入区、第二P阱和第二P+注入区；其中，
所述第一P阱的表面区域依次设有第一N+注入区和第一多晶硅栅及其覆盖的第一薄栅氧化层；
所述第二P阱的表面区域依次设有第三N+注入区和第二多晶硅栅及其覆盖的第二薄栅氧化层；
所述第一P+注入区与第一金属相连，所述第一N+注入区与第二金属相连，所述第三N+注入区与第三金属相连，所述第二P+注入区与第四金属相连；其中，
所述第一金属和所述第二金属均与第五金属相连，所述第五金属中引出有第一电极，作为第一电学应力终端；
所述第三金属和所述第四金属均与第七金属相连，所述第七金属中引出有第二电极，作为第二电学应力终端；
所述第一多晶硅栅与第九金属相连，所述第二N+注入区与第十金属相连，所述第二多晶硅栅与第十一金属相连，所述第九金属、所述第十金属和所述第一金属均与外部RC耦合电路相连。
2.如权利要求1所述的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，所述第二N+注入区横跨在所述第一P阱和所述第二P阱之间。
3.如权利要求1所述的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，所述第一多晶硅栅及其覆盖的第一薄栅氧化层的两侧边缘分别与所述第一N+注入区和所述第二N+注入区相连。
4.如权利要求1所述的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，所述第二多晶硅栅及其覆盖的第二薄栅氧化层的两侧边缘分别与所述第二N+注入区和所述第三N+注入区相连。
5.如权利要求1所述的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，所述第一金属、所述第二金属、所述第三金属、所述第四金属、所述第九金属、所述第十金属和所述第十一金属的材质相同；所述第五金属和所述第七金属的材质相同。
6.如权利要求1所述的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，所述深N阱设在SOI层的表面，所述SOI层设在P型衬底的表面。
7.如权利要求6所述的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，所述P型衬底两侧边缘与所述SOI层两侧边缘分别相连；所述SOI层两侧边缘与所述深N阱两侧边缘分别相连。
8.如权利要求1-7任一所述的基于SOI工艺的RC耦合触发双向瞬态电压抑制器，其特征在于，所述基于SOI工艺的RC耦合触发双向瞬态电压抑制器具有完全对称的器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910290550.4A CN110047828B (zh) | 2019-04-11 | 2019-04-11 | 一种基于soi工艺的rc耦合触发双向瞬态电压抑制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910290550.4A CN110047828B (zh) | 2019-04-11 | 2019-04-11 | 一种基于soi工艺的rc耦合触发双向瞬态电压抑制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110047828A CN110047828A (zh) | 2019-07-23 |
| CN110047828B true CN110047828B (zh) | 2021-03-30 |
Family
ID=67276861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910290550.4A Active CN110047828B (zh) | 2019-04-11 | 2019-04-11 | 一种基于soi工艺的rc耦合触发双向瞬态电压抑制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047828B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112151534B (zh) * | 2020-11-09 | 2021-08-17 | 微龛(广州)半导体有限公司 | 双向esd保护器件、结构及制备方法 |
| US20240321864A1 (en) * | 2023-03-24 | 2024-09-26 | Globalfoundries Singapore Pte. Ltd. | Silicon controlled rectifiers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107658295B (zh) * | 2017-11-10 | 2023-09-29 | 江南大学 | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 |
| CN108807374B (zh) * | 2018-07-03 | 2020-07-24 | 江南大学 | 一种高压双向瞬态电压抑制器 |
-
2019
- 2019-04-11 CN CN201910290550.4A patent/CN110047828B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110047828A (zh) | 2019-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107658295B (zh) | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 | |
| US4996626A (en) | Resistorless electrostatic discharge protection device for high speed integrated circuits | |
| JP5174301B2 (ja) | 半導体装置 | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| JP3275095B2 (ja) | 集積回路の過渡防護開路 | |
| CN101930974B (zh) | 用于配置超低电压瞬态电压抑制器的底部源极n型金属氧化物半导体触发的齐纳箝位 | |
| KR100835282B1 (ko) | 정전기 방전 보호 장치 | |
| TWI580001B (zh) | 靜電放電保護電路、結構及其製造方法 | |
| US5963409A (en) | Input/output electrostatic discharge protection circuit for an integrated circuit (IC) | |
| US20130155558A1 (en) | Compact electronic device for protecting from electrostatic discharge | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| KR20050107753A (ko) | 저 전압 ｎｍｏｓ－기반 정전기 방전 클램프 | |
| US7576961B2 (en) | Electrostatic discharge protection circuit using triple welled silicon controlled rectifier | |
| CN103151350B (zh) | 集成电路电源轨抗静电保护的触发电路结构 | |
| US20060125054A1 (en) | Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier | |
| CN109698195B (zh) | 一种小回滞双向瞬态电压抑制器及其应用 | |
| CN110190052B (zh) | 一种用于全芯片esd防护的三端紧凑复合型scr器件 | |
| CN110047828B (zh) | 一种基于soi工艺的rc耦合触发双向瞬态电压抑制器 | |
| CN112563262A (zh) | 一种双向稳压静电浪涌全芯片保护集成电路 | |
| CN113871382B (zh) | 一种优化esd防护性能的dcscr器件 | |
| KR20090064932A (ko) | 정전기 방전 보호 소자 | |
| CN109314131A (zh) | 具有双浮接阱的低电容静电放电(esd)保护结构 | |
| CN102315215B (zh) | 栅驱动晶闸管电路以及静电保护电路 | |
| CN102315258B (zh) | 寄生晶闸管以及静电保护电路 | |
| CN112599522B (zh) | 一种快速开启均匀导通双向静电浪涌保护ic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |