CN110034229B - 磁致伸缩应变仪传感器 - Google Patents

Abstract

本申请案涉及一种磁致伸缩应变仪传感器。一种应变仪传感器(100)包含衬底(208)、所述衬底上包括磁阻材料的至少一个电阻器。所述磁阻材料展现大于或等于(≥)|2|百万分率ppm的磁致伸缩系数λ及具有大于或等于(≥)2％ΔR/R的各向异性磁阻的各向异性磁阻效应。所述应变仪传感器由单个层的所述磁阻材料组成。到所述电阻器的至少第一触点提供传感器输入且到所述电阻器的第二触点提供传感器输出。

Description

磁致伸缩应变仪传感器

技术领域

本发明涉及应变仪传感器。

背景技术

磁阻效应是由于磁场的存在导致的磁阻(MR)材料的电阻率的改变，且各向异性磁阻(AMR)传感器包括感测AMR效应的MR材料。磁阻表达为由于磁化导致的电阻改变ΔR除以标称电阻R。ΔR是磁化与在MR材料中流动的电流方向之间的角度的函数。

AMR传感器包括薄MR膜。举例来说，透磁合金(permalloy)是约80％的Ni及20％的Fe，或透磁合金80膜粗略地是80％的镍、15％的铁及5％的钼。如本文中所使用，材料的％全是重量百分比。存在在磁性膜的平面中沿一个方向具有对磁化能量的高需要的难磁化轴，且指示磁偏好方向的易磁化轴正交于所述膜平面中的难磁化轴。AMR传感器提供所述传感器见证的磁场改变的稳健非接触测量，其中AMR传感器可检测磁场的存在、强度及/或方向。

在典型AMR传感器应用中，MR材料是具有顶侧电连接的铁磁材料(例如镍铁(NiFe))，所述顶侧电连接用于检测存在于MR材料的平面中的磁场分量。在一些应用中，MR材料安置于衬底(例如硅)的表面上成蛇形阵列。MR材料的蛇形图案可电连接成惠斯登(Wheatstone)电桥布置(4个电阻器)或一对惠斯登电桥，以便响应于MR元件的平面中的磁场分量的强度的改变而感测MR材料电阻器的电阻的改变。为了监测MR材料电阻器的电阻的改变，位于同一芯片上的相关联组件(例如放大器)通常连接在一起以形成电路，所述电路提供表示MR感测元件电阻器的平面中的磁场的强度的输出信号。

AMR传感器的设计者有意地选择具有尽可能低的磁致伸缩的MR材料，这是因为磁致伸缩效应可改变所测量电阻而导致感测误差。MR材料合金的确切组合物可经选择以尝试获得0磁致伸缩值，例如约81.5％的Ni。举例来说，常规透磁合金膜(约20％的Fe及80％的Ni)尽管具有相对高磁阻值，但通常具有<<1百万分率(ppm)的磁致伸缩系数(λ)。

发明内容

提供本发明内容以按简化形式引入下文在包含所提供图式的具体实施方式中进一步描述的所揭示概念的精选。本发明内容不打算限制所主张的标的物的范围。

所揭示方面包含应变仪传感器，所述应变仪传感器包括衬底、所述衬底上包括磁阻材料的至少一个电阻器。所述磁阻材料展现≥|2|分率ppm的λ值且还展现具有≥2％ΔR/R的各向异性磁阻的AMR效应。常规AMR材料(例如上文所描述的透磁合金)具有识别为不适于用作应变仪传感器的<<1ppm的λ值。所述应变仪传感器由单个层的所述磁阻材料组成。

所述应变仪传感器包含用以提供传感器输入的到所述电阻器的至少第一触点及用以提供传感器输出的到所述电阻器的第二触点。所述应变仪传感器可包括电连接成惠斯登电桥架构的第一、第二、第三及第四电阻器。还揭示包含封装IC的IC，所述IC包括用于感测施加到所述IC的应变的应变仪传感器，所述应变由所述应变仪传感器通过改变所述应变仪传感器的电阻的其所得磁阻改变而感测，所述应变仪传感器耦合到补偿电路，所述补偿电路产生补偿所述同一IC上的传感器或谐振器的应变诱发的其输出参数的移位的补偿信号。

附图说明

现在将参考未必按比例绘制的附图，其中：

图1A是配置为包括由磁致伸缩材料层制成的4个电阻器的惠斯登电桥的磁致伸缩应变仪传感器的俯视图描绘，且图1B展示图1A中的应变仪传感器的等效电路，其将来自惠斯登电桥的输出展示为输出电压(Vo)。

图2A到E是展示根据实例性方面的形成IC的实例性方法的处理进程的横截面图，所述IC包含所揭示应变仪传感器，所述所揭示应变仪传感器用于通过改变所述传感器的电阻的其所得磁阻改变而感测施加到所述IC的应变，所述传感器耦合到补偿电路，所述补偿电路产生补偿所述IC上的传感器或谐振器的应变诱发的其输出参数的移位的补偿信号。

图3是包含耦合到补偿电路的所揭示应变仪传感器的IC的横截面图，所述补偿电路产生补偿信号，所述补偿信号补偿展示为图2E中的IC的IC上的传感器或谐振器的应变诱发的其输出参数的移位，以提供封装IC。

图4A、B及C展示针对Ni_{85％到90％}Fe_{10％到15％}合金而展示的所揭示应变仪传感器的一种可能磁致伸缩材料的λ、磁阻及(磁晶各向异性)K₁值。

具体实施方式

参考图式描述实例性方面，其中使用相似参考编号来标示类似或等效元件。动作或事件的所图解说明排序不应视为限制性的，这是因为一些动作或事件可以不同次序发生及/或与其它动作或事件同时发生。此外，可不需要一些所图解说明动作或事件来实施根据本发明的方法。

并且，如本文中所使用的未进一步限制条件的术语“耦合到”或“与”…“耦合”(及类似术语)打算描述间接或直接电连接。因此，如果第一装置“耦合”到第二装置，那么所述连接可通过其中在路径中仅存在寄生现象的直接电连接或通过经由包含其它装置及连接的介入物项的间接电连接。对于间接耦合，介入物项通常不修改信号的信息但可调整其电流电平、电压电平及/或功率电平。

所揭示方面认识到，一些基于IC的产品对可在IC处理或其组装封装期间产生的应力或应变是敏感的。应力定义为每单位面积的阻力，而应变定义为每单位面积的材料变形，如长度比ΔL/L。应力及应变因此已知为通过取决于材料而变化的称作杨氏模量(Young'sModulus)(或弹性模量)的常数彼此相关，使得本文中将使用应变，但也可使用应力。

举例来说，针对体声波(BAW)谐振器装置，其谐振频率可用作IC上的时钟，其中所述时钟可由于特别是针对封装IC可显著变化的应变而经历频移。BAW谐振器包括夹在两个电极之间且与周围介质声隔离的压电材料，其中应变诱发的谐振频率的移位可导致定时误差。本文中因此认识到，使芯片上应变传感器测量应变以使得芯片上的补偿电路能够提供用于补偿应变对IC上的传感器或谐振器的输出参数的影响的补偿信号是合意的。

已知集成应变仪传感器包含当前在生产的基于压阻效应的半导体应变仪及当前在研究的基于磁致伸缩效应的磁致伸缩应变仪。半导体应变仪具有约100的高仪表因数(GF)，且可集成于半导体IC上。如此项技术中已知，GF(或应变因数)是应变仪的优值，其是电阻的相对改变ΔR(由应变导致)/R(未变形，即，无应变)与所施加机械应变(ε)的比率。然而，半导体应变仪性能可不利地受电阻的温度相依性影响。磁致伸缩应变仪具有变压器架构，且提供反映透磁率的改变的输出信号，使得其因此具有透磁率的温度相依性。用以形成集成磁致伸缩应变仪的过程也是复杂的。金属应变仪对应变不敏感(即，约2的低GF)，且不适于测量局部应变。

所揭示应变仪传感器基于以下认识：敏感应变仪传感器可使用磁致伸缩材料实现，所述磁致伸缩材料具有≥2％ΔR/R的相对高磁阻(因此具有高输出信号)及相对高磁致伸缩两者，使得可从测量电阻的改变而确定所施加应力。所述应变仪传感器由单个层的所述磁阻材料组成。磁致伸缩材料具有大于或等于(≥)|2|ppm的通常介于2ppm与100ppm之间的范围内的λ，其可为正或负的。

所揭示应变仪传感器不同于涉及无法从单个磁性层获得的效应的巨磁阻(GMR)及隧穿磁阻(TMR)传感器。此外，GMR及TMR传感器各自需要相应磁性层以不同方式操作，其中GMR及TMR效应使用两个磁性层的磁化之间的角度差异。

可用于所揭示应变仪传感器的一类磁致伸缩材料是比透磁合金更富有Ni(较高％)的Ni-Fe合金，且一种特定实例性Ni-Fe合金材料是具有约-10ppm(比透磁合金高得多)的λ及约5％的磁阻的85％到90％的Ni/10％到15％的Fe合金(如上文所提及，本文中的所有％均是重量百分比)。可使用的其它磁致伸缩材料包含具有高磁致伸缩及高磁阻的材料(除了85％到90％的Ni，10％到15％的Fe)，包括具有约-34ppm的λ及约2％的磁阻的Ni，及具有约-30ppm的λ及约5％的磁阻的90％的Ni/10％的Co合金。所揭示应变仪传感器还可使用其它磁致伸缩材料。磁致伸缩材料层的厚度可通常介于10nm与1,000nm之间。

另外，将应变仪传感器配置成可选惠斯登电桥配置可基本上去除电阻的温度相依性。(参见下文所描述的图1A及1B)。虽然仍存在磁阻的温度相依性，但与电阻的温度相依性相比，磁阻的温度相依性较不敏感。此外，如下文所描述，输出电压的温度相依性可进一步通过使用所施加电流偏置惠斯登电桥替代对惠斯登电桥的常规电压偏置而抑制。

所揭示方面包含独立的基于磁致伸缩材料的应变仪传感器及与其它传感器或谐振器及应变补偿电路一起集成于同一IC上的集成应变仪传感器。通过测量例如成可去除电阻的温度相依性的惠斯登电桥配置的所揭示应变仪传感器的电阻的改变，可确定所施加应变。举例来说，可使用具有特定磁致伸缩材料的经验数据的查找表来将ΔR值转换为应变值。不需要施加常规外部磁场以测量透磁率的改变，这是因为电阻的改变替代地用于检测所施加的应变。

图1A展示形成于衬底208上的配置为包括各自由磁致伸缩材料层制成的4个电阻器(展示为R₁、R₂、R₃及R₄)的惠斯登电桥的磁致伸缩应变仪传感器100的俯视图描绘，所述磁致伸缩材料层也是磁阻性的，且图1B展示所述应变传感器的等效电路，其将来自电桥的输出展示为Vo。磁阻材料电阻器将通常处于惠斯登电桥布置。电桥电阻器元件在跨越具有磁致伸缩/磁阻材料薄膜的裸片施加磁场(M)时改变其电阻，所述磁致伸缩/磁阻材料薄膜通常为10nm到1,000nm厚，其形成电阻器R₁到R₄。电阻器R₁、R₂、R₃及R₄全部展示为包括多个间隔开的磁阻材料条带。所述条带中的每一者彼此间隔开且通常通过金属彼此串联电连接。通常使用条带，因为其提供对电流流动方向的良好控制。

图1A中所展示的与等效电路上的惠斯登电桥的电阻器上的各种节点接触的连接线(例如110)通常是金属迹线。如图1B中所展示，R₁及R₃的电阻(展示为R+ΔR)由于其在磁致伸缩/磁阻材料中流动的其电流方向相对于具有图1A中所展示的实例性定向的所施加M的角度(θ)而增加，且R₂及R₄的电阻(展示为R-ΔR)由于其相对于所施加M的角度(θ)而减小。来自电力供应器的偏置电压(在图1B中展示为V_B)被施加到顶部节点，且Vout(展示为Vo)被感测且用于以下方程式中，其中针对电阻器R是电阻，ΔR是由于M导致的R的改变，且磁阻(下文展示为MR’，因为本文中使用MR作为磁阻材料)是M相对于电阻器的角度的函数(为cos2θ)：

Vo＝(ΔR/R)V_B＝(V_B/2)MR’cos2θ

在以上V_O方程式中，不存在对电阻器的电阻的Vo相依性。或者，V_O测量可为基于电流的，其中所施加电流被展示为I_B。

Vo＝(ΔR/R)I_BR＝(I_B/2)R(T)MR’(T)cos2θ

此处，T是温度，且R(T)经见证为随T增加而增加，且MR’(T)经见证为随T增加而减小，这使使用电流偏置的来自电桥的Vo测量得以温度补偿。

IC上的功能电路可将电压施加到惠斯登电桥上或替代地充当用以施加电流的电流源。耦合到惠斯登电桥电压输出的输出电路可包含具有低噪声属性的低噪声放大器(LNA)以放大通常处于约20μV或更小的电平的Vo传感器输出信号。另外，惠斯登电桥可具有某种电压偏移，因为电阻器通常不被完美匹配。

图2A到E是展示根据实例性方面的形成IC 200(图2E中所展示的IC 200)的实例性方法的过程进程的横截面图，IC 200包含所揭示应变仪传感器100’及传感器或谐振器装置185，传感器或谐振器装置185使其应变通过补偿电路180依据从应变仪传感器100’接收的用于补偿的数据得以补偿。所描述的过程是用以形成应变仪传感器装置100’的类似薄膜电阻器(TFR)的过程，使得仅存在对用以形成IC的现有半导体过程流程(通常是互补金属氧化物半导体(CMOS)过程)的最小改变。

图2A展示至少具有半导体表面层209(例如，外延层)的衬底208，其中形成展示为块的包括形成于半导体表面层209中的多个晶体管的补偿电路180。衬底208及/或半导体表面层209可包括硅、硅-锗或其它半导体材料。

补偿电路180通常包括全部形成于半导体表面层209中的放大器、滤波器、比较器及查找表或数字计算逻辑，所述查找表或数字计算逻辑提供IC上的待被应变补偿的传感器或谐振器装置(参见图2D中所展示的传感器或谐振器装置185)的应变与输出参数之间的关系。半导体表面层209上存在下部金属堆叠230，且下部金属堆叠230上存在层间电介质(ILD)层240。

图2B展示在沉积相应层以稍后在ILD层240上形成经图案化应变仪传感器100’(161、162、163)的过程中IC。应变仪传感器通常包括从晶种层161开始沉积、然后沉积磁致伸缩材料层162、然后沉积顶盖层163的层堆叠。层161到163可在一个沉积系统中在无中断真空的情况下沉积。在另一方面中，晶种层161可在第一沉积工具中沉积，且然后移动到用于沉积磁致伸缩材料层162及顶盖层163的第二沉积工具。在此另一方面中，在沉积磁致伸缩材料层162之前，可使用预溅射蚀刻来蚀刻晶种层161的表面以移除可能形成的任何氧化物层。

晶种层161为磁致伸缩材料层162提供晶种(例如Ni_88％Fe_12％)以促进其粘合且避免扩散。顶盖层163可包括电介质材料，例如氮化铝(AlN)。顶盖层163还可包括导电材料，例如Ta或氮化钽(TaN)。

在一个方面中，晶种层161包括TaN层。晶种层161还可包括Ta、Ir、Mn、Ti或SiN。晶种层161的厚度可为50A到300A，例如，可如上文所描述在沉积磁致伸缩材料层162之前将100A的经溅射TaN溅射蚀刻到大约60A的较低厚度值。在一个特定方面中，晶种层161包括TaN，磁致伸缩材料层162包括85％到90％的Ni/10％到15％的Fe，且顶盖层163包括AlN。

然后将传感器堆叠图案化(光刻，然后蚀刻)以提供应变仪传感器100’，其中图2C中展示蚀刻后结果。一个方面是针对传感器堆叠的所有层163、162、161的单步骤图案化及蚀刻。在另一方面中，首先使用掩模来干式(或湿式)蚀刻晶种层161。此晶种层掩模可比磁致伸缩材料层162掩模(其也蚀刻顶盖层163)稍大(例如，≥0.1μm)以提供晶种层161从磁致伸缩材料层162向外的小(例如，0.2μm)的延伸。然后可共同湿式蚀刻或共同干式蚀刻磁致伸缩材料层162及顶盖层163。传感器堆叠可电连接成惠斯登电桥布置。

图2D展示在形成传感器或谐振器装置185之后的过程中IC，传感器或谐振器装置185使其应变通过补偿电路180得以补偿。在一个方面中，传感器或谐振器装置185包括BAW谐振器装置。尽管未展示，但存在用于补偿电路180上的接触节点的通孔。此外，可首先且可在应变仪100’下面或上面形成传感器或谐振器装置185。

图2E展示在沉积另一ILD层260及形成顶部金属层之后的过程中IC，所述顶部金属层包含用于接触耦合到耦合迹线(未展示)的应变仪传感器100’的接触垫281、282，所述耦合迹线将应变仪传感器100’的触点耦合到补偿电路180的输入。顶部金属层还将补偿电路180的输出耦合到与传感器或谐振器装置185的输入接触的接触垫287、288。顶部金属层可包括铝(或铝合金)或铜。然后通常跟着钝化外涂层(PO)，后续接着图案化所述PO。PO层包括电介质层，例如氧化硅、氮化硅或SiON。

图3是包含耦合到补偿电路的所揭示应变仪传感器的所揭示封装IC 300的横截面图，所述补偿电路产生补偿信号，所述补偿信号补偿也在图2E中展示的展示为IC 200的IC上的传感器或谐振器的应变诱发的其输出参数的移位，所述IC可成塑料小轮廓集成电路(SOIC)或四方扁平封装(QFP)封装。封装IC 300具有通过裸片附接材料315附接到引线框架裸片垫310的IC 200。接合线316被展示为将IC 200上的接合垫接合到展示为由环氧模制化合物320囊封的引线框架的引线318。

可最小化应变仪传感器的其它磁各向异性，使得应变可独自导致磁阻材料的磁阻性质的改变。举例来说，磁阻材料条带之间的间距可≤2μm，且条带的宽度可较宽以减小总体形状各向异性，例如≥10μm。在应变仪传感器制作期间可通过在磁致伸缩材料的沉积期间关断到电磁体的电流而避免磁对准以减小所诱发沉积时的磁晶各向异性。

实例

进一步通过以下特定实例图解说明所揭示方面，以下特定实例不应视为以任何方式限制本发明的范围或内容。

通常应使用如上文所描述的具有低磁晶各向异性的磁性材料来减小磁晶各向异性。所揭示实例性材料是在本实例中所描述的85％到90％的Ni/10％到15％的Fe合金。针对在图4A、4B及4C中由垂直虚线展示的此材料，λ是约-10ppm，MR’是约5％，且K₁是约-10x10³ergs/cm³。此材料的GF是约80。针对已知透磁合金(约80％的Ni，平衡Fe)，λ可经见证为非常接近于零，这使其不可用于应变仪感测。

可使用所揭示方面来形成可集成到用以形成各种不同装置及相关产品的各种组装流程中的半导体裸片。半导体裸片可包含在其中的各种元件及/或在其上的层，包含势垒层，电介质层，装置结构，包含源极区域、漏极区域、位线、基极、射极、集极、导电线、导电通孔的有源元件及无源元件等。此外，半导体裸片可通过包含双极、绝缘栅极双极晶体管(IGBT)、CMOS、BiCMOS及MEMS的各种过程形成。

本发明所涉及的技术领域的所属领域的技术人员将了解，在所主张发明的范围内许多其它方面及所揭示方面的变化形式为可能的，且可在不背离本发明的范围的情况下对所描述实施例做出其它添加、删除、替代及修改。

Claims (22)

1.一种应变仪传感器，其包括：

衬底；

所述衬底上的至少一个电阻器，其包括磁致伸缩材料，所述磁致伸缩材料展现大于或等于(≥)|2|ppm的磁致伸缩系数λ及具有大于或等于(≥)2％ΔR/R的各向异性磁阻的各向异性磁阻效应，其中ΔR是磁化导致的电阻改变，且R是标称电阻，且其中所述应变仪传感器由单个层的所述磁致伸缩材料组成；及

用以提供传感器输入的到所述电阻器的至少第一触点及用以提供传感器输出的到所述电阻器的第二触点。

2.根据权利要求1所述的应变仪传感器，其中所述λ大于或等于(≥)|5|ppm。

3.根据权利要求1所述的应变仪传感器，其中所述磁致伸缩材料包括Ni-Fe合金，所述Ni-Fe合金包括重量百分比为85％到90％的Ni及重量百分比为10％到15％的Fe。

4.根据权利要求1所述的应变仪传感器，其中所述磁致伸缩材料包括Ni或Ni合金。

5.根据权利要求1所述的应变仪传感器，其中所述磁致伸缩材料具有10nm到1,000nm的厚度。

6.根据权利要求1所述的应变仪传感器，其中所述至少一个电阻器包括电连接成惠斯登电桥架构的第一、第二、第三及第四所述电阻器，其中每一所述第一、第二、第三及第四电阻器包括多个间隔开的条带。

7.根据权利要求6所述的应变仪传感器，其中所述多个条带之间的间距小于或等于(≤)2μm，且其中所述多个条带的宽度大于或等于(≥)10μm。

8.根据权利要求1所述的应变仪传感器，其中所述衬底至少包含半导体表面，所述半导体表面进一步包括所述半导体表面上通过补偿电路耦合到所述应变仪传感器的另一感测装置或谐振器。

9.根据权利要求8所述的应变仪传感器，其中所述另一感测装置包括体声波(BAW)谐振器装置。

10.一种形成集成电路的方法，其包括：

提供衬底；及

通过以下操作在所述衬底上形成应变仪传感器：

在所述衬底(电阻器)上形成至少一个电阻器，所述至少一个电阻器包括经图案化磁致伸缩材料，所述磁致伸缩材料展现大于或等于(≥)|2|ppm的磁致伸缩系数λ及具有大于或等于(≥)2％ΔR/R的各向异性磁阻的各向异性磁阻效应，其中ΔR是磁化导致的电阻改变，且R是标称电阻，且其中所述应变仪传感器由单个层的所述磁致伸缩材料组成，及

形成用以提供传感器输入的到所述电阻器的至少第一触点及用以提供传感器输出的到所述电阻器的第二触点。

11.根据权利要求10所述的方法，其中所述λ大于或等于(≥)|5|ppm。

12.根据权利要求10所述的方法，其中所述磁致伸缩材料包括Ni-Fe合金，所述Ni-Fe合金包括重量百分比为85％到90％的Ni及重量百分比为10％到15％的Fe。

13.根据权利要求10所述的方法，其中所述至少一个电阻器包括电连接成惠斯登电桥架构的第一、第二、第三及第四所述电阻器，其中每一所述电阻器包括多个间隔开的条带。

14.根据权利要求10所述的方法，其中所述衬底至少包含半导体表面，所述半导体表面进一步包括所述半导体表面上通过补偿电路耦合到所述应变仪传感器的另一感测装置或谐振器。

15.根据权利要求10所述的方法，其中所述方法避免磁对准，包含在所述磁致伸缩材料的沉积期间关断到电磁体的电流。

16.一种应变补偿集成电路IC，其包括：

衬底，其至少包括半导体表面；

应变仪传感器，其位于所述半导体表面上，用于感测施加到所述IC的应变，包括：

至少一个电阻器，其包括磁致伸缩材料，所述磁致伸缩材料展现大于或等于(≥)|2|ppm的磁致伸缩系数λ及具有大于或等于(≥)2％ΔR/R的各向异性磁阻的各向异性磁阻效应，其中ΔR是磁化导致的电阻改变，且R是标称电阻，且其中所述应变仪传感器由单个层的所述磁致伸缩材料组成；及

用以提供传感器输入的到所述电阻器的至少第一触点及用以提供传感器输出的到所述电阻器的第二触点，

所述传感器输入及所述传感器输出耦合到补偿电路，所述补偿电路补偿所述IC上的第二应变传感器或谐振器的应变诱发的其输出参数的移位。

17.根据权利要求16所述的应变补偿集成电路IC，其中所述至少一个电阻器包括电连接成惠斯登电桥架构的第一、第二、第三及第四所述电阻器，其中每一所述电阻器包括多个间隔开的条带。

18.根据权利要求17所述的应变补偿集成电路IC，其中所述多个条带之间的间距小于或等于(≤)2μm，且所述多个条带的宽度大于或等于(≥)10μm。

19.根据权利要求16所述的应变补偿集成电路IC，其中所述第二应变传感器或谐振器装置包括体声波(BAW)谐振器装置，且其中所述补偿电路提供频率补偿。

20.根据权利要求16所述的应变补偿集成电路IC，其进一步包括封装，其中所述IC在所述封装内。

21.根据权利要求16所述的应变补偿集成电路IC，其中所述λ大于或等于(≥)|5|ppm。

22.根据权利要求16所述的应变补偿集成电路IC，其中所述磁致伸缩材料包括Ni-Fe合金，所述Ni-Fe合金包括重量百分比为85％到90％的Ni及重量百分比为10％到15％的Fe。