CN110033801A - 一种用于磁性随机存储器的冗余参照布局电路 - Google Patents
一种用于磁性随机存储器的冗余参照布局电路 Download PDFInfo
- Publication number
- CN110033801A CN110033801A CN201810027177.9A CN201810027177A CN110033801A CN 110033801 A CN110033801 A CN 110033801A CN 201810027177 A CN201810027177 A CN 201810027177A CN 110033801 A CN110033801 A CN 110033801A
- Authority
- CN
- China
- Prior art keywords
- referring
- unit
- memory unit
- magnetic tunnel
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种用于磁性随机存储器的冗余参照布局电路,用于读取所述磁性随机存储的数据记忆单元,包括参照单元、电流镜、控制限流电路、参照选择开关和比较器;所述参照选择开关选择所述参考单元中的参照列,通过所述电流镜进行参照平均处理,得到平均电位VP和所述记忆单元待测磁性隧道结电位VMTJ,并发送到所述比较器进行比较,读出数据记忆单元内的数据。本发明改进了由于个别不良参照磁性隧道结的存在,使得大量以此为参照的数据记忆单元不能准确读取的问题,把含有不良参照磁性隧道结排除最终的参照以外,从而提高了数据读取的准确性。
Description
技术领域
本发明属于半导体芯片存储器领域中的存储器的数据读写方法,尤其涉及一种用于磁性随机存储器的冗余参照布局电路。
背景技术
磁性随机存储器(MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度,且可以被无限次的重复写入。
一个磁性随机存储器是由阵列的磁电阻记忆单元组成。每个磁电阻记忆单元包含了一个叫磁性隧道结(MTJ)的结构。磁性隧道结是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。其中一层铁磁材料是具有固定磁化方向的参考层,另一层铁磁材料则是可变磁化方向的记忆层,它的磁化方向可以和固定磁化层相平行或反平行。磁性隧道结的电阻值取决于这两层铁磁性材料的磁化方向:它们方向一致则磁性隧道结电阻就低,反之磁性隧道结电阻就高。一般高电阻态为逻辑“1”,低电阻态为逻辑“0”。改变记忆层的磁化方向就改变了磁性隧道结的电阻态,而检测磁性隧道结的电阻态就可以知道磁电阻记忆单元内的存储内容。
不同的磁性随机存储器采用不同的方法来改变记忆层的磁化方向。第一代场转换磁性随机存储器是用较大电流在磁性隧道结产生磁场来改变记忆层的磁场方向。新的自旋扭矩转换磁性随机存储器(STT MRAM)是使用电流脉冲直接穿过磁性隧道结,电流的方向可以改变记忆层的磁化方向,从而决定了磁性隧道结的电阻态和磁电阻记忆单元的逻辑态。这种新型的磁性随机存储器不仅能耗非常低,而且由于所需的转换电流可以随着磁性隧道结的尺寸减小而减小,因此可以适合未来半导体芯片结点尺寸进一步缩小的需求。但是随着磁性随机存储器内的磁性隧道结尺寸不断缩小,对制造的工艺要求也越来越高,现有工艺下磁电阻的均匀性也越来越差。
读取磁电阻记忆单元的数据,就是要检测其磁性隧道结是处在高电阻态“1”还是低阻态“0”。为了准确区分电阻态,磁性隧道结要求达到高的的磁电阻率(电阻差与低电阻的比值)。磁性随机存储器的磁性隧道结的高低阻态分布是一个双钟型曲线,如图1所示。而且由于磁性隧道结磁电阻率也存在着不均匀性,磁性隧道结高阻态相对与低组态具有更大的标准差,所以这个双钟型曲线并不是以中点阻值左右对称的。在对应于一定的容错率下,参照的可选择范围如图1所示。
现有的读取技术一般采用以平均中点电阻值作为参照来确定待测磁性隧道结的电阻态的方法:平均同一字线上一定数量的高电阻态和一定数量的低阻态磁性隧道结来作为参照电阻值与被检测的磁性隧道结电阻值相比较。在典型的磁性隧道结阵列排布方法中,一个字上的各位记忆单元物理位置相邻地排布在一个字线行上,并以字为单位组成阵列。参照电阻值是一个字上所有磁性隧道结的平均阻值。如果该存储器一个字为32位,每个参照电阻值是32个磁性隧道结的平均阻值。平均多个磁性隧道结阻值的方法一定程度上可以减小由于电阻标准差较大而导致的参照电阻偏离中值的问题。但是在磁性隧道结的电阻标准差比较大,或者其良率不是非常高的情况下,个别被平均的磁性隧道结有可能电阻值很高或很低,甚至断路或断路,而使得参照电阻值完全偏离高电阻态和低阻态的中值。如果一个参照的电阻值偏离了参照范围,将会使得所有以此为参照的待测磁性隧道结读取可能发生错误。
发明内容
针对现有技术的上述缺陷,本发明的目的在于提供一种用于磁性随机存储器的冗余参照布局电路,使用新的参照电阻排布和数据读取方法,运用冗余参照列来消除此不良参照磁性隧道结的影响,改进了由于个别不良参照磁性隧道结的存在,使得大量以此为参照的数据记忆单元不能准确读取的问题。
为实现上述目的,本发明提供一种用于磁性随机存储器的冗余参照布局电路,用于读取所述磁性随机存储的记忆单元,所述电路包括参照单元、电流镜、控制限流电路、参照选择开关和比较器;
所述参照单元,由参照列Ref1、Ref2、…..、Refn组成;
所述电流镜由一组等同的PMOS管P1、PR1、PR2、…..、PRn组成;
控制限流电路由同样的栅极电压Vclamp控制的一组等同的NMOS管N1、NR1、NR2、…..、NRn组成;
参照选择开关,对输入的参照列进行选择,包括PMOS管PK1和NMOS管NK1,同一个开关信号K1控制;
所述参照选择开关选择所述参考单元中的参照列,通过所述电流镜进行参照平均处理,得到平均电位VP(A点电位)和所述记忆单元待测磁性隧道结电位VMTJ(B1点电位),并将所述平均电位VP和待测磁性隧道结电位VMTJ发送到所述比较器进行比较,读出所述数据记忆单元R内的数据。
进一步地,所述开关控制器由多组与PK1、NK1等同的组合PK2、…..、PKn,NK2、…..、NKn构成。、PK2、…..、PKn、NK2、…..、NKn由每一对PKi和NKi,其中i=1,2,…..,n。
进一步地,所述记忆单元R为多个位线的记忆单元阵列时,共享同一组所述参照单元,所述电流镜、控制限流单元和所述比较器个数与所述记忆单元阵列中所述记忆单元个数相同,所述多路电流镜和所述控制限流单元分别并联连接,每一个存储单元对应一路所述电流镜、控制限流单元和比较器,该路电流镜对所述参照单元进行参照平均,得到平均电位和该路存储单元待测磁性隧道结电位发送到该路比较器进行比较,使得多个位线的所述记忆单元阵列可以通过共享的同一组所述参照单元同时进行读出。
本发明还提供了一种用于磁性随机存储器的冗余参照布局电路的记忆单元读取方法,具体包括如下步骤:
S1.初始化磁性随机存储器,n为参照列数,k为冗余参照列,检测参照列中每一个参照,挑选出n-k个磁性隧道结良率最好的参照列;
S2.对所述n-k列磁性隧道结写入相应的高阻态和低阻态,并存放在参照列选择器内;
S3.所述磁性随机存储器通过行地址选中需要读取的位记忆单元阵列;
S4.通过列解码器选中所述位记忆单元阵列中的记忆单元,并作为比较器一端的输入信号;
S5.通过参照平均电路平均所述参照列选择器内n-k列参照磁性隧道结,并作为所述比较器另一端的输入信号;
S6.所述比较器对所述两端输入信号进行比较,输出所述记忆单元内的数据。
进一步地,多位线数据记忆单元阵列可以共享同一组参照单元同时读出,具体方法如下:
每一个存储单元对应一路参照平均电路和比较器,每一路参照平均电路并联连接;
该路参照平均电路对所述参照单元进行参照平均,得到平均电位和该路存储单元待测磁性隧道结电位发送到该路比较器进行比较,使得多个位线的所述记忆单元阵列可以通过共享的同一组所述参照单元同时进行读出。
本发明改进了由于个别不良参照磁性隧道结的存在,使得大量以此为参照的数据记忆单元不能准确读取的问题。把含有不良参照磁性隧道结排除最终的参照以外,从而大大提高了数据读取的准确性。
附图说明
图1是磁性随机存储器的磁性隧道结的高低阻态分布图。
图2是本发明一较佳实施例的用于磁性随机存储器的冗余参照布局电路结构示意图。
图3是本发明一较佳实施例的参照及及记忆单元阵列排布示意图。
图4是本发明一较佳实施例的用于磁性随机存储器的冗余参照布局方法流程示意图。
图5是本发明一较佳实施例的用于磁性随机存储器的冗余参照信号读取流程示意图。
具体实施方式
下面对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
磁性随机存储器包含大量的磁记忆单元组成的阵列,每个磁性隧道结可以存储高阻态1或低阻态0。同时磁性随机存储器中也包含一定数量的磁性隧道结参照,他们的阻态预先设定,用来与记忆单元比较阻值从而检测记忆单元的内容。如果一个参照磁性隧道结为不良磁性隧道结,即其处于断路或断路状态,那么当它与其他正常参照磁性隧道结做电阻值平均后的参照值很有可能偏离正常参照范围,而影响大量记忆元数据的正确读取。
本实施例公开一种用于磁性随机存储器的冗余参照布局电路,用于读取所述磁性随机存储的记忆单元,如图2所示,所述电路包括参照单元1、电流镜2、控制限流电路3、参照选择开关4、比较器5:
参照单元1,由参照列Ref1、Ref2、…..、Refn组成,它们是参照阵列中的不同列被字线选出的一行。
电流镜2,由一组等同的PMOS管P1、PR1、PR2、…..、PRn组成。
控制限流单元3,由同样的栅极电压Vclamp控制的一组等同的NMOS管N1、NR1、NR2、…..、NRn组成,起到限流作用。
参照选择开关4,对输入的参照单元1的参照列进行选择,包括PMOS管PK1和NMOS管NK1,由同一个开关信号K1控制,其中,K1n是K1的反相,如果第一列经过测试有坏单元,可以把这一列关断,并同时关断对应的一路电流镜2,保证这组参照单元1的平均是正确的。
开关控制器4可以有多组与PK1、NK1等同的组合构成,即PK2、…..、PKn,NK2、…..、NKn。
参照选择开关4选择参照单元1中的参照列,通过电流镜2进行参照平均处理,得到平均电位VP(A点电位)和待测磁性隧道结电位VMTJ(B1点电位),并将所述平均电位VP(A点电位)和待测磁性隧道结电位VMTJ(B1点电位)发送到比较器5进行比较,读出记忆单元R内的数据。
当数据记忆单元R为多个位线的记忆单元阵列时,共享同一组参照单元1,电流镜2、控制限流单元3和所述比较器5个数与所述记忆单元阵列中所述记忆单元个数相同,多路电流镜2和控制限流单元3并联连接,每一个记忆单元对应一路电流镜2、控制限流单元3和比较器5,该路电流镜对所述参照单元进行参照平均,得到平均电位和该路存储单元待测磁性隧道结电位发送到该路比较器进行比较,使得多个位线的所述记忆单元阵列可以通过共享的同一组参照单元1同时进行读出。
磁性随机存储器的参照及位记忆单元阵列布局如图3所示,将属于不同字的同一位记忆单元排布在一起成一阵列,一个字含有a位,则会有a个阵列。同一字的不同位记忆单元被安排在不同阵列的同一相对位置上。在记忆单元阵列间均匀安排若干个参照列。参照列的个数一般小于记忆单元阵列数。同属一行的参照磁性隧道结将经过选择和平均,作为在此行上所有记忆元的参照来判断记忆元的阻态。这样的均匀分布的参照磁性隧道结具有与记忆元磁性隧道结较接近的阻值标准差,从而有较接近的中值,读取结果更准确。而且较少的参照列被较多的位记忆单元中大量的记忆单元共用,参照磁性隧道结个数与数据记忆单元个数之比率可以非常低,减小了单位容量的面积,对小容量的存储器尤为有利。
本实施例公开的用于磁性随机存储器的冗余参照布局电路读取记忆单元阵列的方法具体流程如图4所示,包括如下步骤:
步骤1.初始化磁性随机存储器,n为参照列数,k为冗余参照列,检测参照列中每一个参照,挑选出n-k个磁性隧道结良率最好的参照列。
如图5所示,实际的参照列数为n,其中k列为冗余参照列,参与平均的参照列数为n-k。
步骤2.对所述n-k列磁性隧道结写入相应的高阻态和低阻态,并存放在参照列选择器内。
步骤3.所述磁性随机存储器通过行地址选中需要读取的位记忆单元阵列;
步骤4.通过列解码器选中所述位记忆单元阵列中的记忆单元,并作为比较器一端的输入信号。
步骤5.通过参照平均电路平均所述参照列选择器内n-k列参照磁性隧道结,并作为所述比较器另一端的输入信号。
参照列选择器从所有n列参照列中选择正确的n-k列送入参照平均电路中。这样就把含有不良参照磁性隧道结排除最终的参照以外,从而大大提高了数据读取的准确性。
步骤6.所述比较器对所述两端输入信号进行比较,输出所述记忆单元内的数据。
多位线数据记忆单元阵列可以共享同一组参照单元同时读出,具体方法如下:
每一个存储单元对应一路参照平均电路和比较器,每一路参照平均电路并联连接;
该路参照平均电路对所述参照单元进行参照平均,得到平均电位和该路存储单元待测磁性隧道结电位发送到该路比较器进行比较,使得多个位线的所述记忆单元阵列可以通过共享的同一组所述参照单元同时进行读出。
以上实施例公开的用于磁性随机存储器的冗余参照布局电路,使用新的参照电阻排布和数据读取方法,运用冗余参照列来消除此不良参照磁性隧道结的影响,改进了由于个别不良参照磁性隧道结的存在,使得大量以此为参照的数据记忆单元不能准确读取的问题。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此,凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
Claims (4)
1.一种用于磁性随机存储器的冗余参照布局电路,用于读取所述磁性随机存储的记忆单元,其特征在于,所述电路包括参照单元、电流镜、控制限流电路、参照选择开关和比较器;
所述参照单元,由参照列Ref1、Ref2、…..、Refn组成;
所述电流镜由一组等同的PMOS管P1、PR1、PR2、…..、PRn组成;
控制限流电路由同样的栅极电压Vclamp控制的一组等同的NMOS管N1、NR1、NR2、…..、NRn组成;
参照选择开关,对输入的参照列进行选择,包括PMOS管PK1和NMOS管NK1,同一个开关信号K1控制;
所述参照选择开关选择所述参考单元中的参照列,通过所述电流镜进行参照平均处理,得到平均电位VP(A点电位)和所述记忆单元待测磁性隧道结电位VMTJ(B1点电位),并将所述平均电位VP和待测磁性隧道结电位VMTJ发送到所述比较器进行比较,读出所述数据记忆单元R内的数据。
2.如权利要求1所述的用于磁性随机存储器的冗余参照布局电路,其特征在于,所述开关控制器由多组与PK1、NK1等同的组合PK2、…..、PKn,NK2、…..、NKn构成。、PK2、…..、PKn、NK2、…..、NKn由每一对PKi和NKi,其中i=1,2,…..,n。
3.一种用于磁性随机存储器的冗余参照布局电路的记忆单元读取方法,其特征在于,包括如下步骤:
S1.初始化磁性随机存储器,n为参照列数,k为冗余参照列,检测参照列中每一个参照,挑选出n-k个磁性隧道结良率最好的参照列;
S2.对所述n-k列磁性隧道结写入相应的高阻态和低阻态,并存放在参照列选择器内;
S3.所述磁性随机存储器通过行地址选中需要读取的位记忆单元阵列;
S4.通过列解码器选中所述位记忆单元阵列中的记忆单元,并作为比较器一端的输入信号;
S5.通过参照平均电路平均所述参照列选择器内n-k列参照磁性隧道结,并作为所述比较器另一端的输入信号;
S6.所述比较器对所述两端输入信号进行比较,输出所述记忆单元内的数据。
4.如权利要求1所示的记忆单元读取方法,其特征在于,多位线数据记忆单元阵列可以共享同一组参照单元同时读出,具体方法如下:
每一列存储单元对应一路电流镜和限流电路,m列存储单元将有PMOS管P1、P2、…Pm以及NMOS管N1、N2、…..Nm;
每一路存储单元都对应一个比较器,比较所述A点电位以及该存储单元上对应的电位B1、B2、….Bm,,使得多个位线的所述记忆单元阵列可以通过共享的同一组所述参照单元同时进行读出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810027177.9A CN110033801B (zh) | 2018-01-11 | 2018-01-11 | 一种用于磁性随机存储器的冗余参照布局电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810027177.9A CN110033801B (zh) | 2018-01-11 | 2018-01-11 | 一种用于磁性随机存储器的冗余参照布局电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110033801A true CN110033801A (zh) | 2019-07-19 |
CN110033801B CN110033801B (zh) | 2021-01-12 |
Family
ID=67234746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810027177.9A Active CN110033801B (zh) | 2018-01-11 | 2018-01-11 | 一种用于磁性随机存储器的冗余参照布局电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110033801B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1505038A (zh) * | 2002-09-12 | 2004-06-16 | ��ʽ���������Ƽ� | 实现冗长置换且可高速读出的存储装置 |
US20040165419A1 (en) * | 2003-02-20 | 2004-08-26 | Renesas Technology Corp. | Magnetic memory device with reference cell for data reading |
US20060044794A1 (en) * | 2004-08-24 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20140241043A1 (en) * | 2013-02-28 | 2014-08-28 | SK Hynix Inc. | Electronic device and method for operating electronic device |
CN104620323A (zh) * | 2012-09-13 | 2015-05-13 | 高通股份有限公司 | 参考单元修复方案 |
CN105027085A (zh) * | 2013-03-14 | 2015-11-04 | 美光科技公司 | 选择性自参考读取 |
CN105593940A (zh) * | 2013-09-27 | 2016-05-18 | 高通股份有限公司 | 用于修整电阻式存储器中的参考电平的系统和方法 |
-
2018
- 2018-01-11 CN CN201810027177.9A patent/CN110033801B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1505038A (zh) * | 2002-09-12 | 2004-06-16 | ��ʽ���������Ƽ� | 实现冗长置换且可高速读出的存储装置 |
US20040165419A1 (en) * | 2003-02-20 | 2004-08-26 | Renesas Technology Corp. | Magnetic memory device with reference cell for data reading |
US20060044794A1 (en) * | 2004-08-24 | 2006-03-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
CN104620323A (zh) * | 2012-09-13 | 2015-05-13 | 高通股份有限公司 | 参考单元修复方案 |
US20140241043A1 (en) * | 2013-02-28 | 2014-08-28 | SK Hynix Inc. | Electronic device and method for operating electronic device |
CN105027085A (zh) * | 2013-03-14 | 2015-11-04 | 美光科技公司 | 选择性自参考读取 |
CN105593940A (zh) * | 2013-09-27 | 2016-05-18 | 高通股份有限公司 | 用于修整电阻式存储器中的参考电平的系统和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110033801B (zh) | 2021-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9847116B2 (en) | Circuit and method for controlling MRAM cell bias voltages | |
KR101514125B1 (ko) | 분리된 판독/기록 경로를 갖는 메모리 셀 | |
US9548095B2 (en) | Redundant magnetic tunnel junctions in magnetoresistive memory | |
US7166881B2 (en) | Multi-sensing level MRAM structures | |
US20050073878A1 (en) | Multi-sensing level MRAM structure with different magnetoresistance ratios | |
CN108573725A (zh) | 磁存储装置 | |
US20060215443A1 (en) | Architectures for cpp ring shaped (rs) devices | |
CN108257633B (zh) | 一种mram芯片及其存储单元的读取方法 | |
EP1609153A1 (en) | Simultaneous reading from and writing to different memory cells | |
US7120048B2 (en) | Nonvolatile memory vertical ring bit and write-read structure | |
US20080094874A1 (en) | Multiple-read resistance-variable memory cell structure and method of sensing a resistance thereof | |
EP1473735A1 (en) | Dual-junction magnetic memory device and read method | |
US20240040936A1 (en) | Memory Device With Source Lines in Parallel | |
US11756617B2 (en) | Variable resistance memory device | |
CN110033801A (zh) | 一种用于磁性随机存储器的冗余参照布局电路 | |
US10783946B2 (en) | Semiconductor memory device including memory cell arrays | |
CN106256004A (zh) | 半导体存储设备 | |
US7474569B2 (en) | Two-element magnetic memory cell | |
CN100414707C (zh) | 半导体存储器器件 | |
CN108257635A (zh) | 一种磁性随机存储器及其读取方法 | |
US20070279971A1 (en) | Modified pseudo-spin valve (psv) for memory applications | |
US11450357B2 (en) | Structure for multiple sense amplifiers of memory device | |
US20240087629A1 (en) | Forming method of memory device | |
CN108257636A (zh) | 一种磁性随机存储器及其读取方法 | |
JP2023044210A (ja) | メモリシステムの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |