CN110033084B - 突触系统与突触方法 - Google Patents

突触系统与突触方法 Download PDF

Info

Publication number
CN110033084B
CN110033084B CN201811344547.8A CN201811344547A CN110033084B CN 110033084 B CN110033084 B CN 110033084B CN 201811344547 A CN201811344547 A CN 201811344547A CN 110033084 B CN110033084 B CN 110033084B
Authority
CN
China
Prior art keywords
transistor
neurons
input signal
waveform
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811344547.8A
Other languages
English (en)
Other versions
CN110033084A (zh
Inventor
陈达
王炳琨
廖绍憬
傅志正
林铭哲
陈侑廷
林小峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN110033084A publication Critical patent/CN110033084A/zh
Application granted granted Critical
Publication of CN110033084B publication Critical patent/CN110033084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/088—Non-supervised learning, e.g. competitive learning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Neurology (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种突触系统与突触方法，其中，该突触系统包括三个晶体管、一阻抗转换元件以及两个神经元。阻抗转换元件具有一阻抗值并且配置于两个神经元之间。第一晶体管连接于阻抗转换元件以及其中一神经元。第二晶体管以及第三晶体管配置于上述神经元之间，相互串联且连接第一晶体管的栅极。第一输入信号通过第二晶体管与第三晶体管从其中一神经元传送至另一神经元。第二输入信号通过第一晶体管从其中一神经元传送至另一神经元。阻抗转换元件的阻抗值根据第一输入信号与第二输入信号的时间差而改变。

Description

突触系统与突触方法
技术领域
本申请涉及一种突触系统与突触方法。
背景技术
在神经网路中，神经元(neuron)负责学习与记忆的智能活动。神经元使用其突触(synapse)与其他数以千计的神经元交换信号。因此，神经元是资料传输的结构与功能基础单元。突触指的是两个神经元之间的接面(junction)，相邻的第一神经元的轴突(axon)与第二神经元的树突(dendrite)在接面交换信号。一个神经元通过突触连接其他数以千计的神经元。因此，突触系统包括多个半导体电路，用以模仿生物神经系统的操作。
具体来说，电阻式随机存取记忆体(RRAM)可结合运算与记忆而提供高效能、低资源的矩阵向量乘法运算，并且应用于神经网路与模式认知。然而，通过RRAM执行突触系统时，很难使用半导体制程技术在一个小面积中整合大量的人造神经元。因此如何实现STDP的神经型态操作就成为本技术领域的一个重要课题。
发明内容
为了解决上述问题，本申请提出一种用以实现神经元时序相依可塑性(STDP)操作的突触系统。此突触系统包括三个晶体管、一阻抗转换元件和两个神经元。阻抗转换元件具有一阻抗值并且配置于两个神经元之间。第一晶体管连接于阻抗转换元件以及其中一神经元。第二晶体管以及第三晶体管配置于上述神经元之间，相互串联且连接于第一晶体管的栅极。第一输入信号通过第二晶体管与第三晶体管从其中一神经元传送至另一神经元。第二输入信号通过第一晶体管从其中一神经元传送至另一神经元。阻抗转换元件的阻抗值根据第一输入信号与第二输入信号的时间差而改变。
上述神经元的每一者包括一先突触部分以及一后突触部分。先突触部分产生第一输入信号，后突触部分产生第二输入信号。第一晶体管连接于上述神经元的上述后突触部分之间。第二晶体管与第三晶体管连接于上述神经元的上述先突触部分之间。
第一输入信号包括一第一方波波形以及线性递减的一第一三角波波形。第二输入信号包括一第二方波波形以及相反极性递减的一第二指数波波形。
为了执行该STDP操作的一增强状态，在传送第一输入信号之后，传送第二输入信号以增强状态。第二方波波形重叠于第一三角波波形。阻抗转换元件的阻抗值的降低随着第二方波波形与第一三角波波形的时间差的增加而减少。阻抗转换元件的阻抗值的降低随着第一三角波波形的振幅的增加而增加。
为了执行该STDP操作的一减弱状态，在传送第一输入信号之前，传送第二输入信号以执行减弱状态。第二方波波形直接追随第一三角波波形。阻抗转换元件的阻抗值的增加随着第二方波波形与第一三角波波形的时间差的增加而减少。阻抗转换元件的阻抗值的增加随着第一三角波波形的振幅的增加而增加。
再者，第二输入信号还包括具有一相反极性的一第二反向方波波形、以及直接追随第一方波波形的第二反向方波波形。第一三角波波形与第一方波波形之间的期间大于第二方波波形与第二反向三角波波形之间的期间。第二指数波波形与第二反向方波之间的期间大于第一三角波波形与第一方波波形之间的期间。
本申请的另一实施例提供了一种用以在两个神经元之间实现神经元时序相依可塑性(STDP)操作的突触方法，包括：配置具有一阻抗值的一阻抗转换元件于两个神经元之间；配置一第一晶体管连接于阻抗转换元件以及上述神经元其中一者之间；配置一第二晶体管以及一第三晶体管于上述神经元之间，相互串联且连接于第一晶体管的一栅极；通过第二晶体管与该第三晶体管将一第一输入信号从该等神经元其中一者传送至该等神经元的另一者，以及通过上述一晶体管将一第二输入信号从上述神经元其中一者传送至上述神经元的另一者；以及根据上述一输入信号与该第二输入信号的一时间差而改变阻抗转换元件的阻抗值。
综上所述，本申请提供一种突触系统和突触方法，基于配置在两个神经元之间的三个晶体管和一阻抗转换元件，其中阻抗转换元件具有一阻抗值并且配置于两个神经元之间；第一晶体管连接于阻抗转换元件以及其中一神经元；第二晶体管以及第三晶体管配置于上述神经元之间，相互串联且连接于第一晶体管的栅极；第一输入信号通过第二晶体管与第三晶体管从其中一神经元传送至另一神经元；第二输入信号通过第一晶体管从其中一神经元传送至另一神经元；阻抗转换元件的阻抗值根据第一输入信号与第二输入信号的时间差而改变。因此可以执行和实现神经元时序相依可塑性STDP的神经形态操作。
关于本申请其他附加的特征与优点，本领域技术人员在不脱离本申请的精神和范围内，当可根据本案实施方法中所公开的突触系统与突触方法。
附图说明
根据以下的详细说明并配合所附图式做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。实际上可能任意的放大或缩小元件的尺寸，以做清楚的说明。
图1为根据本申请一实施例所述的执行神经元时序相依可塑性(Spike TimingDependent Plasticity，STDP)的突触系统的示意图；
图2为根据本申请一实施例所述的执行增强状态的输入信号的波形示意图；
图3为根据本申请一实施例所述的执行减弱状态的输入信号的波形图；
图4为根据本申请另一实施例所述的输入信号的波形示意图；
图5为根据本申请另一实施例所述的输入信号的方波波形的重叠的示意图；
图6为根据本申请另一实施例所述的执行增强状态的输入信号的波形示意图；
图7为根据本申请另一实施例所述的执行先减弱状态的输入信号的波形示意图；
图8为根据本申请另一实施例所述的执行减弱状态的输入信号的波形示意图；
图9为根据本申请另一实施例所述的输入信号的示意图；
图10为根据本申请一实施例所述的执行STDP操作的突触方法的流程图。
具体实施方式
图1表示根据本申请一实施例所述的执行神经元时序相依可塑性(Spike TimingDependent Plasticity，STDP)的突触系统的示意图。一神经型态系统包括两种类型的元件：神经元以及突触。神经元产生触发驱动的尖峰(spike)信号，突触则是神经元之间的连接。一个神经元可分别透过突触连接许多相邻的神经元。
突触在系统的学习能力中扮演关键角色。详细而言，突触显示STDP以支援非监控式学习，例如自主学习。两个神经元之间的突触可接收来自另一神经元的信号。当接收到两个神经元的信号时，较接近的信号对于改变突触电导(conductance)具有较大的影响力。这些信号可根据其顺序而具有增强效应(增加电导)或减弱效应(降低电导)。
突触行为可使用双极性RRAM来类比实施。双极性RRAM又称为阻抗转换元件。详细而言，双极性RRAM在一方向以时脉(pulse)设定(增强)、并且在其他方向以时脉重设(减弱)。上述也可以通过来自神经元的各端点的尖峰信号来实施。
如图1所示，突触系统100包括阻抗转换元件130以及3个晶体管140、150与160。晶体管140、150与160的每一者可以是N型金属氧化物半导体晶体管(NMOS)或P型金属氧化物半导体晶体管(PMOS)。阻抗转换元件130以及晶体管140、150与160配置于两个神经元110与120之间。举例来说，神经元110与120为整合点燃(integrate-and-fire，I&F)的神经元，可触发一尖峰或信号。神经元110包括先触发部分110A与后触发部分110B，神经元120包括先触发部分120A与后触发部分120B。
晶体管140的漏极与源极连接阻抗转换元件130以及神经元110之后突触部分110B(在端点M2)。晶体管140的栅极连接端点M1。如图1所示，晶体管150与160为串联。晶体管150的漏极与源极连接端点M1以及神经元110的先突触部分110A。晶体管160的漏极与源极连接端点M1以及神经元120的先突触部分120A。换言之，3个晶体管140、150与160在端点M1互相连接。
阻抗转换元件130连接于神经元120的后突触部分120B(在端点M3)以及晶体管140之间。输入信号S1经由晶体管150与160传送于先突触部分110A与120A之间以导通低电流。输入信号S1可由神经元110传送至神经元120、或是由神经元120传送至神经元110。然后，根据输入信号S1决定端点M1的电压Vg。
输入信号S2经由晶体管140与阻抗转换元件130传送于后突触部分110B与120B之间以导通高电流。输入信号S2可由神经元110传送至神经元120、或是由神经元120传送至神经元110。然后，根据输入信号S2决定端点M2与M3之间的电压Vs。
在一实施例中，阻抗转换元件130可调整或改变其阻抗值。具体来说，阻抗转换元件130的阻抗值根据输入信号S1与S2的时间差而改变。以下将详细说明输入信号S1与S2的波形，以实现神经元110与120之间的STDP操作。
图2为根据本申请一实施例所述的执行增强状态的输入信号S1与S2的波形示意图。输入信号S1包括方波S1A与线性递减的三角波S1B。对于电压Vg而言，方波S1A约为3V～4V，三角波S1B从1V～2V线性递减至0V。再者，输入信号S2包括三角波S2A以及指数波(exponential waveform)S2B，其中指数波S2B以相反极性递减。对于电压Vs而言，方波S2A约为2V～3V，指数波S2B从-3V～-4V递减至0V。
图2所示的实施例用以说明STDP操作的增强状态。输入信号S1的传送早于输入信号S2的传送。如图2所示，依序传送方波S1A、三角波S1B、方波S2A与指数波S2B。详细而言，三角波S1B的传送比方波S2A提早了区间d1。方波S1A的传送比方波S2A提早了区间d2。举例而言，区间d1约为10us～50us(毫秒)，区间d2约为80us～160us。
要注意的是，三角波S1B与方波S2A重叠，即方波S2A的期间短于并且位于三角波S1B的期间之内。在两者的重叠期间，阻抗切换元件130的阻抗值降低，电流增加，并且神经元110与120的连结增加。阻抗切换元件130的阻抗值的降低反比于三角波S1B与方波S2A的时间差(即期间d1)。因此，能够执行增强状态。
图3为根据本申请一实施例所述的执行减弱状态的输入信号S1与S2的波形图。输入信号S1的传输晚于输入信号S2的传输。如图3所示，依序传送方波S2A、指数波S2B、方波S1A、与三角波S1B。指数波S2B的传输比方波S1A提早了期间d3。举例来说，期间d3约为10us～50us。
要注意的是，指数波S2B与方波S1A重叠，即方波S1A的期间短于并且位于指数波S2B的期间之内。在两者的重叠期间，阻抗切换元件130的阻抗值增加，电流降低，并且神经元110与120的连结减少。阻抗切换元件130的阻抗值的增加反比于指数波S2B与方波S1A的时间差(即期间d3)。因此，能够执行减弱状态。
图4为根据本申请另一实施例所述的输入信号S1与S2的波形示意图。在此实施例中，输入信号S2更包括一反向方波S2C，其极性与方波S2A相反。反向方波S2C配置于方波S2A与指数波S2B之间。详细而言，反向方波S2C追随在方波S2A之后。
参照图4的输入信号S1，方波S1A与三角波S1B之间具有期间d4。方波S1A与三角波S1B的期间总和为期间d7。参照图4的输入信号S2，指数波S1B与反向方波S2C之间具有期间d5。此外，方波S2A与反向方波S2C的时间差为期间d6。要注意的是，期间d6短于期间d4，期间d7短于期间d5。
图5为根据本申请另一实施例所述的输入信号S1与S2的方波S1A与S2C的重叠的示意图。在此实施例中，反向方波S2C与方波S1A重叠，即反向方波S2C与方波S1A同时开始且同时结束。在重叠期间，反向方波S2C用以立即消除方波S2A的增强状态。在重叠期间之后，传输方波S1B并且不与其他波形重叠。因此，能够避免明显的增强以提升STDP的操作。
图6为根据本申请另一实施例所述的执行增强状态的输入信号S1与S2的波形示意图。在增强期间，正极性的方波S2A与一部分的三角波S1B重叠以进行增强。然而，随后的反向方波S2C与三角波S1B的另一部分非常短暂地重叠。因此，反向方波S2C不会触发减弱状态。
图7为根据本申请另一实施例所述的执行先减弱状态的输入信号S1与S2的波形示意图。在此先减弱状态期间，指数波S2B与三角波S1B部分重叠。三角波S1B约为1V～2V并不够高，因此在先减弱期间，指数波S2B无法触发减弱状态。
图8为根据本申请另一实施例所述的执行减弱状态的输入信号S1与S2的波形示意图。在此先减弱状态期间，指数波S2B与三角波S1A部分重叠。三角波S1A约为3V～4V且足够高，因此在先减弱期间，指数波S2B能够触发减弱状态。
图9为根据本申请另一实施例所述的输入信号S1与S2的示意图。中央线C1为方波S1A与三角波S1B之间的二分线。方波S1A与中央线C1之间的间距等于三角波S1B与中央线C1之间的间距。同样地，中央线C2为指数波S2B与反向方波S2C之间的二分线。指数波S2B与中央线C2之间的间距等于反向方波S2C与中央线C2之间的间距。
在此实施例中，当执行增强状态时，中央线C1在中央线C2之前，使得三角波S1B与方波S2A重叠。当执行减弱状态时，中央线C1在中央线C2之后，使得指数波S2B与方波S1A重叠。
图10为根据本申请一实施例所述的执行STDP操作的突触方法的流程图。在步骤S1002，在2个神经元110与120之间配置具有阻抗值的阻抗转换元件130。在步骤S1004，晶体管140(第一晶体管)连接于阻抗转换元件130以及神经元110与120其中一者之间。在步骤S1006，两个晶体管150与160(第二与第三晶体管)配置于神经元110与120之间、相互串联且连接于晶体管140的栅极。在一实施例中，步骤S1002～S1006可同时实施或是以不同顺序分别实施。
在步骤S1008，执行STDP操作的增强状态或减弱状态。如果执行增强状态，则执行步骤S1010～S1016。如果执行减弱状态，则执行步骤S1018～S1024。在步骤S1010，透过晶体管150与160传送输入信号S1(第一输入信号)。在步骤S1012，透过晶体管140传送输入信号S2(第二输入信号)。在步骤S1014，输入信号S2的第二方波波形与输入信号S1的第一三角波波形重叠。在步骤S1016，调整阻抗转换元件130的阻抗值，使阻抗值的降低与第二方波波形和第一三角波波形之间的时间差成反比。
再者，步骤S1018中，透过晶体管140传送输入信号S2。在步骤S1020，透过晶体管150与160传送输入信号S1。在步骤S1022，输入信号S2的第二方波波形与输入信号S1的第一三角波波形重叠。在步骤S1024，调整阻抗转换元件130的阻抗值，使阻抗值的增加与第二方波波形和第一三角波波形之间的时间差成反比。
下面附上本申请中所涉及的附图的图号说明。
10～突触系统
110、120～神经元
110A、120A～先触发部分
110B、120B～后触发部分
130～阻抗转换元件
140、150、160～晶体管
C1、C2～中央线
d1、d2…d7～期间
M1、M2、M3～端点
S1、S2～输入信号
S1A、S2A～方波
S1B～三角波
S2B～指数波
S2C～反向方波
Vg、Vs～电压

Claims (10)

1.一种突触系统，其用于实现神经元时序相依可塑性STDP操作，包括：
一阻抗转换元件，具有一阻抗值，配置于两个神经元之间；
一第一晶体管，连接于该阻抗转换元件以及上述两个神经元的其中一个之间；以及
一第二晶体管以及一第三晶体管，配置于上述两个神经元之间，其中该第二晶体管的一第一漏/源极连接于上述两个神经元的其中一个，该第三晶体管的一第一漏/源极连接于上述两个神经元的另一个，该第二晶体管的一第二漏/源极与该第三晶体管的一第二漏/源极一起连接于该第一晶体管的一栅极；
其中，一第一输入信号通过该第二晶体管与该第三晶体管从上述两个神经元的其中一个传送至上述两个神经元的另一个，一第二输入信号通过该第一晶体管从上述两个神经元的其中一个传送至上述两个神经元的另一个，并且该阻抗转换元件的该阻抗值根据该第一输入信号与该第二输入信号的一时间差而改变。
2.如权利要求1所述的突触系统，其特征在于，包括：
上述神经元的每一个包括一先突触部分以及一后突触部分，该先突触部分产生该第一输入信号，该后突触部分产生该第二输入信号，该第一晶体管连接于所述神经元的上述后突触部分之间，该第二晶体管与该第三晶体管连接于所述神经元的所述先突触部分之间。
3.如权利要求2所述的突触系统，其特征在于，包括：
该第一输入信号包括一第一方波波形以及线性递减的一第一三角波波形；以及该第二输入信号包括一第二方波波形以及相反极性递减的一第二指数波波形。
4.如权利要求3所述的突触系统，其特征在于，还包括：
在传送该第一输入信号之后，传送该第二输入信号以执行该STDP操作的一增强状态；以及该第二方波波形重叠于该第一三角波波形。
5.如权利要求4所述的突触系统，其特征在于，包括：
该阻抗转换元件的该阻抗值的降低随着该第二方波波形与该第一三角波波形的时间差的增加而减少，或该阻抗转换元件的该阻抗值的降低随着该第一三角波波形的振幅的增加而增加。
6.如权利要求3所述的突触系统，其特征在于，还包括：
在传送该第一输入信号之前，传送该第二输入信号以执行该STDP操作的一减弱状态；以及该第二方波波形直接追随该第一三角波波形。
7.如权利要求6所述的突触系统，其特征在于，包括：
该阻抗转换元件的该阻抗值的增加随着该第二方波波形与该第一三角波波形的时间差的增加而减少，或该阻抗转换元件的该阻抗值的增加随着该第一三角波波形的振幅的增加而增加。
8.如权利要求3所述的突触系统，其特征在于，该第二输入信号还包括：具有一相反极性的一第二反向方波波形、以及直接追随该第一方波波形的该第二反向方波波形，其中，该第一三角波波形与该第一方波波形之间的期间大于该第二方波波形与该第二反向三角波波形之间的期间，该第二指数波波形与该第二反向方波之间的期间大于该第一三角波波形与该第一方波波形之间的期间。
9.一种突触方法，其用于在两个神经元之间实现神经元时序相依可塑性STDP操作，包括：
配置具有一阻抗值的一阻抗转换元件于两个神经元之间；
配置一第一晶体管连接于该阻抗转换元件以及上述两个神经元的其中一个之间；
配置一第二晶体管以及一第三晶体管于上述两个神经元之间，其中该第二晶体管的一第一漏/源极连接于上述两个神经元的其中一个，该第三晶体管的一第一漏/源极连接于上述两个神经元的另一个，该第二晶体管的一第二漏/源极与该第三晶体管的一第二漏/源极一起连接于该第一晶体管的一栅极；
通过该第二晶体管与该第三晶体管将一第一输入信号从上述两个神经元的其中一个传送至上述两个神经元的另一个，以及通过该第一晶体管将一第二输入信号从上述两个神经元的其中一个传送至上述两个神经元的另一个；以及
根据该第一输入信号与该第二输入信号的一时间差而改变该阻抗转换元件的该阻抗值。
10.如权利要求9所述的突触方法，其特征在于，包括：
该第一输入信号包括一第一方波波形以及线性递减的一第一三角波波形；以及
该第二输入信号包括一第二方波波形以及相反极性递减的一第二指数波波形。
CN201811344547.8A 2018-01-11 2018-11-13 突触系统与突触方法 Active CN110033084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/868,392 US11620500B2 (en) 2018-01-11 2018-01-11 Synapse system and synapse method to realize STDP operation
US15/868,392 2018-01-11

Publications (2)

Publication Number Publication Date
CN110033084A CN110033084A (zh) 2019-07-19
CN110033084B true CN110033084B (zh) 2023-04-07

Family

ID=67139534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811344547.8A Active CN110033084B (zh) 2018-01-11 2018-11-13 突触系统与突触方法

Country Status (3)

Country Link
US (1) US11620500B2 (zh)
CN (1) CN110033084B (zh)
TW (1) TWI682331B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3742351A1 (en) * 2019-05-22 2020-11-25 eMemory Technology Inc. Control circuit for multiply accumulate circuit of neural network system
JP6899024B1 (ja) * 2020-06-11 2021-07-07 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型シナプスアレイ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120136015A (ko) * 2011-06-08 2012-12-18 삼성전자주식회사 Ｓｔｄｐ 기능 셀을 위한 시냅스, ｓｔｄｐ 기능 셀 및 ｓｔｄｐ 기능 셀을 이용한 뉴로모픽 회로
WO2014106351A1 (zh) * 2013-01-04 2014-07-10 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法
US8959040B1 (en) * 2012-03-08 2015-02-17 Hrl Laboratories, Llc Spike timing dependent plasticity apparatus, system and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433665B2 (en) * 2010-07-07 2013-04-30 Qualcomm Incorporated Methods and systems for three-memristor synapse with STDP and dopamine signaling
US9269042B2 (en) * 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
CN102610274B (zh) 2012-04-06 2014-10-15 电子科技大学 一种阻变突触权值调整电路
US20140351186A1 (en) * 2013-05-21 2014-11-27 Qualcomm Incorporated Spike time windowing for implementing spike-timing dependent plasticity (stdp)
KR102230784B1 (ko) * 2013-05-30 2021-03-23 삼성전자주식회사 Stdp 동작을 위한 시냅스 회로 및 시냅스 회로를 포함하는 뉴로모픽 시스템
JP5659361B1 (ja) * 2013-07-04 2015-01-28 パナソニックＩｐマネジメント株式会社 ニューラルネットワーク回路、およびその学習方法
WO2015054539A1 (en) * 2013-10-11 2015-04-16 Dialog Semiconductor Inc. Protocol for communication between secondary side and primary side of isolated switching power converters
US9431099B2 (en) * 2014-11-11 2016-08-30 Snu R&Db Foundation Neuromorphic device with excitatory and inhibitory functionalities
CN104836209B (zh) * 2015-04-30 2018-01-23 华为技术有限公司 一种数字电源保护电路及装置
US10268949B2 (en) * 2016-03-21 2019-04-23 International Business Machines Corporation Artificial neuron apparatus
CN110036443B (zh) * 2016-11-30 2023-08-08 国立研究开发法人科学技术振兴机构 神经元电路、信号传输系统以及开关电路
CN106779059B (zh) * 2016-12-30 2019-03-05 华中科技大学 一种基于忆阻的巴普洛夫联想记忆的人工神经网络电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120136015A (ko) * 2011-06-08 2012-12-18 삼성전자주식회사 Ｓｔｄｐ 기능 셀을 위한 시냅스, ｓｔｄｐ 기능 셀 및 ｓｔｄｐ 기능 셀을 이용한 뉴로모픽 회로
US8959040B1 (en) * 2012-03-08 2015-02-17 Hrl Laboratories, Llc Spike timing dependent plasticity apparatus, system and method
WO2014106351A1 (zh) * 2013-01-04 2014-07-10 华中科技大学 一种模拟生物神经元和神经突触的单元、装置及方法

Also Published As

Publication number Publication date
US20190213468A1 (en) 2019-07-11
TW201931218A (zh) 2019-08-01
CN110033084A (zh) 2019-07-19
TWI682331B (zh) 2020-01-11
US11620500B2 (en) 2023-04-04

Similar Documents

Publication Publication Date Title
Wang et al. Learning of spatiotemporal patterns in a spiking neural network with resistive switching synapses
US9396431B2 (en) Network of artificial neurons based on complementary memristive devices
US8447714B2 (en) System for electronic learning synapse with spike-timing dependent plasticity using phase change memory
US9087302B2 (en) Synapse for function cell of spike timing dependent plasticity (STDP), function cell of STDP, and neuromorphic circuit using function cell of STDP
US10650308B2 (en) Electronic neuromorphic system, synaptic circuit with resistive switching memory and method of performing spike-timing dependent plasticity
US8250010B2 (en) Electronic learning synapse with spike-timing dependent plasticity using unipolar memory-switching elements
Park et al. Neuromorphic speech systems using advanced ReRAM-based synapse
CN108268938B (zh) 神经网络及其信息处理方法、信息处理系统
US10671911B2 (en) Current mirror scheme for an integrating neuron circuit
CN110033084B (zh) 突触系统与突触方法
US20170061278A1 (en) Synapse and neuromorphic device including the same
CN110991629B (zh) 一种基于忆阻器的神经元电路
US8832011B2 (en) Electronic synapses from stochastic binary memory devices
US11699721B2 (en) Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor
US10558910B2 (en) Neuromorphic device and method of adjusting a resistance change ratio thereof
US20220138546A1 (en) Expandable neuromorphic circuit
Malavena et al. Unsupervised learning by spike-timing-dependent plasticity in a mainstream NOR flash memory array—part II: array learning
KR102480434B1 (ko) 선형 전류-전압 특성의 시냅스 소자 및 신경망 회로
US20230267318A1 (en) Neuromorphic system for implementing spike timing dependent plasticity operation
US20220342635A1 (en) One-Transistor Processing Element For Non-Volatile Memory Crossbar Array
US11962321B2 (en) Analog-stochastic converter for converting analog signal into probability signal based on threshold switching element
CN113408719B (zh) 一种基于非熔融态相变器件的多级联想记忆电路
US20170193364A1 (en) Learning method for synapses of a neuromorphic device
CN115271052A (zh) 一种基于铁电场效应晶体管的电子突触电路及神经网络
CN114970846A (zh) 一种储备池计算网络的硬件实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant