CN110024106B - 带有转化的衬里的自对准硬掩模 - Google Patents

带有转化的衬里的自对准硬掩模 Download PDF

Info

Publication number
CN110024106B
CN110024106B CN201680091294.0A CN201680091294A CN110024106B CN 110024106 B CN110024106 B CN 110024106B CN 201680091294 A CN201680091294 A CN 201680091294A CN 110024106 B CN110024106 B CN 110024106B
Authority
CN
China
Prior art keywords
liner
interconnect
trench
dielectric
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680091294.0A
Other languages
English (en)
Other versions
CN110024106A (zh
Inventor
M.钱多克
S.苏里
C.J.耶切夫斯基
R.E.申克
T.A.特罗尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN110024106A publication Critical patent/CN110024106A/zh
Application granted granted Critical
Publication of CN110024106B publication Critical patent/CN110024106B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一个实施例中，沟槽可以形成于介电表面中，并且，沟槽可以用衬里加衬。沟槽可以用金属填充，并且，该金属可以在沟槽的开口的下方凹陷。衬里可以被转化成电介质，并且，硬掩模可以被沉积到沟槽中。

Description

带有转化的衬里的自对准硬掩模
技术领域
本公开一般涉及集成电路的领域，且更具体地而非排他性地涉及自对准硬掩模。
背景技术
半导体电路或芯片可以包括多层互连件。此外，芯片的不同层中的互连件可以使用通孔来连接。延伸穿过芯片的平面的通孔是在不同的互连层之间的电连接。这些芯片的互连件使用逐渐减小的间距（例如，更窄和/或相互更靠近）来制造，以便适应对较小的芯片的需要。然而，随着互连件的间距减小，变得越来越难以使通孔与具体的互连件恰当地对准。尤其，在制造期间，通孔相对于具体的层的对应的互连件的对准将由于制造过程中的自然变体而变化，从而导致通孔与互连件之间的未对准。如果通孔以一定程度未被对准，以致于通孔非预期地与错误的互连件或另一非计划中的金属构件接触，则芯片可能短路，从而导致降级的性能和/或出故障的芯片。
附图说明
本公开在结合附图来阅读时根据以下的详述而得到最佳理解。强调的是，根据行业中的标准实践，各种特征不一定按比例绘制，而仅出于图示目的而被使用。在明确地或隐含地示出标度的情况下，该标度仅提供一个说明性的示例。在其它实施例中，为了讨论清楚起见，各种特征的尺寸可以任意地被增大或减小。
图1图示带有多个互连件的金属化堆叠件的横截面侧视图。
图2-7图示用于制造带有多个互连件的金属化堆叠件的各种示例阶段。
图8A-E图示使用带有转化的衬里的自对准硬掩模来转向的通孔的示例。
图9图示对于产生带有转化的衬里的自对准硬掩模的示例实施例的流程图。
图10A和10B图示可以包括一个或多个金属化堆叠件的晶圆和管芯的顶视图。
图11图示可以包括带有一个或多个金属化堆叠件的一个或多个构件的示例计算装置的框图。
具体实施方式
以下公开提供许多不同的实施例或示例，以便实现本公开的不同的特征。构件和布置的特定的示例在下文中描述，以使简化本公开。这些当然只不过是示例，而不旨在为限制性的。而且，本公开可以在各种示例中重复参考数字和/或字母。该重复出于简单性和清楚性的目的，而并非本质上规定所讨论的各种实施例和/或配置之间的关系。不同的实施例可以具有不同的优点，并且，不一定对任何实施例都要求具体的优点。
半导体电路或芯片可以包括使用一个或多个金属化堆叠件（例如，下述的来自图1-7的金属化堆叠件）来形成的多层互连件。此外，芯片的不同层中的互连件可以使用通孔来连接。延伸穿过芯片的平面的通孔是在不同的互连层之间的电连接。这些芯片的互连件使用逐渐减小的间距（例如，更窄和/或相互更靠近）来制造，以便适应对较小的芯片的需要。然而，随着互连件的间距减小，变得越来越难以使通孔与具体的互连件恰当地对准。尤其，在制造期间，通孔相对于具体的层的对应的互连件的对准将由于制造过程中的自然变体而变化，从而导致通孔与互连件之间的未对准。如果通孔以一定程度未被对准，以致于通孔非预期地与错误的互连件或另一非计划中的金属构件接触，则芯片可能短路，从而导致下降的性能和/或出故障的芯片。因此，通孔必须在特定误差容限内与适当的互连件对准，以便避免错误地连接到错误的互连件或其它金属构件或到其的短路。虽然通孔的大小能够减小以降低未对准的影响，但缩小通孔大小可能导致降级的性能（例如，由于较高电阻而导致的）且还导致对于通孔制造的减少的产量。
因此，在一些实施例中，通孔可以使用带有转化的衬里的自对准硬掩模来产生。自对准硬掩模例如是能够用于使下一层通孔转向以落在硬掩模下方的金属（例如，用于形成互连件的具体的沟槽中的金属）上的蚀刻掩模。
例如，层间电介质（ILD）可以被图案化以形成沟槽，并且，该沟槽可以用金属制衬里（例如，含金属的氮化物或金属氮化物）加衬。衬里例如可以用作ILD与沉积于沟槽中的任何金属之间的粘附剂，且还可以防止金属从沟槽向外泄漏到ILD中。沟槽然后可以用金属填充，并且，该金属然后可以被抛光，以去除自沟槽溢出的任何多余的金属。该金属然后可以在沟槽的顶部的下方凹陷，以形成沟槽中的金属的上方的空心部分，其能够用作硬掩模的壳体。
然而，金属凹陷过程对于金属制衬里（例如，含金属的氮化物或金属氮化物）是选择性的，且因而甚至在使金属凹陷之后，衬里仍在。此外，由于衬里为传导金属材料，因而遗留衬里对通孔对准及转向问题起反作用。在一些情况下，额外的过程能够用于去除衬里。然而备选地，衬里能够被改质（modify），以将其制成遗留的电介质。例如，如果衬里为氮化物，且暴露于氧化的等离子体，则衬里将被转化成氧化物。金属氧化物典型地为电介质。除了氧化物之外，变成金属制电介质的其它类型的转化还包括将产生硅酸盐、氮氧化物或任何其它不泄漏的电介质的过程。以此方式，可以简单地使衬里转化成遗留的电介质，而非将衬里完全地去除，因为使衬里转化而并非去除衬里要更高效得多。
在衬里被转化成遗留的电介质之后，具体的硬掩模材料然后能够被沉积到凹陷的金属的顶部上的沟槽的空心部分中。考虑到使硬掩模材料沉积到沟槽的空心部分中导致硬掩模定位于金属的正上方，硬掩模通过设计而“自对准”。硬掩模材料然后可以被抛光，以去除自沟槽溢出的任何多余的硬掩模材料。在此时，例如，通过使用蚀刻途径来蚀刻硬掩模（其对于硬掩模材料是选择性的，而并非对于周围的ILD是选择性的），从而能够使用硬掩模来产生通孔，以使通孔转向。
因此，使自对准硬掩模的衬里转化成遗留的电介质避免在金属凹陷之后必须使衬里凹陷的问题。本发明在间距（金属宽度+ILD宽度）为大约40纳米（nm）或更小时特别地有用。
参考附图而在下文中更具体地描述可以用于实现本公开的功能性的示例实施例。
本描述使用短语“在实施例中（in an embodiment）”或“在实施例中（inembodiments）”， 这些短语各自可以指相同或不同的实施例中的一个或多个。此外，如关于本公开的实施例而使用的术语“包含”、“包括”、“具有”以及类似物为同义的。本公开可以使用基于视角的描述（诸如，“上方”、“下方”、“顶部”、“底部”以及“侧部”）；这样的描述用于促进讨论，而不旨在制约所公开的实施例的应用。附图不一定按比例绘制。
在以下的详述中，说明性的实现的各种方面使用普遍地被本领域技术人员采用来将他们的工作的实质传达给本领域其它技术人员的术语而描述。例如，如本文中所使用的，“高k电介质”指具有比氧化硅更高的介电常数的材料。在另一示例中，术语“互连件”用于描述由用于提供到与IC相关联的一个或多个构件的电连接性或/和各种这样的构件之间的电连接性的导电材料形成的任何元件。一般而言，“互连件”可以指沟槽（有时也被称为“道（line）”）和通孔两者。一般而言，术语“沟槽”用于描述通过典型地包含在IC芯片的平面内提供的层间低k电介质的互连件支撑层而隔离的导电元件。这样的沟槽典型地被堆叠到若干水平面中。另一方面，术语“通孔”用于描述使不同水平面的两个或更多个沟槽互连的导电元件。为此，通孔与IC芯片的平面基本上垂直地被提供。通孔可以使相邻水平面中的两个沟槽或不相邻水平面中的两个沟槽互连。术语“金属化堆叠件”指用于提供到IC芯片的不同电路构件的连接性的一个或多个互连件的堆叠件。
图1是根据各种实施例的包括容纳多个导电互连件104的互连件支撑层102的金属化堆叠件100的横截面侧视图。在图1中以参考数字仅标记一个互连件104，以便于图示，但在图1中图示了八个。虽然在图1中图示八个互连件104，但这也仅仅是为了便于图示，并且，根据本公开的各种实施例，可以在互连件支撑层102上提供多于或少于八个互连件104。此外，注意到，图1中所示出的金属化堆叠件100以及图2-7中所图示的结构旨在示出其中构件的相对布置，并且，各种金属化堆叠件或其部分可以包括未图示的其它构件（例如，到互连件104的电接触件）。
一般而言，本公开的实现可以在衬底（诸如，由包括例如N型或P型材料系统的半导体材料系统组成的半导体衬底）上形成或实行。在一个实现中，半导体衬底可以是使用块体硅或绝缘体上硅子结构来形成的晶体衬底。在其它实现中，半导体衬底可以使用备选材料来形成，该备选材料可能或可能不与硅组合，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓或第III-V族、第II-VI族或第IV族材料的其它组合。虽然在此描述可以从其中形成衬底的材料的若干示例，但可以充当为可以在其上构建半导体器件的基础的任何材料都落入本公开的精神和范围内。
在各种实施例中，互连件支撑层102可以包括提供适合于在上面提供互连件104的表面的任何这样的衬底（其可能带有已经形成于其上的一些层和/或器件）。在图1中所示出的示例中，蚀刻终止层106示出为安置遍于互连件支撑层102上，该层可以用来防止在互连件104或与集成电路相关联的任何另外构件的制备期间蚀刻到底层的互连件支撑层102中或使该蚀刻最小化。然而，这样的层的存在完全地为任选的，并且，本公开的实施例可以在图1-7中所示出的蚀刻终止层106内的互连件支撑层102上实行。在其它实施例中，未在本图中示出的其它层可以在互连件104的沉积之前在互连件支撑层102的至少一些部分上提供（诸如，绝缘层（例如，氧化物隔离层））。
此外，未在图1中专门示出的其它材料或/和层可以提供遍于金属化堆叠件的互连件104上。一种这样的材料是可以沉积遍于金属化堆叠件100的互连件104上和其间中的介电材料（例如，包括一个或多个层间电介质（ILD）层）。ILD层可以使用在集成电路结构中以其适用性著称的介电材料（诸如，低k介电材料）来形成。可以使用的介电材料的示例包括但不限于二氧化硅（SiO2）、掺碳氧化物（CDO）、氮化硅、有机聚合物（诸如，全氟环丁烷或聚四氟乙烯、氟硅酸盐玻璃（FSG））以及有机硅酸盐（诸如，倍半硅氧烷、硅氧烷或有机硅酸盐玻璃）。ILD层可以包括气孔或空气间隙，以进一步减小其介电常数。
图2-7图示根据各种实施例的包括多个导电互连件的金属化堆叠件（诸如，例如带有互连件104的金属化堆叠件100）的制造中的各种示例阶段。虽然在下文中参考图2-7而讨论的具体制造操作被图示为制造金属化堆叠件100的具体实施例，但如本文中所讨论的，这些操作和/或带有略微修改的操作中的至少一些可以适用于制造金属化堆叠件100的许多不同实施例。在下文中参考图2-7而讨论的元件中的任一个都可以采取在上文中讨论或在本文中以其它方式公开的那些元件的实施例中的任一个的形式。
图2图示组件202的横截面图，组件202包括互连件支撑层102和在互连件支撑层102上提供的蚀刻终止层106。在上文中关于互连件支撑层102和蚀刻终止层106而提供的讨论在此可适用，并且因此为了简洁起见而在此不重复。
图3图示继遍于组件202（图2）的互连件支撑层102上提供牺牲元件108的图案之后的组件204的横截面图。在图3中以参考数字仅标记一个牺牲元件108，以便于图示，但在图3中图示四个。虽然在图3中图示四个牺牲元件108，但这也仅仅是为了便于图示，并且，根据本公开的各种实施例，可以在互连件支撑层102上提供多于或少于四个牺牲元件108。
在其它实施例中，可以使用、选择/设计任何其它适合的图案，以便在随后的制备步骤中，沉积于牺牲元件108的侧壁（即，元件108的与互连件支撑层102基本上垂直的面）上的导电材料将形成适当地成形且适当地定位的互连件。
在一些实施例中，牺牲元件108的纵横比（即，高度与宽度的比）能够在1与10之间，例如1与5之间或1与3之间。牺牲元件108可以按将允许使期望的厚度的导电材料沉积于牺牲元件108的侧壁上的任何适合的间隔隔开，以便两个相邻元件108的相邻侧壁上的导电材料彼此不触碰。例如，在一些实施例中，不同的牺牲元件108之间的距离可以高于30纳米，例如高于50纳米。
在一些实施例中，牺牲元件108可以由非金属制材料形成。由于将需要稍后例如使用各向异性蚀刻来蚀刻牺牲元件108，以留下沉积于其侧壁上的导电材料，因而在选择将用作牺牲元件108的适合的材料时，将考虑潜在的候选材料的蚀刻性质。另外，应当将鉴于用于形成如本文中所描述的互连件的潜在的候选导电材料而考虑用于牺牲元件108的潜在的候选材料的蚀刻性质。优选地，用于牺牲元件108的材料和用于未来的互连件104的导电材料具有充分地截然不同的蚀刻性质，以便牺牲元件108的蚀刻将不会对导电材料产生影响或将仅造成足够小的影响（即，这两种材料应当相对于彼此而具有高的蚀刻选择性）。除了适当的蚀刻特性之外，在选择适合于牺牲元件108的材料中的一些其它考虑因素还可以包括例如光滑薄膜形成、低的收缩率和除气作用以及良好的介电性质（诸如，低的电泄漏量、适合的介电常数值以及热稳定性）的可能性。能够用于形成牺牲元件108的材料的示例包括但不限于二氧化硅（SiO2）、掺碳氧化物（CDO）、氮化硅、有机聚合物（诸如，全氟环丁烷、聚四氟乙烯或聚合物（甲基丙烯酸甲酯）（PMMA））、氟硅酸盐玻璃（FSG）以及有机硅酸盐（诸如，倍半硅氧烷、硅氧烷）或有机硅酸盐玻璃。
在一些实施例中，如典型地在常规处理中进行那样，可以（在牺牲元件108的材料的沉积之前或之后）结合图案化而使用例如化学气相沉积或/和等离子体增强型化学气相沉积来遍于互连件支撑层102上提供牺牲元件108。在一些实施例中，图案化可以包括采用定义遍于互连件支撑层102上的牺牲元件108的尺寸和位置的光致抗蚀剂或其它掩模的任何图案化技术。在其它实施例中，图案化可以包括任何无掩模的图案化技术（诸如，例如电子束（e-beam）图案化）。
图4图示继使导电材料的层110共形地沉积于侧壁上和组件204（图3）的牺牲元件108之间的开口中之后的组件206的横截面图。共形沉积一般指某一涂层（在此情况下，将形成互连件104的导电材料）在给定的结构（在此情况下，带有组件204的牺牲元件108的互连件支撑层）的任何暴露的表面上（包括在侧壁和形成于该结构中/形成于该结构上的任何开口的底部上）的沉积。共形涂层因此可以被理解为涂敷到给定结构的暴露表面（而并非例如只涂敷到水平表面）的涂层。在一些实施例中，涂层可以表现出小于35%（包括从1%至35%的所有的值和范围（诸如，10%或更小、15%或更小、20%或更小、25%或更小等等））的厚度变化。共形涂层过程可以选自诸如例如化学气相沉积（CVD）或原子层沉积（ALD）之类的过程。
在各种实施例中，层110的厚度（尤其层110在牺牲元件108的侧壁上的厚度（即，图3中所示出的示范性的参考坐标系的y方向上的尺寸））可以采用任何适合的值，以便在随后的制备步骤中，沉积于牺牲元件108的侧壁上的导电材料将形成适当尺寸的互连件104，后者在下文中更详细地描述。
在一些实施例中，可以在层110的沉积之后，在层110上实行退火过程，以改进用于未来的互连件104的导电材料的质量。在各种实施例中，层110的导电材料可以包括铝、铜、钨、钴、钌、镍、铁以及钼中的一种或多种和/或包含铝、铜、钨、钴、钌、锰、镁、硼、磷、氮、碳以及硫的一种或多种合金。
图5图示继沉积于侧壁上和组件206（图4）中的牺牲元件108之间的开口中的导电材料的层110的各向异性蚀刻之后的组件208的横截面图。任何适合的各向异性蚀刻技术（即，沿竖直方向均匀地蚀刻）都可以用于蚀刻层110的导电材料，以便材料仅留在侧壁上，且可能地留在牺牲元件108的顶部上，而不留在牺牲元件108之间的开口中。干式蚀刻技术（诸如，例如等离子体蚀刻）典型地已知为与典型地导致各向同性蚀刻（即，沿所有方向蚀刻）的湿式蚀刻技术相比提供蚀刻的更精细分辨率及方向性。例如，通过形成挥发性Al2Cl6，从而能够利用氯（Cl）等离子体来容易地且各向异性地蚀刻由金属铝（Al）制成的层110，其中，挥发性Al2Cl6被去除，这导致仅留在侧壁上且可能地在牺牲元件108的顶部上的图案化的Al。层110的导电材料的竖直各向异性蚀刻可以被实行，以便导电材料的位于牺牲元件108的侧壁上的部分同样被去除，这可以有利地减小牺牲元件108的侧壁上的导电材料的表面粗糙度。
图4和5图示用于使导电材料沉积于牺牲元件108的侧壁上的一个示范性的实施例。在其它实施例中，可以使用其它技术。例如，可以代替图4中所示出的共形沉积过程而使用将使导电材料仅沉积于牺牲元件108的侧壁正上或仅大致沉积与其上的其它过程。这样的备选过程可以例如包括物理气相沉积（PVD）过程（诸如，不存在水平表面上的净沉积且仅存在侧壁沉积的带有高的再溅射率的磁控溅射、汽化沉积或电子束（e-beam）沉积），且可以直接地导致如图5中所示出的组件208，而不需要上述的各向异性蚀刻。关于牺牲元件108的侧壁上的导电材料的厚度的考虑因素以及关于上文中所提供的导电材料的选择和可能的退火的考虑因素可适用于这样的备选沉积过程，且因此为了简洁起见而在此不重复。
对于上述的用于使导电材料沉积于牺牲元件108的侧壁上的任何沉积技术，随后都可以实行组件208的平面化，以便使牺牲元件108的材料暴露，以随后蚀刻该材料。平面化可以使用湿式或干式平面化过程来实行。在一个实施例中，平面化使用化学机械平面化（CMP）来实行，其可以被理解为如下的过程：利用抛光表面、磨料以及浆料来去除可能覆盖牺牲元件108的上表面的导电材料的覆盖层，以使这样的表面暴露，以便随后蚀刻。
图6图示继从沉积于组件208（图5）中的牺牲元件108的侧壁上的导电材料之间去除牺牲元件108之后的组件210的横截面图。在一些实施例中，这样的去除可以包括将牺牲元件108的材料竖直地蚀刻掉的各向异性蚀刻。该蚀刻中所使用的蚀刻剂将与用于蚀刻导电材料的上述的那些蚀刻剂不同，因为此时，优选地，导电材料将不会被蚀刻。适合于各向异性地蚀刻牺牲元件108的任何物质都可以在形成组件210中使用。
去除牺牲元件108导致形成导电元件的图案，如例如在组件210中示出那样，组件210形成多个互连件104。实际上，图6中所示出的组件210与图1中所示出的金属化堆叠件100基本上相同。
图7图示继用适合的介电材料112（诸如，例如本文中所描述的ILD材料中的任一种）填充组件210（图6）的互连件104之间的间隔之后的组件212的横截面图。在一些实施例中，如典型地在常规处理中进行那样，可以使用例如CVD和/或等离子体增强型CVD来将介电材料112提供到互连件104之间的间隔中。在还有其它实施例中，介电材料112可以包括使用涉及使前驱液交联成固态介电材料的涂层技术来形成于互连件104之间的间隔中的介电材料。
在一些实施例中，可以在涂敷电介质112之前，对组件210的互连件104的表面中的一些或全部进行清洁或处置，例如以减少表面污染、使界面陷阱最小化、推动粘附以及/或减少材料的互扩散。
例如，可以使用化学或等离子体清洁或在受控制的环境中加热而对互连件104的表面进行清洁。
在一些实施例中，“界面层”可以涂敷于组件210的互连件104上（尤其在互连件104的侧壁上）之间，以防止、减小其它界面层的自发且不受控制的形成或使其最小化。
在一些实施例中，可以在涂敷电介质112之前，涂敷粘附助剂或粘附层，以便推动互连件104的导电材料与填充互连件104之间的间隔的电介质112的（一种或多种）材料之间的粘附。能够用于形成互连件的导电材料与电介质112之间的粘附层的示例材料包括但不限于分子物种（诸如，自组装单分子层（SAM））。这些分子典型地包括头基、烷烃链以及末基。头基能够是与传导材料一起形成键的硫醇或腈。末基能够是与电介质一起形成键的胺、硅烷、乙氧基硅烷、氯硅烷或氨基硅烷。
在一些实施例中，在用介电材料填充于组件210的互连件104之间的间隔中之前，可以使用如本文中所描述的任何适合的共形沉积技术来使扩散屏障层共形地沉积于互连件104中的至少一些（优选地全部）的侧壁上，以便防止互连件104的导电材料从这些元件向外扩散并且进入周围的介电材料112中。在各种实施例中，扩散屏障层可以为导电、半导电或介电的。能够用于扩散屏障层的材料的示例包括但不限于钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、钌（Ru）、钴（Co）、氮化硅（SiN）、碳化硅（SiC）、二氧化硅（SiO2）、氧化铝（Al2O3）以及类似物中的一种或多种。
在另外的实施例中，该方法可以进一步包括在用扩散屏障层覆盖的互连件104中的至少一些的侧壁上提供屏障-电介质粘附层，以便推动扩散屏障层的材料与将填充互连件104之间的间隔的电介质112的（一种或多种）材料之间的粘附。能够用于形成屏障-电介质粘附层的示例材料包括但不限于钽、钛、氮化钛、氮化钽、氮化钨、氮化钼以及类似物。
在用介电材料112填充于导电元件104之间的间隔中之后，任选地，可以例如使用上述的平面化技术中的任一种来再次实行平面化，以使互连件104的上表面暴露，以便互连件104可以电连接到另外的电路元件（未在图7中专门示出）。
如上所述那样，通过以如间隔物那样的方式（即，如围绕牺牲元件108的“间隔物”）使互连件104的导电材料（典型地为金属）沉积，而随后去除牺牲元件108，来制备互连件104证明给本文中所描述的制备互连件的方法命名为“基于减去的金属间隔物的沉积”是合理的。尤其在与常规方法（其为通过首先使金属层沉积，且然后使该金属图案化，以形成期望的形状且处于期望的图案的互连件，来提供互连件）相比时，实现这些方法可以允许实现若干优点。
一个优点是本文中所描述的方法并未使互连件的沉积期间的管芯的框架下的对准和计量标志晦涩。
另一优点涉及所得到的互连件，其在其侧壁上具有减小的表面粗糙度（与能够使用现有技术的制备方法来达到的相比）。在一些实施例中，使用本文中所描述的方法来形成的个别的互连件（例如，个别的互连件104）的宽度（即，图中所示出的示范性的参考系的y方向上的尺寸）沿着该互连件的高度可以按小于互连件的沿着互连件的高度的平均宽度的百分之十，优选地小于其5%，例如小于其3或2%而变化。使互连件的宽度按与沿着互连件的高度的平均宽度相比而小于某一相对较少的量而变化，指示互连件的侧壁具有相对较低的表面粗糙度。这样的相对较低的表面粗糙度可以有利地使用如本文中所描述的形成导电互连件的方法来达到，而不可能使用现有技术的制备技术来达到。
如本文中所描述的金属化堆叠件可以在用于微处理器装置（例如，用于模拟电路系统、逻辑电路系统或存储器电路系统）的金属层中时是特别地有利的，且可以与其它互补金属氧化物半导体（CMOS）过程一起形成。例如，在一些实施例中，如在下文中结合图8A-E而描述那样，用于使不同层中的互连件104连接的通孔可以使用带有转化的衬里的自对准硬掩模来形成。
此外，本文中所公开的金属化堆叠件可以被包括在任何适合的电子装置中。图10和11图示可以包括本文中所公开的金属化堆叠件中的一个或多个的设备的各种示例。
图8A-E图示使用带有转化的衬里的自对准硬掩模来转向的通孔的示例。在一些实施例中，例如，半导体电路或芯片可以包括使用一个或多个金属化堆叠件（诸如，来自图1-7的金属化堆叠件）来形成的多层互连件。此外，芯片的不同层中的互连件可以使用通孔来连接。延伸穿过芯片的平面的通孔是在不同互连层之间的电连接。这些芯片的互连件使用逐渐减小的间距（例如，更窄和/或相互更靠近）来制造，以便适应对较小的芯片的需要。然而，随着互连件的间距减小，变得越来越难以使通孔与具体的互连件恰当地对准。尤其，在制造期间，通孔相对于具体层的对应互连件的对准将由于制造过程中的自然变体而变化，从而导致通孔与互连件之间的未对准。如果通孔以一定程度未被对准，以致于通孔非预期地与错误的互连件或另一非计划中的金属构件接触，则芯片可能短路，从而导致降级的性能和/或出故障的芯片。因此，通孔必须在特定误差容限内与适当的互连件对准，以便避免错误地连接到错误的互连件或其它金属构件或到其的短路。虽然通孔的大小能够被减小以降低未对准的影响，但缩小通孔大小可能导致降级的性能（例如，由于较高电阻而导致的）且还导致对于通孔制造的减少的产量。
因此，在一些实施例中，通孔可以使用带有转化的衬里的自对准硬掩模来产生。自对准硬掩模例如是能够用于使下一层通孔转向而落在硬掩模下方的金属（例如，用于形成互连件的具体沟槽中的金属）上的蚀刻掩模。
例如，层间电介质（ILD）可以被图案化，以形成沟槽，并且，该沟槽可以用金属制衬里（例如，含金属的氮化物或金属氮化物）加衬。能够用于衬里的材料的示例包括但不限于钼（Mo）、锰（Mn）、氮化锰、钽（Ta）、氮化钽（TaN）、钛（Ti）、氮化钛（TiN）、钌（Ru）、钴（Co）、氮化硅（SiN）、碳化硅（SiC）、二氧化硅（SiO2）、氧化铝（Al2O3）以及类似物中的一种或多种。衬里例如可以用作ILD与沉积于沟槽中的任何金属之间的粘附剂，且还可以防止金属从沟槽向外泄漏到ILD中。沟槽然后可以用金属填充，并且，该金属然后可以被抛光，以去除自沟槽溢出的任何多余的金属。该金属然后可以在沟槽的顶部开口的下方凹陷，以在沟槽中在金属的上方形成空心部分，该空心部分能够用作硬掩模的壳体。
然而，金属凹陷过程对于金属制衬里（例如，含金属的氮化物或金属氮化物）是选择性的，且因而甚至在使金属凹陷之后，衬里仍在。此外，由于衬里可以是传导金属材料，因而使衬里遗留对通孔对准及转向问题起反作用。在一些情况下，额外的过程能够用于去除衬里。然而，备选地，衬里能够被改质，以将其制成遗留的电介质。例如，如果衬里为氮化物，且暴露于氧化的等离子体，则衬里将被转化成氧化物。金属氧化物典型地为电介质。除了氧化物之外，变成金属制电介质的其它类型的转化还包括将产生硅酸盐、氮氧化物或任何其它不泄漏的电介质的过程。以此方式，可以仅仅使衬里转化成遗留的电介质，而非将衬里完全地去除，因为使衬里转化而并非去除衬里要更高效得多。
在衬里被转化成遗留的电介质之后，具体的硬掩模材料然后能够被沉积到凹陷的金属顶部上的沟槽的空心部分中。能够用于硬掩模的材料的示例包括但不限于氮化硅（SiN）、二氧化硅（SiO2）、氮碳氧化硅（SiOCN）、氧化铝（Al2O3）、碳化硅（SiC）、碳氧化硅（SiOC）、氧化锆（ZrO2）和氧化铪（HfO2）以及类似物中的一种或多种。考虑到使硬掩模材料沉积到沟槽的空心部分中导致硬掩模定位于金属的正上方，硬掩模通过设计而“自对准”。硬掩模材料然后可以被抛光，以去除自沟槽溢出的任何多余的硬掩模材料。在此时，例如，通过使用蚀刻途径来蚀刻硬掩模（其对于硬掩模材料是选择性的，而并非对于周围的ILD是选择性的），从而能够使用硬掩模来产生通孔，以使通孔转向。
因此，使自对准硬掩模的衬里转化成遗留的电介质，避免在金属凹陷之后必须使衬里凹陷的问题。本发明在间距（金属宽度+ILD宽度）为大约40纳米（nm）或更小时特别地有用。
图8A-E图示与使用带有转化的衬里的自对准硬掩模以用于通孔转向相关联的五个阶段：（1）后抛光；（2）金属凹陷；（3）衬里改质；（4）硬掩模沉积及抛光；以及（5）通孔转向。在图8A-E中，其中图包括相同或类似的种类的多个特征或构件（例如，多个金属沟槽804），那些特征或构件中的仅一个用参考编号标记，以便于图示。
图8A图示金属化互连件800A，金属化互连件800A包括层间电介质802、用金属804填充的多个沟槽以及每个沟槽中的衬里806。图8A图示对于该过程的起点，其为已被抛光以去除遍于沟槽上的任何多余的金属的金属化互连件800A。因而，在该阶段，沟槽已经形成于层间电介质802中，并且，衬里806已添加到沟槽，沟槽已用金属填充，并且，金属化互连件800A已被抛光，以去除遍于沟槽上的金属。
如图8B中所示出的，然后使金属804暴露于湿式蚀刻或干式蚀刻，以使对于衬里806是选择性的金属804凹陷，从而在沟槽中在金属804的上方产生空心部分808。
如图8C中所示出的，衬里806然后被改质，以将其制成遗留的电介质807。例如，如果衬里806为氮化物，且暴露于氧化的等离子体，则衬里806将被转化成氧化物。金属氧化物典型地为电介质。除了氧化物之外，变成金属制电介质的其它类型的转化还包括将产生硅酸盐、氮氧化物或任何其它不泄漏的电介质的过程。以此方式，可以仅仅使衬里806转化成遗留的电介质，而非将衬里完全地去除，因为使衬里转化而并非去除衬里要更高效得多的。
如图8D中所示出的，在衬里806被转化成遗留的电介质807之后，具体的硬掩模810材料然后能够被沉积到凹陷的金属804的顶部上的沟槽的空心部分中。考虑到使硬掩模材料沉积到沟槽的空心部分中导致硬掩模810定位于金属804的正上方，硬掩模通过设计而“自对准”。硬掩模材料然后可以被抛光，以去除自沟槽溢出的任何多余的硬掩模材料。
最后，如图8E中所示出的，下一步骤为下一层图案化。例如，通过使用蚀刻途径来蚀刻硬掩模（其对于硬掩模材料是选择性的，而并非对于周围的ILD 802是选择性的），从而能够使用硬掩模来产生通孔805，以使通孔805转向。以此方式，通孔被蚀刻穿过硬掩模，而没有蚀刻周围的ILD 802。
图9图示对于产生带有转化的衬里的自对准硬掩模的示例实施例的流程图900。在一些实施例中，流程图900可以使用贯穿本公开描述的构件和过程来实现。
流程图可以通过在介电表面中形成沟槽而在框902开始。在一些实施例中，例如，该介电表面可以被图案化，以形成一个或多个沟槽。
流程图然后可以继续到框904，以用衬里给沟槽加衬。衬里例如可以用作介电表面与沉积于沟槽中的任何金属之间的粘附剂，且还可以防止金属从沟槽向外泄漏到介电表面中。在一些实施例中，衬里可以为金属制衬里（诸如，氮化物）。
流程图然后可以继续到框906，以用金属（诸如，用于形成互连件的传导金属）填充沟槽。此外，在一些实施例中，金属可以被抛光，以去除沟槽的外侧的多余的金属。流程图然后可以继续到框908，以使金属在沟槽的开口的下方凹陷。在一些实施例中，例如，金属可以在沟槽的开口的下方凹陷，以在凹陷的金属的上方形成沟槽的空心部分。
流程图然后可以继续到框910，以使沟槽的衬里转化成电介质。在一些实施例中，例如，衬里的与沟槽的空心部分相关联的部分可以被转化成电介质（例如，遗留的介电材料（诸如，氧化物、硅酸盐或氮氧化物））。此外，在一些实施例中，可以通过使衬里暴露于氧化的等离子体而使衬里转化成电介质。
流程图然后可以继续到框912，以使硬掩模沉积到沟槽中。在一些实施例中，例如，硬掩模可以被沉积到沟槽的空心部分中。此外，在一些实施例中，硬掩模然后可以被抛光，以去除沟槽的外侧的多余的硬掩模材料。以此方式，硬掩模随后可以用于使得用于使不同的互连层中的互连件连接的通孔转向或对准。
在此时，流程图可以完成。然而，在一些实施例中，流程图可以重新开始，和/或可以重复某些框。例如，在一些实施例中，流程图可以重新开始于框902，以继续形成沟槽且使硬掩模沉积于沟槽中。还应当注意到，在一些备选的实现中，每个框中所注释的功能可以并非按图中所注释的顺序发生。例如，取决于所涉及的功能性，相继地示出的两个框实际上可以基本上同时被执行，或这些框有时可以按相反的顺序或按备选的顺序执行。
图10A和10B是可以包括根据本文中所公开的实施例中的任一个的一个或多个金属化堆叠件的晶圆1000和管芯1002的顶视图。晶圆1000可以由半导体材料组成，且可以包括具有形成于晶圆1000的表面上的IC结构的一个或多个管芯1002。管芯1002中的每个可以是半导体产品的包括任何适合的IC（例如，包括一个或多个构件（其包括一个或多个金属化堆叠件100）的IC）的重复的单元。在半导体产品的制备完成之后（例如，在例如晶体管或存储器装置中的具体的电子构件中的金属化堆叠件100的制造之后），晶圆1000可以经历单体化过程，其中，管芯1002中的每个彼此分离，以提供半导体产品的离散的“芯片”。尤其，包括如本文中所公开的金属化堆叠件的装置可以采取晶圆1000（例如，未单体化）的形式或管芯1002（例如，单体化）的形式。管芯1002可以包括一个或多个晶体管和/或将电信号路由至晶体管的支持电路系统、以及任何其它IC构件（例如，本文中所讨论的互连件中的一个或多个，其可以采取本文中所描述的金属化堆叠件中的任一个的形式）。在一些实施例中，晶圆1000或管芯1002可以包括存储器装置（例如，静态随机存取存储器（SRAM）装置）、逻辑装置（例如，AND、OR、NAND或NOR门）或任何其它适合的电路元件。这些装置中的多个装置可以组合于单个管芯1002上。例如，由多个存储器装置形成的存储器阵列可以形成于与处理装置（例如，图11的处理器1102）相同的管芯1002或配置成将信息存储于存储器装置中或执行存储于存储器阵列中的指令的其它逻辑上。
图11图示可以包括一个或多个构件（其包括根据本文中所公开的实施例中的任一个的一个或多个金属化堆叠件）的示例计算装置1100的框图。例如，计算装置1100的构件中的任何适合的构件都可以包括具有一个或多个金属化堆叠件100的管芯（例如，图10B的管芯1002）。计算装置1100的构件中的任何一个或多个都可以包括集成电路装置或组件或被包括在其中。
许多构件在图11中图示为被包括在计算装置1100中，但如适合于本申请那样，这些构件中的任何一个或多个都可以被省略或重复。在一些实施例中，被包括在计算装置1100中的构件中的一些或全部可以附接到一个或多个母板。在一些实施例中，这些构件中的一些或全部制备到单个芯片上系统（SoC）管芯上。
另外，在各种实施例中，计算装置1100可能不包括图11中所图示的构件中的一个或多个，但计算装置1100可以包括用于耦合到一个或多个构件的接口电路系统。例如，计算装置1100可能不包括显示装置1106，但可以包括显示装置1106可以耦合到的显示装置接口电路系统（例如，连接器及驱动器电路系统）。在另一组示例中，计算装置1100可能不包括音频输入装置1124或音频输出装置1108，但可以包括音频输入装置1124或音频输出装置1108可以耦合到的音频输入或输出装置接口电路系统（例如，连接器及支持电路系统）。
计算装置1100可以包括处理装置1102（例如，一个或多个处理装置）。如本文中所使用的，术语“处理装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据，以使该电子数据变换成可以存储于寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。处理装置1102可以包括一个或多个数字信号处理器（DSP）、专用集成电路（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、密码处理器（在硬件内执行密码算法的专门的处理器）、服务器处理器或任何其它适合的处理装置。计算装置1100可以包括存储器1104，存储器1104本身可以包括一个或多个存储器装置（诸如，易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器（ROM））、闪速存储器、固态存储器以及/或硬盘驱动器）。在一些实施例中，存储器1104可以包括与处理装置1102共享管芯的存储器。该存储器可以用作高速缓存存储器，且可以包括嵌入式动态随机存取存储器（eDRAM）或自旋转移矩磁随机存取存储器（STT-MRAM）。
在一些实施例中，计算装置1100可以包括通信芯片1112（例如，一个或多个通信芯片）。例如，通信芯片1112可以配置成用于管理用于将数据转移往返于计算装置1100的无线通信。术语“无线”及其派生物可以用于描述可以通过使用经由非固态介质的调制的电磁辐射而传递数据的电路、装置、系统、方法、技术、通信信道等等。然而，该术语并不意味着相关联的装置不包含任何电线，在一些实施例中，这些装置可能不包含任何电线。
通信芯片1112可以实现许多无线标准或协议中的任一个，包括但不限于电气和电子工程师学会（IEEE）标准，其包括Wi-Fi（IEEE 802.11族）、IEEE 802.16标准（例如，IEEE802.16-2005修正）、长期演进（LTE）项目连同任何修正、更新以及/或修订（例如，高级LTE项目、超移动宽带（UMB）项目（也被称为“3GPP2”）等等）。IEEE 802.16兼容宽带无线接入（BWA）网络一般被称为WiMAX网络，代表全球微波接入互操作性（其为对于通过针对IEEE 802.16标准的一致性及互操作性测试的产品的认证标志）的首字母缩略词。通信芯片1112可以根据全球移动通信系统（GSM）、一般分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进型HSPA（E-HSPA）或LTE网络而操作。通信芯片1112可以根据增强型数据GSM演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用地面无线电接入网络（UTRAN）或演进型UTRAN（E-UTRAN）而操作。通信芯片1112可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）及其派生物以及被指派为3G、4G、5G及以上的任何其它无线协议而操作。在其它实施例中，通信芯片1112可以根据其它无线协议而操作。计算装置1100可以包括天线1122，以促进无线通信和/或接收其它无线通信（诸如，AM或FM无线电传输）。
在一些实施例中，通信芯片1112可以管理有线通信（诸如，电、光或任何其它适合的通信协议（例如，以太网））。如上文中所注意到的，通信芯片1112可以包括多个通信芯片。例如，第一通信芯片1112可以专用于较近程无线通信（诸如，Wi-Fi或蓝牙），并且，第二通信芯片1112可以专用于较远程无线通信（诸如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其它）。在一些实施例中，第一通信芯片1112可以专用于无线通信，并且，第二通信芯片1112可以专用于有线通信。
计算装置1100可以包括电池/电源电路系统1114。电池/电源电路系统1114可以包括用于使计算装置1100的构件耦合到与计算装置1100分离的能源（例如，AC线路电源）的一个或多个储能装置（例如，电池或电容器）和/或电路系统。
计算装置1100可以包括显示装置1106（或如上文中所讨论的对应的接口电路系统）。显示装置1106可以包括任何视觉指示器（诸如，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器）。
计算装置1100可以包括音频输出装置1108（或如上文中所讨论的对应的接口电路系统）。音频输出装置1108可以包括生成可听的指示的任何装置（诸如，例如扬声器、头戴式耳机或耳塞）。
计算装置1100可以包括音频输入装置1124（或如上文中所讨论的对应的接口电路系统）。音频输入装置1124可以包括生成表示声音的信号的任何装置（诸如，麦克风、麦克风阵列或数字仪器（例如，具有乐器数字接口（MIDI）输出的仪器））。
计算装置1100可以包括全球定位系统（GPS）装置1118（或如上文中所讨论的对应的接口电路系统）。如在本领域中已知的，GPS装置1118可以与基于卫星的系统通信，且可以接收计算装置1100的位置。
计算装置1100可以包括其它输出装置1110（或如上文中所讨论的对应的接口电路系统）。其它输出装置1110的示例可以包括用于将信息提供给其它装置或额外的存储装置的音频编解码器、视频编解码器、打印机、有线或无线传送器。
计算装置1100可以包括其它输入装置1120（或如上文中所讨论的对应的接口电路系统）。其它输入装置1120的示例可以包括加速计、陀螺仪、罗盘、图像捕获装置、键盘、光标控制装置（诸如，鼠标、触针、触摸板）、条形码阅读器、快速响应（QR）码阅读器、任何传感器或射频标识（RFID）阅读器。
计算装置1100可以具有任何期望的形式要素，诸如，手持式或移动式计算装置（例如，蜂窝电话、智能电话、移动式互联网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机等等）、台式计算装置、服务器或其它网络化的计算构件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录仪或可穿戴计算装置。在一些实施例中，计算装置1100可以是处理数据的任何其它电子装置。
许多其它改变、替代、变体、变更以及修改可以对于本领域技术人员是确定的，并且旨在的是，本公开包含如落入所附权利要求的范围内的所有这样的改变、替代、变体、变更以及修改。
示例实现
以下的示例涉及在贯穿本公开描述的实施例。
一个或多个实施例可以包括一种设备，包含：多个互连层，其中，多个互连层包含第一互连层和第二互连层，其中，第一互连层包含第一互连件，并且其中，第二互连层包含第二互连件；通孔，其使第一互连件和第二互连件连接；并且其中，第一互连件包含介电衬里。
在设备的一个示例实施例中，介电衬里包含从金属制衬里转化的非传导衬里。
在设备的一个示例实施例中，金属制衬里包含氮化物。
在设备的一个示例实施例中，介电衬里包含暴露于氧化的等离子体的金属制衬里。
在设备的一个示例实施例中，介电衬里包含暴露于氧化的等离子体的衬里。
在设备的一个示例实施例中，介电衬里包含氧化物。
在设备的一个示例实施例中，介电衬里包含硅酸盐。
在设备的一个示例实施例中，介电衬里包含氮氧化物。
一个或多个实施例可以包括一种方法，其包含：在介电表面中形成沟槽；用衬里给沟槽加衬；用金属填充沟槽；使金属在沟槽的开口的下方凹陷；使衬里转化成电介质；以及使硬掩模沉积到沟槽中。
在方法的一个示例实施例中，该方法进一步包含使用硬掩模来形成通孔，以使通孔对准。
在方法的一个示例实施例中，衬里被转化成遗留的介电材料。
在方法的一个示例实施例中，使衬里转化成电介质包含使衬里暴露于氧化的等离子体。
在方法的一个示例实施例中，衬里为金属制衬里。
在方法的一个示例实施例中，衬里为氮化物。
在方法的一个示例实施例中，衬里被转化成氧化物。
在方法的一个示例实施例中，衬里被转化成硅酸盐。
在方法的一个示例实施例中，衬里被转化成氮氧化物。
在方法的一个示例实施例中，使金属在沟槽的开口的下方凹陷形成沟槽的空心部分，其中，沟槽的空心部分在沟槽中位于金属的上方。
在方法的一个示例实施例中，使衬里转化成电介质包含使衬里的与沟槽的空心部分相关联的部分转化成电介质。
在方法的一个示例实施例中，硬掩模被沉积到沟槽的空心部分中。
在方法的一个示例实施例中，该方法进一步包含对金属进行抛光，以去除沟槽的外侧的多余的金属。
在方法的一个示例实施例中，该方法进一步包含对硬掩模进行抛光，以去除沟槽的外侧的多余的硬掩模材料。
在方法的一个示例实施例中，在介电表面中形成沟槽包含使介电表面图案化，以形成沟槽。
一个或多个实施例可以包括一种计算装置，其包含：电路板；以及安置于电路板上的集成电路，其中，集成电路包含：多个互连层，其中，多个互连层包含第一互连层和第二互连层，其中，第一互连层包含第一互连件，并且其中，第二互连层包含第二互连件；通孔，其使第一互连件和第二互连件连接；并且其中，第一互连件包含介电衬里。
在计算装置的一个示例实施例中，介电衬里包含从金属制衬里转化的非传导衬里。
一个或多个实施例可以包括一种设备，其包含实行根据先前示例中的任一个的方法的部件。

Claims (24)

1.一种设备，包含：
多个互连层，其中，所述多个互连层包含第一互连层和第二互连层，其中，所述第一互连层包含第一互连件，并且其中，所述第二互连层包含第二互连件；
通孔，所述通孔使所述第一互连件和所述第二互连件连接；以及
其中所述设备包括采用第一介电材料的沟槽，所述沟槽包括包含所述第一互连件的下部区域，所述沟槽包括上部区域，所述第一互连件包括第一衬里，所述上部区域包括第二衬里，所述第一衬里与所述第二衬里接触，所述第一衬里是导电材料，所述第二衬里是第二介电材料，并且所述第二介电材料具有与所述第一介电材料不同的材料组成。
2.根据权利要求1所述的设备，其中，所述第二衬里包含从金属制衬里转化的非传导衬里。
3.根据权利要求2所述的设备，其中，所述金属制衬里包含氮化物。
4.根据权利要求2所述的设备，其中，所述第二衬里包含暴露于氧化的等离子体的金属制衬里。
5.根据权利要求1所述的设备，其中，所述第二衬里包含暴露于氧化的等离子体的衬里。
6.根据权利要求1-2中的任一项所述的设备，其中，所述第二衬里包含氧化物。
7.根据权利要求1-2中的任一项所述的设备，其中，所述第二衬里包含硅酸盐。
8.根据权利要求1-2中的任一项所述的设备，其中，所述第二衬里包含氮氧化物。
9.一种方法，包含：
在介电表面中形成沟槽；
用衬里给所述沟槽加衬；
用金属填充所述沟槽；
使所述金属在所述沟槽的开口的下方凹陷；
使所述衬里转化成电介质；以及
使硬掩模沉积到所述沟槽中，
所述方法进一步包含使用所述硬掩模来形成通孔，以使所述通孔对准。
10.根据权利要求9所述的方法，其中，所述衬里被转化成遗留的介电材料。
11.根据权利要求9-10中的任一项所述的方法，其中，使所述衬里转化成所述电介质包含使所述衬里暴露于氧化的等离子体。
12.根据权利要求9-10中的任一项所述的方法，其中，所述衬里为金属制衬里。
13.根据权利要求9-10中的任一项所述的方法，其中，所述衬里为氮化物。
14.根据权利要求9-10中的任一项所述的方法，其中，所述衬里被转化成氧化物。
15.根据权利要求9-10中的任一项所述的方法，其中，所述衬里被转化成硅酸盐。
16.根据权利要求9-10中的任一项所述的方法，其中，所述衬里被转化成氮氧化物。
17.根据权利要求9-10中的任一项所述的方法，其中，使所述金属在所述沟槽的所述开口的下方凹陷形成所述沟槽的空心部分，其中，所述沟槽的所述空心部分在所述沟槽中位于所述金属的上方。
18.根据权利要求17所述的方法，其中，使所述衬里转化成所述电介质包含使所述衬里的与所述沟槽的所述空心部分相关联的部分转化成所述电介质。
19.根据权利要求17所述的方法，其中，所述硬掩模被沉积到所述沟槽的所述空心部分中。
20.根据权利要求9-10中的任一项所述的方法，进一步包含对所述金属进行抛光，以去除所述沟槽的外侧的多余的金属。
21.根据权利要求9-10中的任一项所述的方法，进一步包含对所述硬掩模进行抛光，以去除所述沟槽的外侧的多余的硬掩模材料。
22.根据权利要求9-10中的任一项所述的方法，其中，在所述介电表面中形成所述沟槽包含使所述介电表面图案化，以形成所述沟槽。
23.一种计算装置，包含：
电路板；以及
安置于所述电路板上的集成电路，其中，所述集成电路包含：
多个互连层，其中，所述多个互连层包含第一互连层和第二互连层，其中，所述第一互连层包含第一互连件，并且其中，所述第二互连层包含第二互连件；
通孔，所述通孔使所述第一互连件和所述第二互连件连接；以及
其中所述集成电路包括采用第一介电材料的沟槽，所述沟槽包括包含所述第一互连件的下部区域，所述沟槽包括上部区域，所述第一互连件包括第一衬里，所述上部区域包括第二衬里，所述第一衬里与所述第二衬里接触，所述第一衬里是导电材料，所述第二衬里是第二介电材料，并且所述第二介电材料具有与所述第一介电材料不同的材料组成。
24.根据权利要求23所述的计算装置，其中，所述第二衬里包含从金属制衬里转化的非传导衬里。
CN201680091294.0A 2016-12-30 2016-12-30 带有转化的衬里的自对准硬掩模 Active CN110024106B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/069359 WO2018125175A1 (en) 2016-12-30 2016-12-30 Self-aligned hard masks with converted liners

Publications (2)

Publication Number Publication Date
CN110024106A CN110024106A (zh) 2019-07-16
CN110024106B true CN110024106B (zh) 2024-01-23

Family

ID=62710713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680091294.0A Active CN110024106B (zh) 2016-12-30 2016-12-30 带有转化的衬里的自对准硬掩模

Country Status (4)

Country Link
US (1) US10937689B2 (zh)
CN (1) CN110024106B (zh)
DE (1) DE112016007569T5 (zh)
WO (1) WO2018125175A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110024106B (zh) 2016-12-30 2024-01-23 英特尔公司 带有转化的衬里的自对准硬掩模
US10475702B2 (en) * 2018-03-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure using bottom-up filling deposition
US11557509B1 (en) * 2018-12-21 2023-01-17 Applied Materials, Inc. Self-alignment etching of interconnect layers
US11342222B2 (en) 2019-09-26 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned scheme for semiconductor device and method of forming the same
US11658041B2 (en) 2020-05-28 2023-05-23 Applied Materials, Inc. Methods of modifying portions of layer stacks
CN113764332A (zh) * 2020-06-07 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11901228B2 (en) 2021-03-31 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned scheme for semiconductor device and method of forming the same
US11869808B2 (en) * 2021-09-22 2024-01-09 International Business Machines Corporation Top via process with damascene metal

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155107A (zh) * 2010-10-06 2013-06-12 国际商业机器公司 集成电路和互连及其制造方法
CN103515306A (zh) * 2012-06-26 2014-01-15 格罗方德半导体公司 制造具有钌衬里铜的集成电路的方法
CN105321814A (zh) * 2014-06-30 2016-02-10 台湾积体电路制造股份有限公司 导电元件结构和方法
WO2016105423A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin
US9449921B1 (en) * 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures
CN106068549A (zh) * 2013-12-20 2016-11-02 英特尔公司 基于钴的互连及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972253B2 (en) 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
JP2009026989A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7678696B2 (en) 2008-08-08 2010-03-16 International Business Machines Corporation Method of making through wafer vias
US8143138B2 (en) * 2008-09-29 2012-03-27 Applied Materials, Inc. Method for fabricating interconnect structures for semiconductor devices
US9111939B2 (en) * 2012-07-27 2015-08-18 Intel Corporation Metallization of fluorocarbon-based dielectric for interconnects
US8987133B2 (en) 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
US9059257B2 (en) * 2013-09-30 2015-06-16 International Business Machines Corporation Self-aligned vias formed using sacrificial metal caps
MY193614A (en) * 2014-03-20 2022-10-20 Intel Corp Scalable interconnect structures with selective via posts
US9613852B2 (en) * 2014-03-21 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method making the same
US10727122B2 (en) 2014-12-08 2020-07-28 International Business Machines Corporation Self-aligned via interconnect structures
US20160218286A1 (en) * 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
CN110024106B (zh) 2016-12-30 2024-01-23 英特尔公司 带有转化的衬里的自对准硬掩模

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155107A (zh) * 2010-10-06 2013-06-12 国际商业机器公司 集成电路和互连及其制造方法
CN103515306A (zh) * 2012-06-26 2014-01-15 格罗方德半导体公司 制造具有钌衬里铜的集成电路的方法
CN106068549A (zh) * 2013-12-20 2016-11-02 英特尔公司 基于钴的互连及其制造方法
CN105321814A (zh) * 2014-06-30 2016-02-10 台湾积体电路制造股份有限公司 导电元件结构和方法
WO2016105423A1 (en) * 2014-12-24 2016-06-30 Intel Corporation Novel method for creating alternate hardmask cap interconnect structure with increased overlay margin
US9449921B1 (en) * 2015-12-15 2016-09-20 International Business Machines Corporation Voidless contact metal structures

Also Published As

Publication number Publication date
US10937689B2 (en) 2021-03-02
WO2018125175A1 (en) 2018-07-05
CN110024106A (zh) 2019-07-16
US20190371657A1 (en) 2019-12-05
DE112016007569T5 (de) 2019-11-28

Similar Documents

Publication Publication Date Title
CN110024106B (zh) 带有转化的衬里的自对准硬掩模
KR102494277B1 (ko) 유동성 유전체 재료들을 이용한 트렌치 격리를 위한 기법들
CN110024103B (zh) 自对准通孔
CN108012561B (zh) 用于后端工艺(beol)互连件的借助使用自底向上交联的电介质的图像色调反转
US10811595B2 (en) Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory
US9379010B2 (en) Methods for forming interconnect layers having tight pitch interconnect structures
CN110024105B (zh) 用于改善短路裕量的硬化插塞
EP3913659A1 (en) Back end of line integration for self-aligned vias
CN108369923B (zh) 防止过孔穿通的无掩模气隙
US11011481B2 (en) Configurable resistor
US11652045B2 (en) Via contact patterning method to increase edge placement error margin
US20210057230A1 (en) Carbon-based dielectric materials for semiconductor structure fabrication and the resulting structures
WO2018111289A1 (en) Interconnects provided by subtractive metal spacer based deposition
WO2018125109A1 (en) Subtractive plug etching
TW202213830A (zh) 以虛設的穿矽通孔為基礎之去耦電容器
CN114388434A (zh) 用于改进通孔集成的自组装单分子层的应用
CN114512455A (zh) 使用帽盖和包裹式电介质间隔体的垂直金属划分
WO2018125108A1 (en) Using nanotubes as a guide for selective deposition in manufacturing integrated circuit components
WO2018125023A1 (en) Methods for combining mask-based and maskless lithography

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant