CN110022447A - 成像系统、输出线电路及其快速稳定的方法 - Google Patents
成像系统、输出线电路及其快速稳定的方法 Download PDFInfo
- Publication number
- CN110022447A CN110022447A CN201811560800.3A CN201811560800A CN110022447A CN 110022447 A CN110022447 A CN 110022447A CN 201811560800 A CN201811560800 A CN 201811560800A CN 110022447 A CN110022447 A CN 110022447A
- Authority
- CN
- China
- Prior art keywords
- transistor
- bit line
- enhancing
- voltage
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 100
- 238000003384 imaging method Methods 0.000 title claims abstract description 54
- 238000009792 diffusion process Methods 0.000 claims abstract description 18
- 238000007667 floating Methods 0.000 claims abstract description 18
- 230000002708 enhancing effect Effects 0.000 claims description 105
- 238000012546 transfer Methods 0.000 claims description 34
- 230000005611 electricity Effects 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 10
- 238000004088 simulation Methods 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 210000001367 artery Anatomy 0.000 claims description 4
- 238000004080 punching Methods 0.000 claims description 4
- 210000003462 vein Anatomy 0.000 claims description 4
- 240000002853 Nelumbo nucifera Species 0.000 claims description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 claims description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims 4
- 230000005540 biological transmission Effects 0.000 claims 2
- 238000009825 accumulation Methods 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- 238000005728 strengthening Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000000875 corresponding effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 208000024754 bloodshot eye Diseases 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 208000002173 dizziness Diseases 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 201000005111 ocular hyperemia Diseases 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
本发明涉及一种成像系统、输出线电路及其快速稳定的方法。光电二极管适于积聚图像电荷。转移晶体管将图像电荷转移到浮动扩散区。源极跟随器晶体管被耦合成接收浮动扩散区的电压并提供经放大信号。行选择晶体管将经放大信号使能并将经放大信号输出到位线。第一电流源产生器耦合在位线与地电位之间。第一电流源产生器通过第一栅地‑阴地晶体管、第一偏压晶体管及第二偏压晶体管吸收电流。第一栅地‑阴地晶体管通过栅地‑阴地控制电压被施加偏压。第一偏压晶体管及第二偏压晶体管通过偏压控制电压被施加偏压。
Description
技术领域
本发明大体来说涉及互补金属氧化物半导体(CMOS)图像传感器,且具体来说涉及但并非只涉及应用于图像传感器中的光电二极管像素单元及所述光电二极管像素单元的输出线(位线)的装置及方法,所述图像传感器能够在图像信号的读出期间使位线快速稳定以减少固定图案噪声(FPN)并维持供应电源的稳定性。
背景技术
图像传感器已普遍存在。图像传感器广泛用于数字照相机(digital stillcamera)、手机、安全照相机以及医疗、汽车及其他应用中。这些应用中的许多应用需要使用高动态范围(High dynamic range,HDR)图像传感器。人眼一般具有高达约100dB的动态范围。对于汽车应用来说,常常需要具有超过100dB动态范围的图像传感器来处理不同的驾驶状况,例如在穿过黑暗的隧道驶入明亮的阳光中时。
HDR图像传感器并非始终正确地执行HDR功能。常见的缺点包括会由固定图案噪声(fixed pattern noise,FPN)导致图像劣化、随机噪声大、与电荷晕染相关联的分辨率降低、存在运动伪影(motion artifact)、灵敏度固定以及在使用多个光电二极管时填充因数(fill factor)较低,其中填充因数是像素的感光面积对像素的总面积的比率。
当使用图像传感器时,多个像素单元中的每一者中的光生电子(photo-generatedelectron)从光电二极管(photodiode,PD)转移到浮动扩散区(floating diffusion,FD)以供后续读出。耦合在PD与FD之间的转移(transfer,TX)晶体管在施加到TX栅极端子的电压脉冲的控制下接通及断开以实现这种电荷转移。由于在TX栅极端子与FD之间始终存在耦合电容,因此施加在TX栅极上的脉冲信号始终在很大程度上耦合到FD。这种因TX信号引起的隧道效应被称为TX馈通(TX feed-through)。
相似地,耦合在电源AVDD与FD之间的复位(reset,RST)晶体管在被施加到RST栅极端子的电压脉冲的控制下接通及断开以使电压复位到FD。同样,由于在RST栅极端子与FD之间始终存在耦合电容,因此施加在RST栅极上的脉冲信号也始终在很大程度上耦合到FD。这被称为RST馈通(RST feed-through)。
RST馈通及TX馈通二者均会通过源极跟随器(source follower,SF)晶体管及行选择(row select,RS)晶体管波动到像素单元的输出线(也称为位线)。这种大的不期望的脉冲的传播是不可避免的且对信号的稳定有害。这甚至对于暗信号(由像素内部的非光生本征电子(non-photo-generated,intrinsic electrons)引起的信号)而言会降低图像传感器的帧速率。对于任何给定的位线来说,由于所述给定的位线连接到列中的所有像素,因此所述给定的位线具有明显的阻容(capacitive and resistive,RC)负载。因此,位线上的任何状态改变均会因这种RC延迟而不可避免地变慢。也就是说,一旦在位线上发生状态改变,便会耗用长的时间才能稳定到重新更新的步长电平(step level)。这受所谓的RC时间常数支配。对于任何给定的输入步长Vin来说,其稳定时间受下式支配:
其中时间常数τ=RC,且V0.5LSB是单个位等效电压(single bit equivalentvoltage)值的一半。
一种解决方案是在电荷转移期间将像素单元从像素单元的输出线(位线)断开,此同样借助于所添加的钳位电压产生器。钳位电压产生器不允许位线电压降到低于某一电压电平。因此,当发生电荷转移时,位线上的电压改变可减小,且稳定时间可缩短。另外,钳位电压产生器使总模拟电源供应(AVDD)电流保持接近恒定,以避免电源供应发生大的变化。通过这一解决方案,在RS晶体管再次重新接通以将像素输出重新接入(reengage)到位线之后,在与最高电压相关的完全黑暗条件下,位线被流过SF晶体管的上拉电流充电而不会被相对弱的电流源产生器的下拉电流吸收。由于SF电流不受电流源产生器限制,因此稳定时间也缩短。始终达到较快的上拉。这意味着,在低光照条件下较快地稳定是这种解决方案的明显优点所在。然而,在强光照条件下的性能仍然是问题,因为光强度的较高反差会在位线上造成较大的电压降,此会直接导致稳定时间较长。
一些解决方案可提供不错的结果。然而,它们可能涉及到例如放大器及控制器等相当复杂的电路,这些电路对于每一个列读出电路而言占据大量额外的硅面积且在执行时耗用更多电力。
发明内容
根据一个实施例,一种快速稳定输出线电路包括光电二极管(PD)202,适于响应于入射光来积聚图像电荷。至少一个转移(TX)晶体管204,耦合在所述PD202与浮动扩散区(FD)208之间以将所述图像电荷从所述PD202转移到所述浮动扩散区(FD)208,其中转移(TX)栅极信号206控制所述图像电荷从所述TX晶体管的TX接收端子207向所述FD208的传输。复位(RST)晶体管210,被耦合成向所述FD208供应复位FD电压(VRFD),其中复位(RST)栅极电压212控制所述RST晶体管。源极跟随器(SF)晶体管216,被耦合成从SF栅极端子接收所述FD208的电压并将经放大信号提供到SF源极端子218。第一电流源产生器231,耦合在位线230与地电位(AGND)之间,其中所述第一电流源产生器231通过第一栅地-阴地晶体管(240)、第一偏压晶体管246及第二偏压晶体管252吸收电流,其中所述第一栅地-阴地晶体管240通过栅地-阴地控制电压(VCN)242被施加偏压,且其中所述第一偏压晶体管246及所述第二偏压晶体管252通过偏压控制电压(VBN)248被施加偏压。
根据一个实施例,一种使输出线电路快速稳定的方法,包括:使行选择(RS)使能222维持高电位以接通行选择(RS)晶体管220;维持栅地-阴地控制电压(VCN)242以对第一栅地-阴地晶体管240施加偏压,其中所述栅地-阴地控制电压(VCN)242是正电位以确保所述第一栅地-阴地晶体管240的正常操作;维持偏压控制电压(VBN)248以对第一偏压晶体管246及第二偏压晶体管252施加偏压,其中所述偏压控制电压(VBN)248是正电位以确保所述第一偏压晶体管246及所述第二偏压晶体管252的正常操作;使第一增强使能信号258维持低电位以使第一增强使能开关256开路;通过将复位(RST)栅极212复位到高电平以接通复位(RST)晶体管210来将浮动扩散区(FD)208复位到复位FD电压(VRFD);通过将所述RST栅极212设定成低电平以断开所述RST晶体管210来将所述FD208从所述复位FD电压(VRFD)断开;增强第一RST冲击电流及第二RST冲击电流中的一者以从位线230吸收电流;读取所述FD208上的背景电荷,其中当所述SF 216被闭合的所述RS晶体管220使能时,所述SF216对来自所述SF216的栅极端子208的背景电压进行转换并在所述SF源极端子(218)上将经放大背景信号提供到所述位线224;通过将转移(TX)栅极(206)设定成高电平以接通转移(TX)晶体管204来将电荷从TX接收端子207转移到浮动扩散区(FD)208;通过将所述转移栅极206设定成低电平以断开所述TX晶体管204来中断将所述电荷转移到所述FD208;增强第一TX冲击电流及第二TX冲击电流中的一者以从位线230吸收电流;以及读取所述FD208上的所述图像电荷,其中当所述SF 216被闭合的所述RS晶体管220使能时,所述SF 216对来自所述SF 216的栅极端子208的图像信号进行转换并在所述SF源极端子218上将经放大图像信号提供到所述位线224。
根据一个实施例,一种具有快速稳定输出线电路的成像系统100包括由像素单元形成的像素阵列102,其中所述像素单元201中的每一者包括光电二极管(PD)202,适于响应于入射光来积聚图像电荷。至少一个转移(TX)晶体管204,耦合在所述PD202与浮动扩散区(FD)(208)之间以将所述图像电荷从所述PD202转移到所述浮动扩散区(FD)208,其中转移(TX)栅极电压206控制所述图像电荷从所述TX晶体管的TX接收端子207向所述FD208的传输。复位(RST)晶体管210,被耦合成向所述FD208供应复位FD电压(VRFD),其中复位(RST)栅极电压212控制所述RST晶体管。源极跟随器(SF)晶体管216,被耦合成从SF栅极端子接收所述FD(208)的电压并将经放大信号提供到SF源极端子218。第一电流源产生器231,耦合在位线230与地电位(AGND)之间,其中所述第一电流源产生器231通过第一栅地-阴地晶体管240、第一偏压晶体管246及第二偏压晶体管252吸收电流,其中所述第一栅地-阴地晶体管240通过栅地-阴地控制电压(VCN)242被施加偏压,且其中所述第一偏压晶体管246及所述第二偏压晶体管252通过偏压控制电压(VBN)248被施加偏压。控制电路系统104,耦合到所述像素阵列102以控制所述像素阵列102的操作,其中所述控制电路系统104提供所述TX栅极电压206、所述RST栅极电压212、所述RS栅极电压222、所述栅地-阴地控制电压(VCN)242、所述偏压控制电压(VBN)248、所述第一增强使能信号258、所述第一位线使能信号534、所述第二位线使能信号538及所述第二增强使能信号758。读出电路系统106,通过多个读出列110耦合到所述像素阵列102,以从所述多个像素读出图像数据。功能逻辑108,被耦合成从所述读出电路系统106接收图像数据以存储来自所述多个像素单元中的每一者的所述图像数据,其中所述功能逻辑108向所述控制电路系统104提供指令。
附图说明
参照以下各图来阐述本发明的非限制性及非穷尽性实例,其中除非另外指明,否则在所有各个视图中相同的参考编号指代相同部件。
图1示出根据本发明实施例的成像系统的一个实例。
图2是根据本发明实施例的成像传感器中的像素单元及像素输出电路的方块图的第一实例,所述成像传感器能够使其位线快速稳定。
图3是根据本发明实施例的与图2所示电路相关联的成像传感器中的光电二极管为了达到位线稳定而进行的操作相关联的第一示例性波形。
图4是根据本发明实施例的与图3所示事件相关联的例示性流程图。
图5是根据本发明实施例的成像传感器中的像素单元及像素输出电路的方块图的第二实例,所述成像传感器能够使其位线快速稳定。
图6是根据本发明实施例的与图5所示电路相关联的成像传感器中的光电二极管为了达到位线稳定而进行的操作相关联的第二示例性波形。
图7是根据本发明实施例的成像传感器中的像素单元及像素输出电路的方块图的第三实例,所述成像传感器能够使其位线快速稳定。
图8是根据本发明实施例的与图7所示电路相关联的成像传感器中的光电二极管为了达到位线稳定而进行的操作相关联的第三示例性波形。
在图式的所有几个视图中,对应的参考字符表示对应的组件。所属领域中的技术人员应理解,图中的元件是出于简洁及清晰的目的而示出且未必按比例绘制。举例来说,可相对于其他元件夸大图中的一些元件的尺寸以助于增进对本发明各个实施例的理解。另外,在商业上可行的实施例中可使用的或必要的常见但熟知的元件常常不被示出,以便不妨碍本发明这些各种实施例的视图。
[符号的说明]
100:成像系统;
102:像素阵列;
104:控制电路系统;
106:读出电路系统;
108:功能逻辑;
110:读出列;
200:图像传感器系统/电路系统;
201:像素单元/4晶体管像素单元;
202:光电二极管(PD)/检测光电二极管(PD);
203:转移存储(TS)晶体管;
204:转移(TX)晶体管;
206:转移(TX)栅极信号/转移存储栅极(TSG)电压/转移(TX)栅极电压;
207:转移(TX)接收端子/TS晶体管;
208:浮动扩散区(FD)/栅极端子;
210:复位(RST)晶体管;
212:复位(RST)栅极电压;
216:源极跟随器(SF)晶体管/SF;
218:源极跟随器源极端子/SF源极端子/源极端子;
220:行选择(RS)晶体管;
222:行选择(RS)栅极电压;
230:位线;
231:第一电流源(CS)产生器/CS产生器;
240:第一栅地-阴地晶体管;
242:栅地-阴地控制电压(VCN);
246:第一偏压晶体管/偏压晶体管/晶体管;
248:偏压控制电压(VBN);
250、570:漏极端子;
252:第二偏压晶体管/偏压晶体管/晶体管;
254、574:源极端子;
256:第一增大使能开关;
258:第一增大使能信号;
300、600、800:信号读出操作;
302、602、802:时间点;
310、320、330、340、350、360、610、620、630、640、650、660、810、820、830、840、850、860:时间区;
400:流程图/共享流程图;
402:过程块;
410、420、430、440、450、460:过程块/方块;
500、700:电路系统;
532:第一位线使能开关;
534:第一位线使能信号(BL_EN1);
536:第二位线使能开关;
538:第二位线使能信号(BL_EN2);
557:第二电流源(CS)产生器/电流源产生器/CS产生器;
560:第二栅地-阴地晶体管;
566:第三偏压晶体管/晶体管;
572:第四偏压晶体管/晶体管;
756:第二增大使能开关;
758:第二增大使能信号/第二增大控制信号;
C1、C2、C3、C4、C5~Cx、Cb、Cc:列;
R1、R2、R3、R4、R5~Ry:行。
具体实施方式
本文中阐述了使成像传感器中的像素输出线快速稳定的装置及方法的实施例。在以下说明中,陈述许多具体细节以提供对实施例的透彻理解。然而,相关领域中的技术人员应认识到,本文所述技术可在不使用这些具体细节中的一个或多个具体细节的条件下来实践或者可使用其他方法、组件、材料等来实践。在其他情形中,未详细地示出或阐述众所周知的结构、材料或操作以避免使某些方面模糊不清。
本说明书通篇中所提及的“一个实例”或“一个实施例”意指结合所述实例所阐述的特定特征、结构或特性包括于本发明的至少一个实例中。因此,在本说明书通篇中各处出现的短语“在一个实例中”或“在一个实施例中”未必均指同一实例。另外,在一个或多个实例中,所述特定特征、结构或特性可以任何适合的方式进行组合。
在本说明书通篇中,使用了若干技术用语。除非在本文中具体地定义或者在使用这些用语的上下文中清楚地表明,否则这些用语采用它们在所属领域中的通常含义。
图1示出根据本发明实施例的成像系统100的一个实例。成像系统100包括像素阵列102、控制电路系统104、读出电路系统106及功能逻辑108。在一个实例中,像素阵列102是二维(two-dimensional,2D)光电二极管阵列、或图像传感器像素(例如,像素P1、P2、...、Pn)。如图中所示,光电二极管被排列成行(例如,行R1到Ry)及列(例如,列C1到Cx)以获得人、场所、物体等的图像数据,所述图像数据可接着用于呈现人、场所、物体等的二维图像。然而,光电二极管并非必须排列成行及列,而是也可采用其他配置方式。
在一个实例中,在像素阵列102中的每一个图像传感器光电二极管/像素通过光生图像电荷而获得其图像电荷之后,由读出电路系统106读出对应的图像数据,且接着将对应的图像数据转移到功能逻辑108。读出电路系统106可耦合到来自像素阵列102中的所述多个光电二极管的读出图像数据。在各种实例中,读出电路系统106可包括放大电路系统,模拟-数字转换(analog-digital conversion,ADC)电路系统、或其他电路系统。在一个实例中,读出电路系统106可沿着读出列110(图中所示)一次读出一行图像数据,或者可使用各种其他技术(未示出)(例如,串行读出或所有像素同时全平行读出)来读出图像数据。功能逻辑108可存储图像数据或甚至通过应用后期图像效果(例如,裁剪、旋转、消除红眼、调整亮度、调整对比度、或其他后期图像效果)来操纵图像数据。
在一些实施例中,功能逻辑108可能要求满足某些成像条件,且因此可指示控制电路系统104操纵像素阵列102中的某些参数来实现更好的品质或特殊效果。
图2是根据本发明实施例的成像传感器中的像素单元及像素输出电路的方块图的第一实例,所述图像传感器能够使其输出线(位线230)快速稳定。图像传感器系统200的所示实施例在典型的4晶体管(4transistor,4T)像素单元201中可包括检测光电二极管(PD)202,其中4T部分可包括转移(TX)晶体管204、复位(reset,RST)晶体管210、源极跟随器(SF)晶体管216及行选择(RS)晶体管220。在一个实施例中,RS晶体管220连接在SF晶体管216的源极端子与位线230之间,SF晶体管216的漏极端子直接连接到像素电压(pixel voltage,VPIX),如图2所示。在另一个实施例中,RS晶体管220连接在SF晶体管216的漏极端子与VPIX之间。VPIX可连接到电源供应电压AVDD,或者可连接到经调节电压供应源,其中经调节电压供应源是基于来自AVDD的电源供应进行调节的。TX晶体管204的漏极、RST晶体管210的源极及SF晶体管216的栅极在其中发生交会的节点是浮动扩散区(FD)208。受控制电路系统104(参见图1)控制的复位(RST)栅极电压212及RS栅极电压222能够分别使RST晶体管210及RS晶体管220导通。
转移(TX)栅极电压206对TX晶体管204进行使能。当对TX栅极电压206施加高的连接电压时,TX晶体管204可接通,在这种情况下,在一个实施例中,光电二极管(PD)202直接连接到TX晶体管204的TX接收端子207,在PD 202处积聚的光生信号电荷可通过TX晶体管204转移到FD 208。在另一个实施例中,在TX晶体管204的TX接收端子207处存在的由转移存储(transfer storage,TS)晶体管203从PD 202转移来的存储电荷可通过TX晶体管204转移到FD 208。当对TX栅极电压206施加足够低的断开电压时,TX晶体管204可断开。
复位(RST)栅极电压对RST晶体管210进行使能,当对RST栅极电压212施加高的电压时,RST晶体管210可接通,在这种情况下,使用复位FD电压(VRFD)来将FD 208复位到VRFD。VRFD是用于对受控制电路系统104控制的浮动扩散区进行复位的专用电压。VRFD可具有或可不具有与VPIX相同的电压。当对RST栅极电压212施加低的电压时,RST晶体管210可断开。
当RS晶体管220在RS栅极电压222被设定成高电平时接通时,来自SF晶体管216的源极端子的经放大图像信号被递送到位线230。位线230上的模拟图像信号最终被呈现给ADC的输入端子。在一个实施例中,这种ADC是如图1所示耦合到每一条位线或每一个读出列110的所述多个ADC中的一个ADC。
第一电流源(CS)产生器231连接在位线230与地电位(AGND)之间。第一CS产生器231通过以下三个串联连接的晶体管向位线230提供可调整的电流:第一栅地-阴地晶体管240、第一偏压晶体管246及第二偏压晶体管252。第一栅地-阴地晶体管240受栅地-阴地控制电压VCN 242控制(或通过栅地-阴地控制电压VCN 242被施加偏压)。第一偏压晶体管246及第二偏压晶体管252二者受偏压控制电压VBN 248控制(或通过偏压控制电压VBN 248被施加偏压)。
第一CS产生器231的正常操作需要适当的栅地-阴地控制电压VCN242及适当的偏压控制电压VBN 248。栅地-阴地控制电压VCN 242及偏压控制电压VBN 248受控制电路系统104控制。
当RST电压或TX电压中的任一者变低时,由于通过RST晶体管210或TX晶体管204的栅极端子与源极端子之间的电容(这种电容可为本征电容(intrinsic capacitance)、重叠电容(overlap capacitance)和/或金属耦合电容(metal coupling capacitance))发生的电荷注入效应,FD电压也作出反应而变低。对FD的这种电压扰动经由SF晶体管216一直传播到位线230。因此,位线230需要在信号被读出之前等待额外的时间,直到其上的受扰动电压稳定为止。由于位线的稳定时间会影响图像传感器的信号读出的总时间,因此帧速率被拉低。
用于缩短稳定时间的其中一种方法是当RST电压或TX电压从高变低时临时增大(或增强)位线电流。
第一CS产生器231是电流源。第一CS产生器231用于从位线230下拉(或者吸收)电流。第一CS产生器231可吸收的电流越强,位线230便可稳定得越快,且图像传感器可实现的帧速率便越快。电流源能够提供或吸收(在本当前发明中是吸收)的电流量受电流源的实体形状因数(或大小)限制。对于任何给定的晶体管,一般来说,晶体管处置电流的能力与晶体管的等效宽度W成正比且与晶体管的等效长度L成反比。显然,可通过增大W或减小L、或者同时增大W并减小L来增强电流。当电流源在开始时在低跨导(gm)下运行时,这种方法尤其引人注目,且这种方法对于增大电流源的跨导而言是可行的。
对于在第一CS产生器231中串联连接的两个偏压晶体管即第一偏压晶体管246及第二偏压晶体管252,如果第一偏压晶体管246具有等效长度L246且第二偏压晶体管252具有等效长度L252,且如果其中一个晶体管短路(此意味着此晶体管被旁通),则如果当第二偏压晶体管252短路时L252=0,这两个偏压晶体管246及252的总等效长度Lboost从Linit=L246+L252减小到Lboost=L246<Linit,在本发明的一个实施例中,如果第二偏压晶体管252被旁通,则流过这两个偏压晶体管246及252的电流增大(或增大)。
在图2中,根据本发明的实施例,第二偏压晶体管252可通过第一增强使能开关256被旁通。第一增强使能开关256连接在第二偏压晶体管252的漏极端子250与源极端子254之间。且所述第一增强使能开关256通过第一增强使能信号(第一增强)258接通及断开。第一增强使能信号(第一增强)258受控制电路系统104控制。
图3是根据本发明实施例的成像传感器中的像素单元及像素单元的输出电路的示例性信号读出操作300,所述成像传感器能够使其输出线(位线230)快速稳定。为更好地理解图3以及图3表示的序列,在图4中提供了时序流程图来结合图2解释在图3中发生的所有主要事件。
图4是根据本发明实施例的示例性流程图400。流程图400可示出完整的行读出循环并展示可如何使用所公开的电路系统200在典型的数据读出循环中实现位线230的快速稳定。
流程图400从过程块402开始。过程块402(与图3中的时间点302相关)标记读出循环的开始,此时读出电路系统106读出新的一行多个像素单元。
首先,第一栅地-阴地晶体管240通过栅地-阴地控制电压(VCN)242被施加偏压。栅地-阴地控制电压(VCN)242表示正电位,用于确保第一栅地-阴地晶体管240的正常操作。栅地-阴地控制电压(VCN)242需要足够高以使得第一栅地-阴地晶体管240的栅极端子与源极端子之间的电压高于所述第一栅地-阴地晶体管240的阈值电压。
第一偏压晶体管246与第二偏压晶体管252二者通过相同的偏压控制电压(VBN)248被施加偏压。偏压控制电压(VBN)248是正电位,用于确保第一偏压晶体管246及第二偏压晶体管252二者的正常操作。偏压控制电压(VBN)248需要足够高以使得第一偏压晶体管246的栅极端子与源极端子之间的电压或第二偏压晶体管252的栅极端子与源极端子之间的电压高于第一偏压晶体管246的阈值电压或第二偏压晶体管252的阈值电压。
在过程块402之后可进行过程块410。过程块410与图3所示时间区310相关。在电路状况方面,在方块410期间,RST晶体管210被RST栅极电压212接通以将FD 208复位到VRFD。在相同的时间段期间,通过将RS栅极电压222设定成高电平来使RS晶体管220保持闭合。通过将第一增强使能信号(第一增强)258设定成低电平来使第一增强使能开关256维持开路。在过程块410期间,第二偏压晶体管252也不会短路。
在方块410之前,FD电压不是VRFD,通常因在前一读出循环中RST断开时存在一些电子或电荷注入而使FD电压低于VRFD。在方块410期间,由于FD 208被复位到VRFD,因此由RST电压信号的上升沿在FD 208上造成的电压扰动很明显。FD 208上的这种扰动经由SF晶体管216传播到位线230,且会如在图3所示时间区310中所示在位线230上造成缓慢上升的隆起。
在过程块410之后可进行过程块420。过程块420与图3所示时间区320相关。在方块420期间,举例来说,通过将RST栅极电压212设定成低电平以断开RST晶体管210来将FD 208从专用偏压电压VRFD断开。第一增强使能信号(第一增强)258进行双态触变来导通以闭合第一增强使能开关256,从而增强通过第一电流源产生器231的第一RST冲击电流以从位线230吸收大的临时电流。
第一增强使能信号(第一增强)258在RST栅极电压212从高电平被设定成低电平之后接通及断开。第一增强使能信号(第一增强)258的这一脉冲持续第一RST-增强-L持续时间,第一RST-增强-L持续时间可与时间区320的持续时间相同。这一脉冲会使第二偏压晶体管252短路。通过第一增强使能信号(第一增强)258在接通与断开之间双态触变,第二偏压晶体管252被旁通。因此,第一电流源产生器231的等效长度Lboost减小。同时,产生同步电流冲击。所述同步电流冲击被称为流过第一电流源产生器231的第一RST冲击电流。与由第一电流源产生器231提供的正常电流相比,第一RST冲击电流增加更多临时电流。因此与如图3中的虚线所示在未进行电流增强的条件下位线230的行为相比,第一RST冲击电流快得多地将由RST电压在位线230上造成的不期望的隆起下拉—此如实线所示所表明。
在过程块420之后可进行过程块430。过程块430与图3所示时间区330相关。在方块430期间,作为方块420的结果,当将实线与虚线相比时发现,从FD传播到位线230的电压扰动会快得多地达到稳定。在等待时间短得多的情况下,在位线稳定之后,将与FD 208上的黑色图像相关联的背景信号读取到位线230。在所述过程中,首先FD 208上的背景电荷被馈送到SF 216。SF 216将这种噪声背景电压从SF 216的栅极端子208转换到SF216的源极端子218作为经放大背景信号。当SF源极端子218被闭合的RS晶体管220使能时,SF源极端子218上的经放大背景信号最终被位线230读取。在经过位于读出电路系统106中的模拟-数字转换器(ADC)之后,将模拟背景信号的数字型式存储在读出电路系统106中以用于在功能逻辑108中进行的相关双采样(correlated double sampling,CDS)或其他数字图像处理(digital image processing,DIP)。
在过程块430之后可进行过程块440。过程块440与图3所示时间区340相关。在方块440期间,当TX栅极电压206将转移晶体管204接通时,在PD 202上积聚的光生信号电荷被转移到FD 208。在相同的时间段期间,通过将RS栅极电压222设定成高电平来使RS晶体管220保持闭合。通过将第一增强使能信号(第一增强)258设定成低电平来使第一增强使能开关256维持开路。在过程块440期间,第二偏压晶体管252不会短路。
在方块440期间,由于TX晶体管204的栅极-源极隧道效应(馈通),由TX电压信号的上升沿在FD 208上造成的电压扰动很明显。FD 208上的这种扰动经由SF晶体管216传播到位线230且如在图3所示时间区340中所示在位线230上造成缓慢上升的斜坡。
在过程块440之后可进行过程块450。过程块450与图3所示时间区350相关。在方块450期间,通过将TX栅极电压206设定成低电平以断开TX晶体管204来将FD 208从PD 202断开。第一增强使能信号(第一增强)258进行双态触变来导通以闭合第一增强使能开关256,从而增强通过第一电流源产生器231的第一TX冲击电流以从位线230吸收额外的大的临时电流。
第一增强使能信号(第一增强)258在TX栅极电压206从高电平被设定成低电平之后接通及断开。第一增强使能信号(第一增强)258的这一脉冲持续第一TX-增强-L持续时间,第一TX-增强-L持续时间可与时间区350的持续时间相同。这一脉冲会使第二偏压晶体管252短路。通过第一增强使能信号(第一增强)258在接通与断开之间双态触变,第二偏压晶体管252被旁通。因此,第一电流源产生器231的等效长度Lboost减小。同时,产生同步电流冲击。所述同步电流冲击被称为流过第一电流源产生器231的第一TX冲击电流。与由第一电流源产生器231提供的正常电流相比,第一TX冲击电流增加更多临时电流。因此与如虚线所示在未进行电流增强的条件下位线230的行为相比,第一TX冲击电流快得多地将由TX电压在位线230上造成的不期望的隆起下拉—此如实线所示所表明。
第一RST-增强-L持续时间的值与第一TX-增强-L持续时间的值可为相同的。它们也可为不同的。第一TX-增强-L持续时间的值可比第一RST-增强-L持续时间的值长。它们也可根据性能而相同或不同。一般来说,这两个值彼此独立且由控制电路系统104通过第一增强控制信号(第一增强)258来控制。
在过程块450之后可进行过程块460。过程块460与图3所示时间区360相关。在方块460期间,作为方块450的结果,当将实线与虚线相比时发现,从FD传播到位线230的电压扰动快得多地达到稳定。在等待时间短得多的情况下,在位线稳定之后,将与在方块440中使用或不使用位于PD202与FD 208之间的可选TS晶体管207从PD 202转移到FD 208的图像电荷相关联的图像信号读取到位线230。在所述过程中,首先FD 208上的图像电荷被馈送到SF216。SF 216将此信号电压从SF 216的栅极端子208转换到SF 216的源极端子218作为经放大图像信号。当SF源极端子218被闭合的RS晶体管220使能时,SF源极端子218上的经放大图像信号最终被位线230读取。在经过位于读出电路系统106中的模拟-数字转换器(ADC)之后,将模拟图像信号的数字型式存储在读出电路系统106中以用于在功能逻辑108中进行的相关双采样(CDS)或其他数字图像处理(DIP)。
图5是根据本发明实施例的成像传感器中的像素单元及像素输出电路的方块图的第二实例,所述成像传感器能够使其输出线(位线230)快速稳定。除了图2所公开的所有内容之外,还向由图2所表示的电路新添加了三个组件。这三个组件是:(1)与图2所示第一电流源产生器231并联排列的第二电流源(CS)产生器557;(2)耦合在位线230与第一电流源(CS)产生器231之间的第一位线使能开关532;(3)耦合在位线230与第二CS产生器557之间的第二位线使能开关536。
第一位线使能开关532连接在位线230与第一CS产生器231之间。第一位线使能开关532受第一位线使能信号(BL_EN1)534控制。第二位线使能开关536连接在位线230与第二CS产生器557之间。第二CS产生器557(通过第二位线使能开关536)连接在位线230与模拟地电位AGND之间。第二位线使能开关536受第二位线使能信号(BL_EN2)538控制。
当第二位线使能开关536闭合时,第二CS产生器557通过以下三个串联连接的晶体管将可调整的电流从位线230吸收到模拟地电位AGND:第二栅地-阴地晶体管560、第三偏压晶体管566及第四偏压晶体管572。第二栅地-阴地晶体管560通过栅地-阴地控制电压(VCN)242被施加偏压。第三偏压晶体管566及第四偏压晶体管572二者均通过偏压控制电压(VBN)248被施加偏压。第二CS产生器557的正常操作需要适当的栅地-阴地控制电压VCN 242及适当的偏压控制电压VBN 248。
第二CS产生器557也是与第一CS产生器231类似的电流源。当添加第二CS产生器557来与第一CS产生器231并排工作时,第二CS产生器557也用于将来自位线230的吸收电流增强到模拟地电位AGND。
假设第一CS产生器231具有等效宽度W231且第二CS产生器557具有等效宽度W557。如果第一位线使能信号(BL_EN1)534被设定成高电平以使第一位线使能开关532闭合且第二位线使能信号(BL_EN2)538在开始时被设定成低电平以使第二位线使能开关536开路,则当通过将第二位线使能信号(BL_EN2)538设定成高电平而与第一CS产生器231并联地添加第二CS产生器557时,这两个CS产生器231及557的总等效宽度Wboost从Winit=W231增大到Wboost=W231+W557>Winit。当添加第二电流源来贡献额外电流时,从位线230流到模拟地电位AGND的总电流增强。
在图5中,根据本发明的实施例,第一CS产生器231或第二CS产生器557在开始时可被连接成在第一位线使能信号(BL_EN1)534及第二位线使能信号(BL_EN2)538的控制下与共同增强初始电流的另一CS产生器一起从位线230吸收电流。第一位线使能信号(BL_EN1)534及第二位线使能信号(BL_EN2)538二者均受控制电路系统104控制。
图6是根据本发明实施例的成像传感器中的像素单元及像素单元的输出电路的示例性信号读出操作600,所述成像传感器能够使其输出线(位线230)快速稳定。为更好地理解图6以及图6表示的序列,在图4中提供了(由所公开的所有实施例)共享的时序流程图来结合图5解释在图6中发生的所有主要事件。
图4是根据本发明所有实施例的示例性流程图400。流程图400可示出完整的行读出循环并展示可如何使用图5所示所公开的电路系统500在典型的数据读出循环中实现位线230的快速稳定。
重新利用图4所示共享流程图400,流程图400从过程块402开始。对于此处的这个实例而言,过程块402与图6中的时间点602相关。过程块402标记读出循环的开始,此时读出电路系统106读出新的一行多个像素单元。
首先,第一栅地-阴地晶体管240及第二栅地-阴地晶体管560二者通过栅地-阴地控制电压(VCN)242被施加偏压。栅地-阴地控制电压(VCN)242表示正电位,用于确保第一栅地-阴地晶体管240及第二栅地-阴地晶体管560的正常操作。栅地-阴地控制电压(VCN)242需要足够高以使得第一栅地-阴地晶体管240的栅极端子与源极端子之间的电压高于第一栅地-阴地晶体管240的阈值电压或第二栅地-阴地晶体管560的阈值电压。
第一偏压晶体管246、第二偏压晶体管252、第三偏压晶体管566及第四偏压晶体管572全部通过相同的偏压控制电压(VBN)248被施加偏压。偏压控制电压(VBN)248是正电位,用于确保第一偏压晶体管246、第二偏压晶体管252、第三偏压晶体管566及第四偏压晶体管572的正常操作。偏压控制电压(VBN)248需要足够高以使得第一偏压晶体管246、第二偏压晶体管252、第三偏压晶体管566及第四偏压晶体管572中的一者的栅极端子与源极端子之间的电压高于这些晶体管中的任意一个晶体管的阈值电压。
在一个实施例中,第一位线使能信号(BL_EN1)534在开始时被设定成高电平以启用第一CS产生器231来吸收位线230的正常电流。第一CS产生器231与第二CS产生器557可具有完全相同的设计及实体大小以在被启用时向完全相同的电路吸收相同量的电流。或者,第一CS产生器231与第二CS产生器557也可具有不同的设计及实体大小以在被启用时向完全相同的电路吸收不同量的电流。当第一CS产生器231与第二CS产生器557吸收不同的电流时,第一CS产生器231及第二CS产生器557在受第一位线使能信号(BL_EN1)534及第二位线使能信号(BL_EN2)538的三种设定组合控制时可提供总共三种不同的电流而非两种不同的电流,以向位线230递送非零电流。
在过程块402之后可进行过程块410。过程块410与图6所示时间区610相关。在电路状况方面,在方块410期间,RST晶体管210被RST栅极电压212接通以将FD 208复位到VRFD。在相同的时间段期间,通过将RS栅极电压222设定成高电平来使RS晶体管220保持闭合。通过将第二位线使能信号(BL_EN2)538设定成低电平来使第二位线使能开关536维持开路。在过程块410期间,第二CS产生器557也不连接到位线230。
在方块410之前,FD电压通常低于VRFD。在方块410期间,由于FD 208被复位到VRFD,因此由RST电压信号的上升沿在FD 208上造成的电压扰动很明显。FD 208上的这种扰动经由SF晶体管216传播到位线230,且会如在图6所示时间区610中所示在位线230上造成缓慢上升的斜坡。
在过程块410之后可进行过程块420。过程块420与图6所示时间区620相关。在方块420期间,举例来说,通过将RST栅极212设定成低电平以断开RST晶体管210来将FD 208从专用偏压电压VRFD断开。第二位线使能信号(BL_EN2)538进行双态触变来导通以闭合第二位线使能开关536,从而增强除了通过已经导通的第一电流源产生器231之外还通过第二CS产生器557的第二RST冲击电流以从位线230吸收大的临时电流。
第二位线使能信号(BL_EN2)538在RST栅极电压212从高电平被设定成低电平之后接通及断开。第二位线使能信号(BL_EN2)538的这一脉冲持续RST-增强-W持续时间,RST-增强-W持续时间可与时间区620的持续时间相同。这一脉冲会使第二CS产生器557与已经导通的第一CS产生器231并联地传导电流。因此,电流源产生器231及557二者的等效宽度Wboost增大。同时,产生同步电流冲击。所述同步电流冲击被称为流过第一CS产生器231及第二CS产生器557二者的第二RST冲击电流。与由第一电流源产生器231提供的正常电流相比,第二RST冲击电流增加更多临时电流。因此与如图6中的虚线所示在未进行电流增强的条件下位线230的行为相比,第二RST冲击电流快得多地将由RST电压在位线230上造成的不期望的隆起(图6所示)下拉—此如实线所示所表明。
在过程块420之后可进行过程块430。过程块430与图6所示时间区630相关。在方块430期间,作为方块420的结果,当将实线与虚线相比时发现,从FD传播到位线230的电压扰动快得多地达到稳定。在等待时间短得多的情况下,在使位线稳定之后,将与FD 208上的黑色图像相关联的背景信号读取到位线230。在所述过程中,首先FD 208上的背景电荷被馈送到SF 216。SF 216将这种噪声背景电压从SF 216的栅极端子208转换到SF 216的源极端子218作为经放大背景信号。当SF源极端子218被闭合的RS晶体管220使能时,SF源极端子218上的经放大背景信号最终被位线230读取。在经过位于读出电路系统106中的模拟-数字转换器(ADC)之后,将模拟背景信号的数字型式存储在读出电路系统106中以用于在功能逻辑108中进行的相关双采样(CDS)或其他数字图像处理(DIP)。
在过程块430之后可进行过程块440。过程块440与图6所示时间区640相关。在方块440期间,当TX栅极电压206将转移晶体管204接通时,在PD 202上积聚的光生信号电荷被转移到FD 208。在相同的时间段期间,通过将RS栅极电压222设定成高电平来使RS晶体管220保持闭合。通过将第二位线使能信号(BL_EN2)538设定成低电平来使第二位线使能开关536维持开路。在过程块440期间,第二CS产生器557不会连接到位线230。
在方块440期间,由于TX晶体管204的栅极-源极隧道效应(馈通),由TX电压信号的上升沿在FD 208上造成的电压扰动很明显。FD 208上的这种扰动经由SF晶体管216传播到位线230且如在图6所示时间区640中所示在位线230上造成缓慢上升隆起。
在过程块440之后可进行过程块450。过程块450与图6所示时间区650相关。在方块450期间,通过将TX栅极电压206设定成低电平以断开TX晶体管204来将FD 208从PD 202断开。第二位线使能信号(BL_EN2)538进行双态触变来导通以闭合第二位线使能开关536,从而增强通过第一CS产生器231及第二CS产生器557二者的第一TX冲击电流以从位线230吸收大的临时电流。
第二位线使能信号(BL_EN2)538在TX栅极电压206从高电平被设定成低电平之后接通及断开。此第二位线使能信号(BL_EN2)538持续TX-增强-W持续时间,TX-增强-W持续时间可与时间区650的持续时间相同。这一脉冲会使位线230与第二CS产生器557之间连接。伴随着第二位线使能信号(BL_EN2)538在接通与断开之间双态触变,添加了第二CS产生器557来增强位线电流。因此,当涉及两个位线CS产生器时,位线230经历的位线电流源产生器的等效宽度Wboost增大。同时,产生同步电流冲击。所述同步电流冲击被称为流过第一CS产生器231及第二CS产生器557的第二TX冲击电流。与只由电流源产生器231提供的正常电流相比,第二TX冲击电流增加更多临时电流。因此与如虚线所示在未进行电流增强的条件下位线230的行为相比,第二TX冲击电流快得多地将由TX电压在位线230上造成的不期望的隆起下拉—此如实线所示所表明。
在过程块450之后可进行过程块460。过程块460与图6所示时间区660相关。在方块460期间,作为方块450的结果,当将实线与虚线相比时发现,从FD传播到位线230的电压扰动快得多地达到稳定。在等待时间短得多的情况下,在使位线稳定之后,将与在方块440中使用或不使用位于PD 202与FD 208之间的可选TS晶体管207从PD 202转移到FD 208的图像电荷相关联的图像信号读取到位线230。在所述过程中,首先FD 208上的图像电荷被馈送到SF 216。SF 216将这种信号电压从SF 216的栅极端子208转换到SF 216的源极端子218作为经放大图像信号。当SF源极端子218被闭合的RS晶体管220使能时,SF源极端子218上的经放大图像信号最终被位线230读取。在经过位于读出电路系统106中的模拟-数字转换器(ADC)之后,将模拟图像信号的数字型式存储在读出电路系统106中以用于在功能逻辑108中进行的相关双采样(CDS)或其他数字图像处理(DIP)。
图7是根据本发明实施例的成像传感器中的像素单元及像素输出电路的方块图的第三实例,所述成像传感器能够使其输出线(位线230)快速稳定。除了图5所公开的所有内容之外,向由图5所表示的电路新添加了两个组件。这两个组件是:(1)耦合在第四偏压晶体管572的漏极端子570与源极端子574之间的第二增强使能开关756;(2)耦合在第四偏压晶体管572的漏极端子570与第二偏压晶体管252的漏极端子250之间的连接件。
第二增强使能开关756连接在第四偏压晶体管572的漏极端子570与源极端子574之间。第二增强使能开关756受第二增强使能信号(第二增强)758控制。第二增强使能信号(第二增强)758受控制电路系统104控制。
所述连接件只是将第四偏压晶体管572的漏极端子570与第二偏压晶体管252的漏极端子250连接在一起。
假设第一CS产生器231具有等效长度L231及等效宽度W231,且第二CS产生器557具有等效长度L557及等效宽度W557。如果第一位线使能信号(BL_EN1)534被设定成高电平以使第一位线使能开关532闭合且第二位线使能信号(BL_EN2)538被设定成低电平以使第二位线使能开关536开路,则当通过将第二位线使能信号(BL_EN2)538设定成高电平而与第一CS产生器231并联地添加第二CS产生器557时,这两个CS产生器231及557的总等效宽度Wboost从Winit=W231增大到Wboost=W231+W557>Winit。当添加第二电流源时,从位线230流到模拟地电位AGND的总电流增强。另外,在L231_init=L240+L246+L252且L557_init=L566+L572时,如果通过闭合第二增强使能信号(第二增强)758来将第二偏压晶体管252及第四偏压晶体管572二者旁通,则L231_boost=L240+L246<L231_init且L557_boost=L560+L566<L557_init。因此,由于第一CS产生器231的等效长度减小(L231_boost<L231_init)且第二CS产生器557的等效长度减小(L557_boost<L557_init),当第二增强使能开关756通过第二增强使能信号(第二增强)758闭合时,从位线230流到模拟地电位AGND的总电流进一步增强。
图8是根据本发明实施例的成像传感器中的像素单元及像素单元的输出电路的示例性信号读出操作800,所述成像传感器能够使其输出线(位线230)快速稳定。为更好地理解图8以及图8表示的序列,在图4中提供了(由所公开的所有实施例)共享的时序流程图来结合图7解释在图8中发生的所有主要事件。
图4是根据本发明所有实施例的示例性流程图400。流程图400可示出完整的行读出循环并展示可如何使用图7所示所公开的电路系统700在典型的数据读出循环中实现位线230的快速稳定。
重新利用图4所示共享流程图400,流程图400从过程块402开始。对于此处的这个当前实例而言,过程块402与图8中的时间点802相关。过程块402标记读出循环的开始,此时读出电路系统106读出新的一行多个像素单元。
首先,通过栅地-阴地控制电压(VCN)242对第一栅地-阴地晶体管240及第二栅地-阴地晶体管560施加偏压。栅地-阴地控制电压(VCN)242表示正电位,用于确保第一栅地-阴地晶体管240及第二栅地-阴地晶体管560的正常操作。栅地-阴地控制电压(VCN)242需要足够高以使得第一栅地-阴地晶体管240的栅极端子与源极端子之间的电压高于第一栅地-阴地晶体管240的阈值电压或第二栅地-阴地晶体管560的阈值电压。
第一偏压晶体管246、第二偏压晶体管252、第三偏压晶体管566及第四偏压晶体管572全部通过相同的偏压控制电压(VBN)248被施加偏压。偏压控制电压(VBN)248是正电位,用于确保第一偏压晶体管246、第二偏压晶体管252、第三偏压晶体管566及第四偏压晶体管572的正常操作。偏压控制电压(VBN)248需要足够高以使得第一偏压晶体管246、第二偏压晶体管252、第三偏压晶体管566、及第四偏压晶体管572中的一者的栅极端子与源极端子之间的电压高于这些晶体管246、252、566及572中的任意一个晶体管的阈值电压。
在一个实施例中,第二位线使能信号(BL_EN2)538在开始时被设定成高电平以启用第二CS产生器557来吸收位线230的正常电流。第一CS产生器231与第二CS产生器557可具有完全相同的设计及实体大小以在被启用时向完全相同的电路吸收相同量的电流。或者,第一CS产生器231与第二CS产生器557也可具有不同的设计及实体大小以在被启用时向完全相同的电路吸收不同量的电流。当第一CS产生器231与第二CS产生器557吸收不同的电流时,第一CS产生器231及第二CS产生器557在受第一位线使能信号(BL_EN1)534及第二位线使能信号(BL_EN2)538的三种设定组合控制时可提供总共三种不同的电流而非两种不同的电流,以向位线230递送非零电流。
在过程块402之后可进行过程块410。过程块410与图8所示时间区810相关。在电路状况方面,在方块410期间,RST晶体管210被RST栅极电压212接通以将FD 208复位到VRFD。在相同的时间段期间,通过将RS栅极电压222设定成高电平来使RS晶体管220保持闭合。通过将第一位线使能信号(BL_EN1)534设定成低电平来使第一位线使能开关532维持开路。在过程块410期间,第一CS产生器231也不连接到位线230。
在方块410之前,FD电压通常低于VRFD。在方块410期间,由于FD 208被复位到VRFD,因此由RST电压信号的上升沿在FD 208上造成的电压扰动很明显。FD 208上的这种扰动经由SF晶体管216传播到位线230,且会如在图8所示时间区810中所示在位线230上造成缓慢上升的斜坡。
在过程块410之后可进行过程块420。过程块420与图8所示时间区820相关。在方块420期间,举例来说,通过将RST栅极电压212设定成低电平以断开RST晶体管210来将FD 208从专用偏压电压VRFD断开。第一位线使能信号(BL_EN1)534及第二增强使能信号(第二增强)758进行双态触变来导通以闭合第一位线使能开关532及第二增强使能开关756二者。第一位线使能开关532上的脉冲会增强除了通过已经导通的第二电流源产生器557之外还通过第一CS产生器231的第二RST冲击电流以从位线230吸收大的临时电流。在第一位线使能开关532上的脉冲的相同时间期间,第二增强使能开关756上的同步脉冲通过使第二偏压晶体管252及第四偏压晶体管572旁通来增强额外的RST冲击电流。
第一位线使能信号(BL_EN1)534在RST栅极电压212从高电平被设定成低电平之后接通及断开。第一位线使能信号(BL_EN1)534的这一脉冲信号持续RST-增强-W持续时间,RST-增强-W持续时间可与时间区820的持续时间相同。这一脉冲会使第一CS产生器231与已经导通的第二CS产生器557并联地传导电流。因此,电流源产生器231及557二者的等效宽度Wboost增大。同时,产生同步电流冲击。所述同步电流冲击被称为流过第一CS产生器231及第二CS产生器557二者的第二RST冲击电流。与由第二电流源产生器557提供的正常电流相比,第二RST冲击电流增加更多临时电流。因此与如图8中的虚线所示在未进行电流增强的条件下位线230的行为相比,第二RST冲击电流快得多地将由RST电压在位线230上造成的不期望的高电压电平下拉—此如实线所示所表明。
除了由第一位线使能信号(BL_EN1)534载送的脉冲信号之外,第二增强使能信号(第二增强)758在RST栅极电压212从高电平被设定成低电平之后也同时接通及断开。第二增强使能信号(第二增强)758的这一脉冲信号持续第二RST-增强-L持续时间,第二RST-增强-L持续时间可与时间区820的持续时间相同。这一脉冲会使第二偏压晶体管252及第四偏压晶体管572短路。伴随着第二增强使能信号(第二增强)758在接通与断开之间双态触变,第二偏压晶体管252及第四偏压晶体管二者被旁通。因此,第一CS产生器231及第二CS产生器557的等效长度Lboost减小。同时,产生增强电流冲击。所述增强电流冲击是除了由第一位线使能信号(BL_EN1)534上的脉冲造成的流过第一电流源产生器231的第二RST冲击电流之外的额外电流。与只由第二CS产生器557提供的初始正常电流相比,由来自第一位线使能信号(BL_EN1)534及第二增强使能信号(第二增强)758的两个脉冲信号造成的总第二RST冲击电流增加更多临时电流。因此与如图8中的虚线所示在未进行电流增强的条件下位线230的行为相比,第二RST冲击电流快得多地将由RST电压在位线230上造成的不期望的隆起下拉—此如实线所示所表明。
在过程块420之后可进行过程块430。过程块430与图8所示时间区830相关。在方块430期间,作为方块420的结果,当将实线与虚线相比时,从FD传播到位线230的电压扰动快得多地达到稳定。在等待时间短得多的情况下,在使位线稳定之后,将与FD 208上的黑色图像相关联的背景信号读取到位线230。在所述过程中,首先FD 208上的背景电荷被馈送到SF216。SF 216将这种噪声背景电压从SF 216的栅极端子208转换到SF 216的源极端子218作为经放大背景信号。当SF源极端子218被闭合的RS晶体管220使能时,SF源极端子218上的经放大背景信号最终被位线230读取。在经过位于读出电路系统106中的模拟-数字转换器(ADC)之后,将模拟背景信号的数字型式存储在读出电路系统106中以用于在功能逻辑108中进行的相关双采样(CDS)或其他数字图像处理(DIP)。
在过程块430之后可进行过程块440。过程块440与图8所示时间区840相关。在方块440期间,当TX栅极电压206将转移晶体管204接通时,在PD 202上积聚的光生信号电荷被转移到FD 208。在相同的时间段期间,通过将RS栅极电压222设定成高电平来使RS晶体管220保持闭合。通过将第一位线使能信号(BL_EN1)534设定成低电平来使第一位线使能开关532维持开路。在过程块440期间,第一CS产生器231相对于位线230浮动。
在方块440期间,由于TX晶体管204的栅极-源极隧道效应(馈通),由TX电压信号的上升沿在FD 208上造成的电压扰动很明显。FD 208上的这种扰动经由SF晶体管216传播到位线230且如在图8所示时间区840中所示在位线230上造成缓慢上升斜坡。
在过程块440之后可进行过程块450。过程块450与图8所示时间区850相关。在方块450期间,通过将TX栅极电压206设定成低电平以断开TX晶体管204来将FD 208从PD 202断开。第一位线使能信号(BL_EN1)534进行双态触变来导通以闭合第一位线使能开关532,从而增强通过第一CS产生器231及第二CS产生器557二者的第二TX冲击电流以从位线230吸收大的临时电流。
第一位线使能信号(BL_EN1)534在TX栅极电压206从高电平被设定成低电平之后接通及断开。此第一位线使能信号(BL_EN1)534持续第二TX-增强-W持续时间,第二TX-增强-W持续时间可与时间区850的持续时间相同。这一脉冲会使位线230与第一CS产生器231之间连接。伴随着第一位线使能信号(BL_EN1)534在接通与断开之间双态触变,添加了第一CS产生器231来使位线电流增强。因此,当涉及两个位线CS产生器231及557时,位线230经历的位线电流源产生器的等效宽度Wboost增强。同时,产生同步电流冲击。所述同步电流冲击被称为流过第一CS产生器231及第二CS产生器557二者的第二TX冲击电流。与只由第一电流源产生器231提供的正常电流相比,第二TX冲击电流增加更多临时电流。因此与图8中的虚线所示在未进行电流增强的条件下位线230的行为相比,第二TX冲击电流快得多地将由TX电压在位线230上造成的不期望的隆起(图8所示)下拉—此如实线所示所表明。
除了由第一位线使能信号(BL_EN1)534载送的脉冲信号之外,第二增强使能信号(第二增强)758在TX栅极电压206从高电平被设定成低电平之后也同时接通及断开。第二增强使能信号(第二增强)758的这一脉冲信号持续第二TX-增强-L持续时间,第二TX-增强-L持续时间可与时间区850的持续时间相同。这一脉冲会使第二偏压晶体管252及第四偏压晶体管572短路。伴随着第二增强使能信号(第二增强)758在接通与断开之间双态触变,第二偏压晶体管252及第四偏压晶体管572二者被旁通。因此,第一CS产生器231及第二CS产生器557的等效长度Lboost减小。同时,产生增强电流冲击。所述增强电流冲击是除了由第一位线使能信号(BL_EN1)534上的脉冲造成的流过第一电流源产生器231的第二RST冲击电流之外的额外电流。与只由第二CS产生器557提供的初始正常电流相比,由来自第一位线使能信号(BL_EN1)534及第二增强使能信号(第二增强)758的两个脉冲信号造成的总第二TX冲击电流增加更多临时电流。因此与如图8中的虚线所示在未进行电流增强的条件下位线230的行为相比,第二RST冲击电流快得多地将由RST电压在位线230上造成的不期望的隆起下拉—此如实线所示所表明。
第二RST-增强-L持续时间的值与第二RST-增强-W持续时间的值可为相同的或者可为不同的。第二TX-增强-L持续时间的值与第二TX-增强-W持续时间的值可为相同的或者可为不同的。第二RST-增强-L持续时间的值、第二RST-增强-W持续时间的值、第二TX-增强-L持续时间的值及第二TX-增强-W持续时间的值全部彼此独立且由控制电路系统104通过第一位线使能信号(BL_EN1)534、第二位线使能信号(BL_EN2)538及第二增强控制信号(第二增强)758来控制。
第一位线使能信号(BL_EN1)534的脉冲或第二位线使能信号(BL_EN2)538的脉冲可与第二增强控制信号(第二增强)758的脉冲完全交叠。它们也可与第二增强控制信号(第二增强)758的脉冲部分交叠。
在过程块450之后可进行过程块460。过程块460与图8所示时间区860相关。在方块460期间,作为方块450的结果,当将实线与虚线相比时发现,从FD传播到位线230的电压扰动快得多地达到稳定。在等待时间短得多的情况下,在使位线稳定之后,将与在方块440中使用或不使用位于PD 202与FD 208之间的可选TS晶体管207从PD 202转移到FD 208的图像电荷相关联的图像信号读取到位线230。在所述过程中,首先FD 208上的图像电荷被馈送到SF 216。SF 216将这种信号电压从SF 216的栅极端子208转换到SF 216的源极端子218作为经放大图像信号。当SF源极端子218被闭合的RS晶体管220使能时,SF源极端子218上的经放大图像信号最终被位线230读取。在经过位于读出电路系统106中的模拟-数字转换器(ADC)之后,将模拟图像信号的数字型式存储在读出电路系统106中以用于在功能逻辑108中进行的相关双采样(CDS)或其他数字图像处理(DIP)。
本发明对所示出的实例的以上说明(包括摘要中所阐述的以上说明)并非旨在为穷尽性的或将本发明限制为所公开的精确形式。尽管本文中出于例示性目的阐述了本发明的具体实例,但是如相关领域中的技术人员将认识到,在本发明的范围内可存在各种修改。
可根据以上详细说明对本发明作出这些修改。以上权利要求书中所使用的用语不应被视为将本发明限制为本说明书中所公开的具体实例。而是,本发明的范围应完全由以上权利要求书来确定,此应根据所制定的权利要求解释原则来理解。
Claims (41)
1.一种快速稳定输出线电路,包括:
光电二极管(PD)(202),适于响应于入射光来积聚图像电荷;
至少一个转移(TX)晶体管(204),耦合在所述PD(202)与浮动扩散区(FD)(208)之间以将所述图像电荷从所述PD(202)转移到所述浮动扩散区(FD)(208),其中转移(TX)栅极信号(206)控制所述图像电荷从所述TX晶体管的TX接收端子(207)向所述FD(208)的传输;
复位(RST)晶体管(210),被耦合成向所述FD(208)供应复位FD电压(VRFD),其中复位(RST)栅极电压(212)控制所述RST晶体管;
源极跟随器(SF)晶体管(216),被耦合成从SF栅极端子接收所述FD(208)的电压并将经放大信号提供到SF源极端子(218);以及
第一电流源产生器(231),耦合在位线(230)与地电位(AGND)之间,其中所述第一电流源产生器(231)通过第一栅地-阴地晶体管(240)、第一偏压晶体管(246)及第二偏压晶体管(252)吸收电流,其中所述第一栅地-阴地晶体管(240)通过栅地-阴地控制电压(VCN)(242)被施加偏压,且其中所述第一偏压晶体管(246)及所述第二偏压晶体管(252)通过偏压控制电压(VBN)(248)被施加偏压。
2.根据权利要求1所述的快速稳定输出线电路,还包括转移存储(TS)晶体管(203),所述转移存储(TS)晶体管(203)耦合在所述PD(202)与所述TX晶体管(204)之间以将所述PD(202)中积聚的所述图像电荷转移到所述TX晶体管的所述TX接收端子(207),其中转移存储栅极(TSG)电压(206)控制所述转移存储(TS)晶体管(203)。
3.根据权利要求1所述的快速稳定输出线电路,还包括行选择(RS)晶体管(220),所述行选择(RS)晶体管(220)耦合在所述SF源极端子(218)与所述位线(224)之间,其中行选择(RS)栅极电压(222)控制所述RS晶体管(220),且其中所述RS晶体管(220)将所述经放大信号从所述SF源极端子(218)传递到所述位线(224)。
4.根据权利要求1所述的快速稳定输出线电路,还包括行选择(RS)晶体管(220),所述行选择(RS)晶体管(220)耦合在所述SF漏极端子与像素电压(VPIX)之间,其中行选择(RS)栅极电压(222)控制所述RS晶体管(220),其中所述RS晶体管(220)将所述VPIX传递到所述SF漏极端子,且其中所述SF源极端子(218)连接到所述位线(224)。
5.根据权利要求4所述的快速稳定输出线电路,其中所述VPIX连接到电源供应电压AVDD。
6.根据权利要求4所述的快速稳定输出线电路,其中所述VPIX连接到经调节电压供应源,其中所述经调节电压供应源是基于所述AVDD进行调节的。
7.根据权利要求4所述的快速稳定输出线电路,其中所述VPIX与所述VRFD具有相同的值。
8.根据权利要求4所述的快速稳定输出线电路,其中所述VPIX与所述VRFD具有不同的值。
9.根据权利要求1所述的快速稳定输出线电路,还包括第一增强使能开关(256),所述第一增强使能开关(256)耦合在所述第二偏压晶体管(252)的漏极端子(250)与源极端子(254)之间,其中所述第一增强使能开关(256)受第一增强使能信号(258)控制。
10.根据权利要求1所述的快速稳定输出线电路,还包括:
第一位线使能开关(532),耦合在所述位线(230)与所述第一电流源产生器(231)之间,其中所述第一位线使能开关(532)受第一位线使能信号(BL_EN1)(534)控制;以及
第二位线使能开关(536),耦合在所述位线(230)与第二电流源产生器(557)之间,其中所述第二电流源产生器(557)通过所述第二位线使能开关(536)耦合在所述位线(230)与所述AGND之间,且其中所述第二位线使能开关(536)受第二位线使能信号(BL_EN2)(538)控制。
11.根据权利要求10所述的快速稳定输出线电路,其中当所述第二位线使能开关(536)闭合时,所述第二电流源产生器(557)通过第二栅地-阴地晶体管(560)、第三偏压晶体管(566)及第四偏压晶体管(572)将电流从所述位线(230)吸收到所述AGND,其中所述第二栅地-阴地晶体管(560)通过所述栅地-阴地控制电压(VCN)(242)被施加偏压,且其中所述第三偏压晶体管(566)及所述第四偏压晶体管(572)通过所述偏压控制电压(VBN)(248)被施加偏压。
12.根据权利要求11所述的快速稳定输出线电路,其中第二增强使能开关(756)耦合在所述第四偏压晶体管(572)的漏极端子(570)与源极端子(574)之间,且其中所述第二增强使能开关(756)受第二增强使能信号(758)控制。
13.根据权利要求11所述的快速稳定输出线电路,其中所述第二偏压晶体管(252)的所述漏极端子(250)与所述第四偏压晶体管(572)的所述漏极端子(570)连接在一起。
14.根据权利要求10所述的快速稳定输出线电路,其中所述第一电流源产生器(231)及所述第二电流源产生器(557)中的每一者在所述位线(230)与所述AGND之间吸收不同量的电流。
15.根据权利要求10所述的快速稳定输出线电路,其中所述第一电流源产生器(231)及所述第二电流源产生器(557)中的每一者在所述位线(230)与所述AGND之间吸收相同量的电流。
16.一种使输出线电路快速稳定的方法,包括:
使行选择(RS)使能(222)维持高电位以接通行选择(RS)晶体管(220);
维持栅地-阴地控制电压(VCN)(242)以对第一栅地-阴地晶体管(240)施加偏压,其中所述栅地-阴地控制电压(VCN)(242)是正电位以确保所述第一栅地-阴地晶体管(240)的正常操作;
维持偏压控制电压(VBN)(248)以对第一偏压晶体管(246)及第二偏压晶体管(252)施加偏压,其中所述偏压控制电压(VBN)(248)是正电位以确保所述第一偏压晶体管(246)及所述第二偏压晶体管(252)的正常操作;
使第一增强使能信号(258)维持低电位以使第一增强使能开关(256)开路;
通过将复位(RST)栅极(212)复位到高电平以接通复位(RST)晶体管(210)来将浮动扩散区(FD)(208)复位到复位FD电压(VRFD);
通过将所述RST栅极(212)设定成低电平以断开所述RST晶体管(210)来将所述FD(208)从所述复位FD电压(VRFD)断开;
增强第一RST冲击电流及第二RST冲击电流中的一者以从位线(230)吸收电流;
读取所述FD(208)上的背景电荷,其中当所述SF(216)被闭合的所述RS晶体管(220)使能时,所述SF(216)对来自所述SF(216)的栅极端子(208)的背景电压进行转换并在所述SF源极端子(218)上将经放大背景信号提供到所述位线(224);
通过将转移(TX)栅极(206)设定成高电平以接通转移(TX)晶体管(204)来将电荷从TX接收端子(207)转移到浮动扩散区(FD)(208);
通过将所述转移栅极(206)设定成低电平以断开所述TX晶体管(204)来中断将所述电荷转移到所述FD(208);
增强第一TX冲击电流及第二TX冲击电流中的一者以从位线(230)吸收电流;以及
读取所述FD(208)上的所述图像电荷,其中当所述SF(216)被闭合的所述RS晶体管(220)使能时,所述SF(216)对来自所述SF(216)的栅极端子(208)的图像信号进行转换并在所述SF源极端子(218)上将经放大图像信号提供到所述位线(224)。
17.根据权利要求16所述的方法,还包括:
使所述第一增强使能信号(258)在接通与断开之间双态触变以闭合所述第一增强使能开关(256)来增强通过第一电流源产生器(231)的第一复位冲击电流以从所述位线(230)吸收大的临时电流,其中所述第一增强使能信号(258)在所述RST栅极(212)从高电平被设定成低电平之后被接通达第一RST-增强-L持续时间且接着被断开以产生通断第一RST稳定脉冲来控制所述第二偏压晶体管(252),其中同步通断第一RST冲击电流在所述第一增强使能信号(258)在接通与断开之间的所述双态触变的控制下发生冲击并经由所述第一电流源产生器(231)提供所述第一RST冲击电流,且其中所述电流源产生器(231)上的所述第一RST冲击电流使所述位线(230)上的更多电流流过所述第一电流源产生器(231)。
18.根据权利要求17所述的方法,还包括:
使所述第一增强使能信号(258)在接通与断开之间双态触变以闭合所述第一增强使能开关(256)来增强通过第一电流源产生器(231)的第一TX冲击电流以从所述位线(230)吸收大的临时电流,其中所述第一增强使能信号(258)在所述TX栅极(206)从高电平被设定成低电平之后被接通达第一TX-增强-L持续时间且接着被断开以产生通断第一TX稳定脉冲来控制所述第二偏压晶体管(252),其中同步通断第一TX冲击电流在所述第一增强使能信号(258)在接通与断开之间的所述双态触变的控制下发生冲击并经由所述第一电流源产生器(231)提供所述第一TX冲击电流,且其中所述电流源产生器(231)上的所述第一TX冲击电流使所述位线(230)上的更多电流流过所述第一电流源产生器(231)。
19.根据权利要求18所述的方法,其中所述第一RST-增强-L持续时间的所述值与所述第一TX-增强-L持续时间的所述值彼此独立且由控制电路系统(104)通过所述第一增强控制信号(258)来控制。
20.根据权利要求16所述的方法,还包括:
接通第一位线使能开关(532)及第二位线使能开关(536)中的一者;以及
在所述RST栅极(212)从高电平被设定成低电平之后使所述第一位线使能信号(BL_EN1)(534)及所述第二位线使能信号(BL_EN2)(538)中的一者在接通与断开之间双态触变,其中所述第一位线使能开关(532)及所述第二位线使能开关(536)中的一者被接通达第二RST-增强-W持续时间且接着被断开以对第一电流源产生器(231)及第二电流源产生器(557)中的一者产生通断第二RST稳定脉冲。
21.根据权利要求20所述的方法,还包括:
使第二增强使能信号(758)在接通与断开之间双态触变以闭合第二增强使能开关(756)来增强通过第一电流源产生器(231)及第二电流源产生器(557)的第二RST冲击电流以从所述位线(230)吸收大的临时电流,其中所述第二增强使能信号(758)在所述RST栅极(212)从高电平被设定成低电平之后被接通达第二RST-增强-L持续时间且接着被断开以对所述第四偏压晶体管(572)产生通断第二RST脉冲,其中同步通断第二RST冲击电流在所述第二增强使能信号(758)在接通与断开之间的所述双态触变的控制下发生冲击且所述第二RST冲击电流流经所述第一电流源产生器(231)及所述第二电流源产生器(557),且其中所述第一电流源产生器(231)及所述第二电流源产生器(557)上的所述第二RST冲击电流使更多电流经由所述第一电流源产生器(231)及所述第二电流源产生器(557)从所述位线(230)流到AGND。
22.根据权利要求21所述的方法,还包括:
接通第一位线使能开关(532)及第二位线使能开关(536)中的一者;以及
在所述TX栅极(206)从高电平被设定成低电平之后使所述第一位线使能开关(532)及所述第二位线使能开关(536)中的一者在接通与断开之间双态触变,其中所述第一位线使能开关(532)及所述第二位线使能开关(536)中的一者被接通达第二TX-增强-W持续时间且接着被断开以产生通断脉冲来控制第一电流源产生器(231)及第二电流源产生器(557)中的一者。
23.根据权利要求22所述的方法,还包括:
使所述第二增强使能信号(758)在接通与断开之间双态触变以闭合所述第二增强使能开关(756)来增强通过所述第一电流源产生器(231)及所述第二电流源产生器(557)的第二TX冲击电流以从所述位线(230)吸收大的临时电流,其中所述第二增强使能信号(758)在所述TX栅极(206)从高电平被设定成低电平之后被接通达第二TX-增强-L持续时间且接着被断开以产生通断脉冲来控制所述第四偏压晶体管(572),其中同步通断第二TX冲击电流在所述第二增强使能信号(758)在接通与断开之间的所述双态触变的控制下发生冲击并经由所述第一电流源产生器(231)及所述第二电流源产生器(557)提供所述第二TX冲击电流,且其中所述第一电流源产生器(231)及所述第二电流源产生器(557)上的所述第二TX冲击电流使更多电流经由所述第一电流源产生器(231)及所述第二电流源产生器(557)从所述位线(230)流到所述AGND。
24.根据权利要求23所述的方法,其中所述第二RST-增强-L持续时间的所述值、所述第二RST-增强-W持续时间的所述值、所述第二TX-增强-L持续时间的所述值及所述第二TX-增强-W持续时间的所述值全部彼此独立且由所述控制电路系统(104)通过所述第一位线使能信号(BL_EN1)(534)、所述第二位线使能信号(BL_EN2)(538)及所述第二增强控制信号(758)来控制。
25.根据权利要求21所述的方法,其中所述第一位线使能信号(BL_EN1)(534)的所述脉冲及所述第二位线使能信号(BL_EN2)(538)的所述脉冲中的一者与所述第二增强控制信号(758)的所述脉冲部分地交叠。
26.根据权利要求21所述的方法,其中所述第一位线使能信号(BL_EN1)(534)的所述脉冲及所述第二位线使能信号(BL_EN2)(538)的所述脉冲中的一者与所述第二增强控制信号(758)的所述脉冲部分地交叠。
27.一种具有快速稳定输出线电路的成像系统(100),包括:
由像素单元形成的像素阵列(102),其中所述像素单元(201)中的每一者包括:
光电二极管(PD)(202),适于响应于入射光来积聚图像电荷;
至少一个转移(TX)晶体管(204),耦合在所述PD(202)与浮动扩散区(FD)(208)之间以将所述图像电荷从所述PD(202)转移到所述浮动扩散区(FD)(208),其中转移(TX)栅极电压(206)控制所述图像电荷从所述TX晶体管的TX接收端子(207)向所述FD(208)的传输;
复位(RST)晶体管(210),被耦合成向所述FD(208)供应复位FD电压(VRFD),其中复位(RST)栅极电压(212)控制所述RST晶体管;以及
源极跟随器(SF)晶体管(216),被耦合成从SF栅极端子接收所述FD(208)的电压并将经放大信号提供到SF源极端子(218);
第一电流源产生器(231),耦合在位线(230)与地电位(AGND)之间,其中所述第一电流源产生器(231)通过第一栅地-阴地晶体管(240)、第一偏压晶体管(246)及第二偏压晶体管(252)吸收电流,其中所述第一栅地-阴地晶体管(240)通过栅地-阴地控制电压(VCN)(242)被施加偏压,且其中所述第一偏压晶体管(246)及所述第二偏压晶体管(252)通过偏压控制电压(VBN)(248)被施加偏压;
控制电路系统(104),耦合到所述像素阵列(102)以控制所述像素阵列(102)的操作,其中所述控制电路系统(104)提供所述TX栅极电压(206)、所述RST栅极电压(212)、所述RS栅极电压(222)、所述栅地-阴地控制电压(VCN)(242)、所述偏压控制电压(VBN)(248)、所述第一增强使能信号(258)、所述第一位线使能信号(534)、所述第二位线使能信号(538)及所述第二增强使能信号(758);
读出电路系统(106),通过多个读出列(110)耦合到所述像素阵列(102),以从所述多个像素读出图像数据;以及
功能逻辑(108),被耦合成从所述读出电路系统(106)接收图像数据以存储来自所述多个像素单元中的每一者的所述图像数据,其中所述功能逻辑(108)向所述控制电路系统(104)提供指令。
28.根据权利要求27所述的快速稳定成像系统,还包括转移存储(TS)晶体管(203),所述转移存储(TS)晶体管(203)耦合在所述PD(202)与所述TX晶体管(204)之间以将所述PD(202)中积聚的所述图像电荷转移到所述TX晶体管的所述TX接收端子(207),其中转移存储栅极(TSG)电压(206)控制所述TS晶体管(203)。
29.根据权利要求27所述的快速稳定成像系统,还包括行选择(RS)晶体管(220),所述行选择(RS)晶体管(220)耦合在所述SF源极端子(218)与所述位线(224)之间,其中行选择(RS)栅极电压(222)控制所述RS晶体管(220),且其中所述RS晶体管(220)将所述经放大信号从所述SF源极端子(218)传递到所述位线(224)。
30.根据权利要求27所述的快速稳定成像系统,还包括行选择(RS)晶体管(220),所述行选择(RS)晶体管(220)耦合在所述SF漏极端子与像素电压(VPIX)之间,其中行选择(RS)栅极电压(222)控制所述RS晶体管(220),其中所述RS晶体管(220)将所述VPIX传递到所述SF漏极端子,且其中所述SF源极端子(218)连接到所述位线(224)。
31.根据权利要求30所述的快速稳定成像系统,其中所述VPIX连接到电源供应电压AVDD。
32.根据权利要求30所述的快速稳定成像系统,其中所述VPIX连接到经调节电压供应源,其中所述经调节电压供应源是基于所述AVDD进行调节的。
33.根据权利要求30所述的快速稳定成像系统,其中所述VPIX与所述VRFD具有相同的值。
34.根据权利要求30所述的快速稳定成像系统,其中所述VPIX与所述VRFD具有不同的值。
35.根据权利要求27所述的快速稳定成像系统,还包括第一增强使能开关(256),所述第一增强使能开关(256)耦合在所述第二偏压晶体管(252)的漏极端子(250)与源极端子(254)之间,其中所述第一增强使能开关(256)受第一增强使能信号(258)控制。
36.根据权利要求27所述的快速稳定成像系统,还包括:
第一位线使能开关(532),耦合在所述位线(230)与所述第一电流源产生器(231)之间,其中所述第一位线使能开关(532)受第一位线使能信号(BL_EN1)(534)控制;以及
第二位线使能开关(536),耦合在所述位线(230)与第二电流源产生器(557)之间,其中所述第二电流源产生器(557)通过所述第二位线使能开关(536)耦合在所述位线(230)与所述AGND之间,且其中所述第二位线使能开关(536)受第二位线使能信号(BL_EN2)(538)控制。
37.根据权利要求36所述的快速稳定成像系统,其中当所述第二位线使能开关(536)闭合时,所述第二电流源产生器(557)通过第二栅地-阴地晶体管(560)、第三偏压晶体管(566)及第四偏压晶体管(572)将电流从所述位线(230)吸收到所述模拟地电位AGND,其中所述第二栅地-阴地晶体管(560)通过所述栅地-阴地控制电压(VCN)(242)被施加偏压,且其中所述第三偏压晶体管(566)及所述第四偏压晶体管(572)通过所述偏压控制电压(VBN)(248)被施加偏压。
38.根据权利要求37所述的快速稳定成像系统,其中第二增强使能开关(756)耦合在所述第四偏压晶体管(572)的漏极端子(570)与源极端子(574)之间,且其中所述第二增强使能开关(756)受第二增强使能信号(758)控制。
39.根据权利要求37所述的快速稳定成像系统,其中所述第二偏压晶体管(252)的所述漏极端子(250)与所述第四偏压晶体管(572)的所述漏极端子(570)连接在一起。
40.根据权利要求36所述的快速稳定成像系统,其中所述第一电流源产生器(231)及所述第二电流源产生器(557)中的每一者在所述位线(230)与所述AGND之间吸收不同量的电流。
41.根据权利要求36所述的快速稳定成像系统,其中所述第一电流源产生器(231)及所述第二电流源产生器(557)中的每一者在所述位线(230)与所述AGND之间吸收相同量的电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/853,508 | 2017-12-22 | ||
US15/853,508 US10171765B1 (en) | 2017-12-22 | 2017-12-22 | Bit line boost for fast settling with current source of adjustable size |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110022447A true CN110022447A (zh) | 2019-07-16 |
CN110022447B CN110022447B (zh) | 2020-05-12 |
Family
ID=64736357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811560800.3A Active CN110022447B (zh) | 2017-12-22 | 2018-12-20 | 成像系统、输出线电路及其快速稳定的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10171765B1 (zh) |
CN (1) | CN110022447B (zh) |
TW (1) | TWI697232B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3100925B1 (fr) * | 2019-09-17 | 2021-10-15 | Commissariat Energie Atomique | Capteur d’image à plage dynamique augmentée |
US11632509B2 (en) * | 2021-03-02 | 2023-04-18 | Semiconductor Components Industries, Llc | Image sensor with reduced column fixed pattern noise |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324343A (ja) * | 2002-04-30 | 2003-11-14 | Lucent Technol Inc | 集積回路 |
CN101674053A (zh) * | 2008-09-11 | 2010-03-17 | 三菱电机株式会社 | 栅地-阴地放大器电路 |
CN101685317A (zh) * | 2008-09-22 | 2010-03-31 | 精工电子有限公司 | 带隙基准电压电路 |
CN101764582A (zh) * | 2008-12-24 | 2010-06-30 | 三星电机株式会社 | 用于功率放大器的自混合自适应偏置电路的系统和方法 |
US20140043102A1 (en) * | 2012-08-08 | 2014-02-13 | Qualcomm Incorporated | Multi-cascode amplifier bias techniques |
CN205453886U (zh) * | 2016-04-05 | 2016-08-10 | 湖南华南光电(集团)有限责任公司 | 一种成像组件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014129118A1 (ja) * | 2013-02-21 | 2014-08-28 | パナソニック株式会社 | 固体撮像装置 |
JP2015139081A (ja) | 2014-01-22 | 2015-07-30 | ソニー株式会社 | イメージセンサ、駆動方法、及び、電子機器 |
-
2017
- 2017-12-22 US US15/853,508 patent/US10171765B1/en active Active
-
2018
- 2018-12-20 CN CN201811560800.3A patent/CN110022447B/zh active Active
- 2018-12-21 TW TW107146377A patent/TWI697232B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324343A (ja) * | 2002-04-30 | 2003-11-14 | Lucent Technol Inc | 集積回路 |
CN101674053A (zh) * | 2008-09-11 | 2010-03-17 | 三菱电机株式会社 | 栅地-阴地放大器电路 |
CN101685317A (zh) * | 2008-09-22 | 2010-03-31 | 精工电子有限公司 | 带隙基准电压电路 |
CN101764582A (zh) * | 2008-12-24 | 2010-06-30 | 三星电机株式会社 | 用于功率放大器的自混合自适应偏置电路的系统和方法 |
US20140043102A1 (en) * | 2012-08-08 | 2014-02-13 | Qualcomm Incorporated | Multi-cascode amplifier bias techniques |
CN205453886U (zh) * | 2016-04-05 | 2016-08-10 | 湖南华南光电(集团)有限责任公司 | 一种成像组件 |
Also Published As
Publication number | Publication date |
---|---|
TW201929530A (zh) | 2019-07-16 |
US10171765B1 (en) | 2019-01-01 |
TWI697232B (zh) | 2020-06-21 |
CN110022447B (zh) | 2020-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI672822B (zh) | 快速穩定輸出線電路、快速穩定方法和成像系統 | |
CN102970493B (zh) | 多重转换增益图像传感器的多电平复位电压 | |
TWI507035B (zh) | 具有補充電容性耦合節點之影像感測器 | |
US9106851B2 (en) | Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier | |
US10497737B2 (en) | Enhanced dynamic range imaging | |
US10290673B1 (en) | Bitline settling improvement and FPN reduction by floating bitline during charge transfer | |
EP2375728B1 (en) | Solid-state image pickup element and method for controlling same | |
US10116892B1 (en) | Bitline boost for fast settling with current source of adjustable bias | |
TW200845736A (en) | Imaging device and display device | |
CN103067666B (zh) | 图像拍摄装置和图像拍摄显示系统 | |
TWI569646B (zh) | 用於提升像素單元中重設位準之方法及成像系統 | |
US20130100327A1 (en) | Image pickup unit and image pickup display system | |
CN110505421A (zh) | 具有全局快门的宽动态范围图像传感器 | |
US10827143B2 (en) | CMOS image sensor clamping method with divided bit lines | |
TWI533700B (zh) | 用於讀取具有轉移閘極升壓之影像感測器 | |
US8982255B2 (en) | Image pickup including photoelectric conversion | |
CN110022447A (zh) | 成像系统、输出线电路及其快速稳定的方法 | |
US11006064B2 (en) | CMOS image sensor and method of operating pixel array by CMOS image sensor | |
US9838623B2 (en) | Global shutter control signal generator with reduced driving requirements | |
SUZUKI et al. | A 4T-PWM CMOS image sensor for low power | |
JP2009141624A (ja) | イメージセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |