CN110007707B - 低压差线性稳压器及系统 - Google Patents

Abstract

本发明提供了一种低压差线性稳压器及系统，包括：依次连接的误差放大器、缓冲采样组件和输出组件；误差放大器与输出组件相连；还包括与误差放大器、缓冲采样组件和输出组件分别连接的掉电电路；缓冲采样组件用于接收误差放大器输出的校正电压，对校正电压进行阻抗衰减处理，得到输出组件的驱动电压；输出组件用于基于驱动电压生成目标电压，将目标电压传输至外部数字电路；以及，将目标电压转换为采样电压，将采样电压传输给误差放大器；误差放大器用于对输出组件输出的采样电压进行校正，得到新的校正电压，并将新的校正电压传输至缓冲采样组件。本发明可以有效降低数字电路供电模块的工艺复杂度以及掩膜成本，还可以满足供电模块的耐压需求。

Description

低压差线性稳压器及系统

技术领域

本发明涉及信息电子技术领域，尤其是涉及一种低压差线性稳压器及系统。

背景技术

数字电路是用数字信号完成对数字量进行算数运算和逻辑运算的电路，通常情况下数字电路的供电模块需要具有较高的耐压性。目前，可以采用具有耐高压性质的器件满足供电模块的耐压需求，但是当供电模块的耐压需求提高时，若供电模块仍采用耐高压器件，不仅将大幅提高供电模块的工艺复杂度和掩膜成本，同时还可能存在工艺提高的最高耐压器件仍然无法满足供电模块的耐压需求的情况。

发明内容

有鉴于此，本发明的目的在于提供一种低压差线性稳压器及系统，可以有效降低供电模块的工艺复杂度以及掩膜成本，还可以满足供电模块的耐压需求。

第一方面，本发明实施例提供了一种低压差线性稳压器，包括：依次连接的误差放大器、缓冲采样组件和输出组件；所述误差放大器还与所述输出组件相连；还包括与所述误差放大器、所述缓冲采样组件和所述输出组件分别连接的掉电电路；所述低压差线性稳压器包括多个MOS管；其中，所述缓冲采样组件用于接收所述误差放大器输出的校正电压，对所述校正电压进行阻抗衰减处理，得到所述输出组件的驱动电压，并将所述驱动电压传输至所述输出组件；所述输出组件用于基于所述驱动电压生成目标电压，将所述目标电压传输至外部数字电路；以及，将所述目标电压转换为采样电压，将所述采样电压传输给所述误差放大器；所述误差放大器用于对所述输出组件输出的采样电压进行校正，得到新的校正电压，并将所述新的校正电压传输至所述缓冲采样组件；所述掉电电路用于基于所述外部数字电路传输的数字控制信号控制所述误差放大器、所述缓冲采样组件和所述输出组件的开闭状态。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述稳压器还包括与所述缓冲采样组件连接的环路补偿组件；其中，所述缓冲采样组件包括依次连接的缓冲器和电流采样电路；所述环路补偿组件包括依次连接的环路补偿电路和电流保护电路。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述掉电电路还与所述环路补偿组件连接，用于基于外部数字电路传输的数字控制信号控制所述环路补偿组件的开闭状态。

结合第一方面的第一种可能的实施方式，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述缓冲采样组件包括多个第一PMOS管和多个第一NMOS管。

结合第一方面的第三种可能的实施方式，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述缓冲器的第一输出端连接至所述输出组件的输入端；所述缓冲器的第二输出端经反相器连接至所述掉电电路；所述电流采样电路的输入端连接至所述误差放大器的输出端和所述环路补偿组件的输出端；所述电流采样电路的输出端连接至所述环路补偿组件的输入端。

结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，输出组件包括依次连接的软电压产生电路和过压保护电路；其中，所述软电压产生电路包括第二PMOS管、第二NMOS管和电容；所述电容的上级板与所述第二PMOS管的源极和所述第二NMOS管的漏极相连；所述电容的下级板与所述第二PMOS管的漏极和所述第二NMOS管的源极相连。

结合第一方面的第五种可能的实施方式，本发明实施例提供了第一方面的第六种可能的实施方式，其中，所述软电压产生电路还包括依次连接的多个第三NMOS管，用于调节所述电容的放电电压，以得到所述目标电压。

结合第一方面，本发明实施例提供了第一方面的第七种可能的实施方式，其中，所述误差放大器经指定电阻连接至所述输出组件；其中，所述指定电阻的第一端与所述误差放大器的输入端连接，所述指定电阻的第二端与所述输出组件的输出端连接。

结合第一方面的第七种可能的实施方式，本发明实施例提供了第一方面的第八种可能的实施方式，其中，所述指定电阻的第一端还连接有可变电阻。

第二方面，本发明实施例还提供一种低压差线性稳压系统，所述系统包括第一方面至第一方面的第八种可能的实施方式任一项所述的低压差线性稳压器，还包括与所述低压差线性稳压器连接的外部数字电路。

本发明实施例带来了以下有益效果：

本发明实施例提供的低压差线性稳压器及系统，包括呈环形连接的误差放大器、缓冲采样组件和输出组件，还包括与上述误差放大器、缓冲采样组件和输出组件分别连接的掉电电路，并且该低压差线性稳压器包括多个MOS(Metal Oxide Semiconductor)管，其中，缓冲采样组件用于对误差放大器输出的校正电压进行阻抗衰减处理，以得到输出组件的驱动电压；输出组件用于基于驱动电压生成外部数字电路所需的目标电压，输出组件还用于通过指定电阻将目标电压转换为采样电压，并将采样电压传输至误差放大器；误差放大器用于对输出组件输出的采样电压进行校正，得到新的校正电压，并将新的校正电压传输至缓冲采样组件；掉电电路用于基于上述外部数字电路传输的数字控制信号控制上述误差放大器、缓冲采样组件和输出组件的开闭状态。本发明实施例利用多个耐低压的MOS管得到低压差线性稳压器(LDO，Low Dropout Regulator)，并将LDO作为数字电路的供电模块，以完成高压电源的输入输出，相较于现有技术中采用耐高压器件完成高压电源的输入输出，本发明在满足低压差线性稳压器的耐压需求的同时，还可以有效降低低压差线性稳压器的工艺复杂度以及掩膜成本。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种低压差线性稳压器的结构示意图；

图2为本发明实施例提供的另一种低压差线性稳压器的结构示意图；

图3为本发明实施例提供的一种缓冲采样组件的电路示意图；

图4为本发明实施例提供的一种输出组件的电路示意图；

图5为本发明实施例提供的一种软电压产生电路的电路示意图；

图6为本发明实施例提供的一种输出电压VSOFT的降低过程的示意图；

图7为本发明实施例提供的一种POWER DOWN电路的电路示意图；

图8为本发明实施例提供的另一种低压差线性稳压器的结构示意图；

图9为本发明实施例提供的一种低压差线性稳压系统的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前当供电模块的耐压需求提高时，若供电模块仍采用耐高压器件，不仅将大幅提高供电模块的工艺复杂度和掩膜成本，同时还可能存在工艺提高的最高耐压器件仍然无法满足供电模块的耐压需求的情况，基于此，本发明实施例提供的一种低压差线性稳压器及系统，可以有效降低供电模块的工艺复杂度以及掩膜成本，还可以满足供电模块的耐压需求。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种低压差线性稳压器进行详细介绍，参见图1所示的一种低压差线性稳压器的结构示意图，该低压差线性稳压器包括多个MOS管，该低压差线性稳压器100可以包括以下部分：依次连接的误差放大器110、缓冲采样组件120和输出组件130，其中，误差放大器110还与输出组件130相连，得到环形电路结构，另外，该低压差线性稳压器100还包括与误差放大器110、缓冲采样组件120和输出组件130分别连接的掉电电路140。

在一些实施方式中，缓冲采样组件120用于接收误差放大器110输出的校正电压，对校正电压进行阻抗衰减处理，得到输出组件130的驱动电压，并将驱动电压传输至输出组件130。具体的，缓冲采样组件中可以包括缓冲器，用于降低缓冲采样组件输出端处的阻抗，也即对校正电压进行衰减阻抗处理，进而向输出组件输出驱动电压。

输出组件130用于基于驱动电压生成目标电压，将目标电压传输至外部数字电路，其中，目标电压可以作为外部数字电路的高压电源。另外，输出组件130还用于将目标电压转换为采样电压，将采样电压传输给误差放大器110，在一种实施方式中，可以使输出组件通过采样电阻连接至误差放大器，通过调节采样电阻的阻值即可以改变采样电压的电压值；在另一种实施方式中，采样电阻可以包括依次连接的指定电阻和可变电阻，指定电阻也即固定阻值的电阻，可变电阻也即阻值可调的电阻，通过调节可变电阻的阻值即可改变指定电阻与可变电阻的比值，进而可以改变采样电压的电压值。

误差放大器110用于对输出组件130输出的采样电压进行校正，得到新的校正电压，并将新的校正电压传输至缓冲采样组件120。其中，误差放大器的输入为采样电压和预设的参考电压，误差放大器比较上述采样电压和参考电压，并产生误差放大信号，以用该误差放大信号来校正控制脉冲占空比，从而稳定的向缓冲采样组件输出校正电压。

掉电电路140用于基于外部数字电路传输的数字控制信号控制误差放大器110、缓冲采样组件120和输出组件130的开闭状态。在具体实现时，数字控制信号可以为第一电平和第二电平，当数字控制信号为第一电平时，上述误差放大器、缓冲采样组件和输出组件开启；当数字控制信号为第二电平时，上述误差放大器、缓冲采样组件和输出组件关闭。

本发明实施例提供的低压差线性稳压器，包括呈环形连接的误差放大器、缓冲采样组件和输出组件，还包括与上述误差放大器、缓冲采样组件和输出组件分别连接的掉电电路，缓冲采样组件用于对误差放大器输出的校正电压进行阻抗衰减处理，以得到输出组件的驱动电压；输出组件用于基于驱动电压生成外部数字电路所需的目标电压，输出组件还用于通过指定电阻将目标电压转换为采样电压，并将采样电压传输至误差放大器；误差放大器用于对输出组件输出的采样电压进行校正，得到新的校正电压，并将新的校正电压传输至缓冲采样组件；掉电电路用于基于上述外部数字电路传输的数字控制信号控制上述误差放大器、缓冲采样组件和输出组件的开闭状态。本发明实施例利用多个耐低压的MOS管得到LDO，并将LDO作为数字电路的供电模块，以完成高压电源的输入输出，相较于现有技术中采用耐高压器件完成高压电源输入输出，本发明在满足低压差线性稳压器的耐压需求的同时，还可以有效降低低压差线性稳压器的工艺复杂度以及掩膜成本。

基于上述实施例提供的低压差线性稳压器，本发明实施例还提供了另一种低压差线性稳压器，参见图2所示的另一种低压差线性稳压器的结构示意图，在图1的基础上，还示意出了环路补偿组件150，环路补偿组件150与缓冲采样组件120连接。进一步的，上述掉电电路140还与环路补偿组件150连接，用于基于外部数字电路传输的数字控制信号控制环路补偿组件的开闭状态。

在具体实施时，上述误差放大器和环路补偿组件连接的电源可以为低压电源或者高压电源，上述缓冲采样组件和输出组件连接的电源为高压电源。另外，误差放大器110的输出端与缓冲采样组件120的输入端和环路补偿组件的输出端相接，缓冲采样组件120的第一输出端OUT1与输出组件130的输入端相连，缓冲采样组件120的第二输出端OUT2与环路补偿组件150的输入端相连，输出组件的输出端OUT与掉电(POWER DOWN)电路连接，输出组件的输出端OUT还经指定电阻连接至误差放大器110，其中，指定电阻的第一端与误差放大器110的输入端相连接，指定电阻的第二端与输出组件130的输出端连接，指定电阻的第一端还连接有可变电阻。

缓冲采样组件120包括依次连接的缓冲器和电流采样电路，缓冲器的第一输出端(也即，前述OUT1)连接至输出组件的输入端，缓冲器的第二输出端经反相器连接至掉电电路；电流采样电路的输入端(也即，前述缓冲采样组件的输入端)连接至误差放大器的输出端和环路补偿组件的输出端；电流采样电路的输出端(也即，前述OUT2)连接至环路补偿组件的输入端。其中，缓冲器用于降低上述OUT1处的阻抗，得到低阻点的缓冲器输出，保证LDO环路的稳定；电流采样电路用于采集LDO传输的电流，并将其通过OUT2传输至环路补偿组件，一方面用于使环路补偿组件实现环路的动态补偿，从而降低LDO轻载时的静态功耗，另一方面用于通过模拟运算，以使环路补偿组件实现电流保护的功能。

在具体实施时，可参见图3所示的一种缓冲采样组件的电路示意图，其中，缓冲采样组件包括多个第一PMOS(Positive ChannelMetal-Oxide-Semiconductor，P型金属氧化物半导体)管和多个第一NMOS(N-Metal-Oxide-Semiconductor，N型金属氧化物半导体)管。其中，PMOS1的源极、PMOS2的源极和PMOS3的源极均连接至连接至电源VDD_HV(高压电源)，PMOS1的栅极和PMOS2的栅极均连接至PMOS3的漏极，PMOS3的栅极经反相器连接至POWERDOWN电路，当POWER DOWN电路的PD端电平为0时，缓冲采样组件打开；当POWER DOWN电路的PD端电平为1时，缓冲采样组件关闭。

环路补偿组件150包括依次连接的环路补偿电路和电流保护电路，其中，环路补偿电路用于实现环路的动态补偿，电流保护组件用于向LDO提供电流保护。另外，因为环路补偿组件与POWER DOWN电路相连，所以当POWER DOWN电路的PD端电平为0时，环路补偿组件打开；当POWERDOWN电路的PD端电平为1时，环路补偿组件关闭。

输出组件130包括依次连接的软电压产生电路和过压保护电路，可参见图4所示的一种输出组件的电路示意图，其中，软电压产生电路用于生成输出电压VSOFT，进而得到上述目标电压，软电压产生电路同时还具有软启动的作用，过压保护电路用于为低压差线性稳压器提供过压保护。

为便于对上述软电压产生电路进行理解，本发明实施例还提供了一种软电压产生电路，参见图5所示的一种软电压产生电路的电路示意图，其中，软电压产生电路包括第二PMOS管(也即，PMOS4)、第二NMOS管(也即，NMOS1)和电容(也即，C1)，电容的上级板与第二PMOS管的源极和第二NMOS管的漏极相连，并连接至高压电源VDD_HV；电容的下级板与第二PMOS管的漏极和第二NMOS管的源极相连。进一步的，软电压产生电路还包括依次连接的多个第三NMOS管，用于调节电容的放电电压，以得到目标电压，其中，第三NMOS管的个数可以根据高压电源VDD_HV、电压VOS1以及NMOS1的器件耐压决定，本发明实施例还提供了一种第三NMOS管个数的确定方法，若NMOS1的器件耐压为电压V1，第三NMOS管的器件耐压为电压V2，则第三NMOS管的个数N：N*V2+V1＞VDD_HV。

在具体实施时，当POWER DOWN电路的PD端电平为1时，电压OSC1小于VDD_HD，此时PMOS4导通，输出电压VSOFT为VDD_HV，输出组件输出端输出的电压为0；当POWER DOWN电路的PD端电平为0时，软电压产生电路打开，此时C1的下级板从VDD_HV放电，其放电速度取决于上述依次连接的多个第三NMOS管，软电压产生电路的输出电压VSOFT缓慢降低，输出组件输出端的输出电压逐渐上升直至达到目标电压，在此过程中NMOS1对电路起到保护作用；当软电压产生电路的输出电压VSOFT的降低过程结束时，此时输出电压VSOFT为一个小于VDD_HV的中间电压VDD1，输出组件的输出端电压为目标电压，同时NMOS1将不在工作，由PMOS4对电路起到保护作用。其中，输出电压VSOFT的降低过程如图6所示。

另外，本发明实施例还提供了一种POWER DOWN电路，参见图7所示的一种POWERDOWN电路的电路示意图，包括依次连接的电阻和两个NMOS2和NMOS3，其中，NMOS2对NMOS3起到保护作用，NMOS3接地。

为便于对前述实施例进行理解，本发明实施例还提供了另一种低压差线性稳压器，参见图8所示的另一种低压差线性稳压器的结构示意图，图8示意出了上述误差放大器、缓冲采样组件(也即，缓冲器&电流采样)、输出组件(也即，带过压保护的LDO输出级)、环路补偿组件(也即，电流保护&环路补偿)和POWER DOWN电路之间的连接示意图。

其中，指定电阻R1和可变电阻R2的比例系数决定了向误差放大器的输出电压(也即，前述采样电压)，通过调节可变电阻R2的阻值，即可改变采样电压的电压值。另外，因为VFB(Voltage Feedback，采样电压)等于VREF(Voltage Reference，参考电压)，并且均为低电压，所以可变电阻R2还可以对电路起到保护的作用。

进一步的，本发明还提供了一种保护电路，包括依次连接的三个电阻，其中电压VOS1、电压VOS2是从电压VDD_HV分压得到的保护控制电压，用于向电路提供钳位保护作用。

综上所述，本发明实施例的输入电压和输出电压均高于器件耐压，并且LDO在工作状态或者掉电状态均能正常输出，同时LDO中所有MOS管均工作在正常耐压范围，不存在任何可靠性风险。本发明在满足低压差线性稳压器的耐压需求的同时，还可以有效降低低压差线性稳压器的工艺复杂度以及掩膜成本。

对于上述实施例提供的低压差线性稳压器，本发明实施例还提供了一种低压差线性稳压系统，参见图9所示一种低压差线性稳压系统的结构示意图，该低压差线性稳压系统包括前述实施提供的低压差线性稳压器100，以及与该低压差线性稳压器100连接的外部数字电路200。

本发明实施例提供的低压差线性稳压系统，利用多个耐低压的MOS管得到低压差线性稳压器，并将其作为数字电路的供电模块，以完成高压电源的输入输出，相较于现有技术中采用耐高压器件完成高压电源输入输出，本发明在满足低压差线性稳压器的耐压需求的同时，还可以有效降低低压差线性稳压器的工艺复杂度以及掩膜成本。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统具体工作过程，可以参考前述实施例中的对应过程，在此不再赘述。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”、“侧”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (9)

1.一种低压差线性稳压器，其特征在于，还包括：依次连接的误差放大器、缓冲采样组件和输出组件；所述误差放大器还与所述输出组件相连；还包括与所述误差放大器、所述缓冲采样组件和所述输出组件分别连接的掉电电路；所述低压差线性稳压器包括多个MOS管；其中，

所述缓冲采样组件用于接收所述误差放大器输出的校正电压，对所述校正电压进行阻抗衰减处理，得到所述输出组件的驱动电压，并将所述驱动电压传输至所述输出组件；

所述输出组件用于基于所述驱动电压生成目标电压，将所述目标电压传输至外部数字电路；以及，将所述目标电压转换为采样电压，将所述采样电压传输给所述误差放大器；

所述误差放大器用于对所述输出组件输出的采样电压进行校正，得到新的校正电压，并将所述新的校正电压传输至所述缓冲采样组件；

所述掉电电路用于基于所述外部数字电路传输的数字控制信号控制所述误差放大器、所述缓冲采样组件和所述输出组件的开闭状态；

所述输出组件包括依次连接的软电压产生电路和过压保护电路；其中，

所述软电压产生电路包括第二PMOS管、第二NMOS管和电容；

所述电容的上级板与所述第二PMOS管的源极和所述第二NMOS管的漏极相连；

所述电容的下级板与所述第二PMOS管的漏极和所述第二NMOS管的源极相连。

2.根据权利要求1所述的稳压器，其特征在于，所述稳压器还包括与所述缓冲采样组件连接的环路补偿组件；其中，

所述缓冲采样组件包括依次连接的缓冲器和电流采样电路；所述环路补偿组件包括依次连接的环路补偿电路和电流保护电路。

3.根据权利要求2所述的稳压器，其特征在于，所述掉电电路还与所述环路补偿组件连接，用于基于外部数字电路传输的数字控制信号控制所述环路补偿组件的开闭状态。

4.根据权利要求2所述的稳压器，其特征在于，所述缓冲采样组件包括多个第一PMOS管和多个第一NMOS管。

5.根据权利要求4所述的稳压器，其特征在于，所述缓冲器的第一输出端连接至所述输出组件的输入端；所述缓冲器的第二输出端经反相器连接至所述掉电电路；

所述电流采样电路的输入端连接至所述误差放大器的输出端和所述环路补偿组件的输出端；所述电流采样电路的输出端连接至所述环路补偿组件的输入端。

6.根据权利要求1所述的稳压器，其特征在于，所述软电压产生电路还包括依次连接的多个第三NMOS管，用于调节所述电容的放电电压，以得到所述目标电压。

7.根据权利要求1所述的稳压器，其特征在于，所述误差放大器经指定电阻连接至所述输出组件；其中，所述指定电阻的第一端与所述误差放大器的输入端连接，所述指定电阻的第二端与所述输出组件的输出端连接。

8.根据权利要求7所述的稳压器，其特征在于，所述指定电阻的第一端还连接有可变电阻。

9.一种低压差线性稳压系统，其特征在于，所述系统包括权利要求1-8任一项所述的低压差线性稳压器，还包括与所述低压差线性稳压器连接的外部数字电路。

Images