CN109964319B - 带有浮置场环终端的功率半导体器件 - Google Patents

带有浮置场环终端的功率半导体器件 Download PDF

Info

Publication number
CN109964319B
CN109964319B CN201780072958.3A CN201780072958A CN109964319B CN 109964319 B CN109964319 B CN 109964319B CN 201780072958 A CN201780072958 A CN 201780072958A CN 109964319 B CN109964319 B CN 109964319B
Authority
CN
China
Prior art keywords
section
floating field
ring
semiconductor device
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780072958.3A
Other languages
English (en)
Other versions
CN109964319A (zh
Inventor
F.鲍尔
U.韦姆拉帕蒂
M.贝利尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of CN109964319A publication Critical patent/CN109964319A/zh
Application granted granted Critical
Publication of CN109964319B publication Critical patent/CN109964319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在本发明的功率半导体器件（1）中，在终端区（TR）中形成的浮置场环（10_1到10_n）的总数n是至少为10。对于在从i=2到i=n的范围中的任何整数i，在沿从主pn结（11）开始并且在离开主pn结（11）的横向中延伸的直线对浮置场环（10_1到10_n）计数时，在第i个浮置场环和直接相邻的第（i‑1）个浮置场环之间的环到环分离di,i‑1通过以下方程式(I)给出：方程式(I)，对于i=2到n，其中d1,0是在离主pn结（11）最近的最内浮置场环（10_1）和主pn结（11）之间的距离，以及其中：Δ区段1­‑0.05·Δ区段2<Δj<Δ区段1+0.05·Δ区段2对于j=1到l‑2，2·Δ区段2<|Δj|<10·Δ区段2对于j=l‑1，0,95·Δ区段2<Δj<1,05·Δ区段2对于j=l到n‑1，Δ区段2>0.1µm，以及‑ΔΔ区段2/2<Δ区段1<Δ区段2/2，其中l是整数，对于其
Figure 765667DEST_PATH_IMAGE002
。(I)
Figure 886070DEST_PATH_IMAGE004

Description

带有浮置场环终端的功率半导体器件
技术领域
本发明涉及包括平面边缘终端结构的功率半导体器件，并且尤其是，涉及在横向包围晶片的有源区域的终端区域中包括浮置场环(FFR)终端(也称为保护环终端)的功率半导体器件。
背景技术
半导体器件，尤其是功率半导体器件要求有效的边缘终端以避免拥挤在主pn结的边缘的电场，导致在相对低击穿电压VBR的器件的击穿。诸如pin二极管或绝缘栅极双极晶体管(IGBT)的常见功率半导体器件要求边缘终端以便实现在理想的一维二极管击穿电压的80％到90％的范围中的击穿电压。
对于基于硅的器件，已知的平面边缘终端技术包含结终端扩展(JTE)、带有和未带有场板扩展的横向掺杂(VLD)和浮置场环(FFR)终端的变化。蚀刻和再填充沟槽也已被使用。碳化硅(SiC)且特别是4H-SiC由于其临界电场是硅的临界电场的10倍而是高功率半导体器件的有吸引力材料。考虑到关于SiC工艺技术的熟知限制，存在相当大的技术约束。例如，在通过杂质的注入在SiC中形成平面结时，结深度被限制到大约2μm。FFR终端的优点是由于浮置场环的生成能够在制造工艺流程中轻松地被集成的事实。与用于无FFR终端的功率半导体器件的制造工艺相比较，可能在不增大掩膜计数的情况下形成具有FFR终端的相同的功率半导体器件。FFR终端经常是第一选择，尤其是在制造成本具有最高重要性时。
目前，FFR终端主要用于低和中电压组件(例如，600V到3.3kV IGBT)。对于这些电压等级，通过包括3到10个环的环系统实现适当的击穿电压。用于高电压分量的FFR终端的设计关于由FFR终端占用的晶片面积、关于击穿电压和关于包含FFR终端的功率半导体器件的安全操作区(SOA)是关键的。由FFR终端占用的以前提及的晶片面积、击穿电压和包含FFR终端的功率半导体器件的安全操作区除取决于每个环的设计参数(诸如每个环的宽度和每个环的掺杂轮廓)外，还取决于环到环分离和第一最内环离相邻主pn结的距离。
复解析方法已被开发以设计有效的FFR终端。根据“An Improved Methodologyfor the CAD Optimization of Multiple Floating Field-Limiting RingTerminations”，M.E.Baradai，IEEE电子器件汇刊，58卷，No.1，2011年1月，266-270页，存在用于计算环到环分离的解析方法，最小化了对于实现某个击穿电压所要求的面积。用于设计FFR终端结构的此解析方法是复杂的，在于它要求高计算工作量，特别是对于高总量的浮置场环。对于希望的击穿电压，关于由FFR终端占用的晶片面积的优化FFR终端设计能够通过本文档中公开的方法被实现。然而，关于功率半导体器件的安全操作区，通过此方法，不能实现最佳结果。
从其中公开了FFR终端的US 5,075,739 A中知道FFR终端的较不复杂的设计，其中环到环分离在离开主pn结的横向中线性增大。然而，此类设计也不产生关于功率半导体器件的安全操作区的最佳结果。
根据出版物“Radiation-tolerant breakdown protection of silicondetectors using multiplefloating guard rings”，由Beck等人所作，Nucl.Instr.&Meth.in Phys.Res.，A部分，396卷，no.1-2，1997，214-227页，已知有被优化用于硅检测器的高电压操作的多个浮置保护环设计。在邻近环之间的距离在与中心二极管相邻的第一区段中是恒定的，并且在第二区段中以恒定速率从内向外增大。
发明内容
本发明的目的是提供包括带有增大的安全操作区的浮置场环终端结构的功率半导体器件。
本发明的目的通过根据权利要求1的功率半导体器件而获得。在从属权利要求项中指定了本发明的进一步发展。
根据本发明，功率半导体器件包括晶片，晶片具有有源区和横向包围有源区的终端区，其中主pn结在有源区中被形成，并且在终端区中形成的多个浮置场环，每个浮置场环包围有源区，其中在终端区中形成的浮置场环的总数n至少为10。对于在从i＝2到i＝n的范围中的任何整数i，在沿从主pn结开始并且在离开主pn结的横向中延伸的直线对浮置场环计数时，在第i个浮置场环与直接相邻的第(i-1)个浮置场环之间的环到环分离di,i-1通过以下方程式给出：
Figure GDA0003498325470000021
对于i＝2到n，
其中d1,0是在离主pn结最近的最内浮置场环与主pn结之间的距离，并且其中：
Δ区段1-0.05·Δ区段2<Δj<Δ区段1+0.05·Δ区段2对于j＝1到l-2，
|Δj|<10·Δ区段2对于j＝l-1
0.95·Δ区段1<Δj<1.05·Δ区段2对于j＝l到n-1，
Δ区段2>0.1μm，以及
-Δ区段2/2<Δ区段1<Δ区段2/2，
其中l是整数，对于其3≤l≤n/2。
相应地，在本发明中，环到环分离di,i-1是整数i的两区段线性函数，其是由环到环分离di,i-1所分离的邻近浮置场环的相应对的更外一个环的环号。在表示为“区段1”的第一区段中，增量Δi(即，对于从i＝2到i＝l-2的任何整数，在di,i-1和di-1,i-2之间的差)是Δ区段1，并且在表示为“区段2”的第二区段中，增量Δi(即，对于从i＝l到i＝n的任何整数，在di,i-1与di-1,i-2之间的差)是Δ区段2。在第一区段中允许与Δ区段1的±0.05Δ区段2的偏差，并且在第二区段中允许与Δ区段2的±0.05Δ区段2的相同偏差。在第二区段中，增量Δi比在第一区段中更大得多(至少两倍)。在靠近主pn结的第一区段中的相对低的增量Δ区段1改进了安全操作区，而晶片的仅相对小的区域被FFR终端所要求。与具有从最内环到最外环是恒定的环到环分离的增量的FFR终端相比较，通过根据本发明的FFR终端的两区段线性设计能够惊人地改进安全操作区而不增大要求的晶片面积。
在本发明中，以下不等式对于j＝l-1适用：
2·Δ区段2<|Δj|。
在此示范实施例中，从第一区段中的最后一对邻近浮置场环的环到环分离dl-1,l-2到第二区段中的第一对邻近浮置场环的环到环分离dl,l-1存在更大得多的增量Δl-1＝dl,l-1-dl-1,l-2。通过此类特征，在FFR终端区中的电场分布能够被平滑处理，并且在晶片的第一主侧表面的电场峰值能够从有源区移开，这能进一步改进功率半导体器件的安全操作区。示范地，增量Δl-1可以是负的，或者可以是正的。
在一示范实施例中，在第一区段中的增量Δ区段1是零。在此类示范实施例中，与带有从最内环到最外环是恒定的环到环分离的增量的FFR终端相比较，功率器件的安全操作区能够被最有效地增大。
示范地，在第二区段中的增量Δ区段2大于0.2μm。与带有从最内环到最外环是恒定的环到环分离的增量的FFR终端相比较，在第二区段中的此类相对高的增量能够最有效地增大器件的安全操作区，而不增大要求的晶片面积。
在一示范实施例中，定义第一区段的结束和第二区段的开始的整数l至少为4，但不高于n/2。示范地，l至少为5，但不高于n/2。
在一示范实施例中，在横向中第1个至第n个浮置场环中的任一个浮置场环的横向宽度与常数wr相差少于20％，示范地少于15％。在本专利申请的说明书通篇，用语浮置场环的横向宽度将表示在垂直于浮置场环的横向中的浮置场环的最小维度。横向应指与晶片的主表面平行的方向。示范地，以下不等式之一(或二者)可对于宽度wr适用：
0.5μm≤wr≤20μm，
1μm≤wr≤20μm。
在一示范实施例中，晶片具有第一主侧和与第一主侧相对的第二主侧。晶片包括与晶片的第一主侧相邻的第一导电类型的半导体层，并且浮置场环是在半导体层中形成的环形第一阱区域，其中第一阱区域属于第二导电类型以与半导体层相应地形成第一pn结。有源区是在半导体层中的第二阱区域的区，其中第二阱区域属于第二导电类型以与半导体层形成第二pn结，其是主pn结。其中，第一阱区域的第一深度可对于所有浮置场环是相同的。此外，第二阱区域的第二深度可以与第一阱区域的第一深度是相同的。
在一示范实施例中，以下不等式对于最内浮置场环与主pn结的距离适用：
1μm≤d1，0≤15μm。
示范地，浮置场环的总数n至少为20，更示范地说，至少30。
附图说明
下面将参照附图，解释本发明的具体实施方式，其中：
图1示出图示了本发明的功率半导体器件的FFR终端的部分横截面视图；
图2是图示了根据比较性示例(其不是要求保护的发明的一部分，而是用于对其更好地理解)的随每对邻近浮置场环的一个外部环的环号变化的两个邻近浮置场环之间的环到环分离的图形；
图3是图示了根据本发明的第一实施例的随每对邻近浮置场环的一个外部环的环号变化的两个邻近浮置场环之间的环到环分离的图形；以及
图4是图示了根据本发明的第二实施例的随每对邻近浮置场环的一个外部环的环号变化的两个邻近浮置场环之间的环到环分离的图形。
图中使用的引用标记及其含义在引用标记的列表中概述。一般地，类似的元件在说明书通篇具有类似的引用标记。描述的比较性示例和实施例意在作为示例，并且应不限制本发明的范围。
具体实施方式
图1是根据本发明的功率半导体器件1的部分横截面视图。它包括具有第一主侧表面2和与第一主侧表面2平行并且在横向中延伸的第二主侧表面3的半导体晶片W。晶片W具有有源区AR和横向包围有源区AR的终端区TR。按从第一主侧表面2到第二主侧表面3的顺序，晶片W包括p型阳极层4、n型漂移层5和具有比n型漂移层5的掺杂浓度更高的掺杂浓度的n+型衬底层6。示范地，衬底层6的掺杂浓度为5·1018cm-3以上。示范地，阳极层4的掺杂浓度为5·1016cm-3以上。漂移层5与阳极层4直接接触以形成主pn结11。阳极电极7在第一主侧表面2上被形成以形成与阳极层4的欧姆接触。在晶片W的第二主侧表面3上，形成有阴极电极8以形成与衬底层6的欧姆接触。漂移层5的厚度取决于功率半导体器件的电压等级。
多个n个p+型浮置场环(FFR)10_1到10_n在与晶片W的第一主侧表面2相邻的终端区TR中被形成。浮置场环10_1到10_n的每一个是环形，并且横向包围有源区AR和阳极层4。此外，浮置场环10_1到10_n的每一个与漂移层5直接接触以分别形成与漂移层5的pn结。示范地，浮置场环10_1到10_n分别具有在1·1017cm-3和1·1019cm-3的范围中的峰值掺杂浓度，示范地，它们分别具有在1·1018cm-3和1·1019cm-3之间的峰值掺杂浓度。嵌在漂移层5中的浮置场环10_1到10_n可在横截面(与其纵向轴垂直)中具有完全相同的掺杂轮廓和/或维度。尤其是，所有浮置场环可在与其纵向轴垂直的方向中，即在离开有源区AR朝向晶片W的圆周边缘的径向(其是图1中的左右方向)中分别具有相同深度dr和相同宽度wr。示范地，宽度wr为20μm以下。示范地，它是至少0.5μm，或更示范地，至少1μm。在另一示范实施例中，浮置场环10_1到10_n可在横截面(与其纵向轴垂直)中具有不同掺杂分布和/或不同维度。
本发明的功率半导体器件1中的浮置场环的总数n至少为10。取决于功率半导体器件1的电压等级，浮置场环的总数n示范地至少为20，或示范地至少为30。在最内浮置场环10_1和主pn结11之间的横向距离被表示为d1,0。示范地，距离d1,0沿最内浮置场环10_1的纵向轴，即在有源区AR和主pn结11周围是恒定的。距离d1,0被定义为在主pn结11和第二横向相邻pn结之间的最小距离，其由最内浮置场环10_1和漂移层5形成。在根据本发明的FFR终端中，距离d1,0示范地是在从1μm到15μm的范围中。
在沿从主pn结11开始并且在离开主pn结的横向中延伸的直线对浮置场环10_1到10_n计数时，图1中的最内浮置场环10_1是第一浮置场环，图1中的浮置场环10_2是第二浮置场环，图1中的浮置场环10_3是第三浮置场环，以及图1中的浮置场环10_4是第四浮置场环。一般地，在第i个浮置场环和直接相邻的第(i-1)个浮置场环之间的距离被表示为di,i-1。其中，用语“直接相邻”意思是在两个直接相邻浮置场环之间未定位有任何其它p掺杂浮置场环。环号i表征FFR终端中浮置场环的位置。相应地，在图1中，在第一和第二浮置场环10_1和10_2之间的距离被表示为d2,1，在第二和第三浮置场环10_2和10_3之间的距离被表示为d3,2，以及在第三和第四浮置场环10_3和10_4之间的距离被表示为d4,3。
在图2中，示出了根据比较性示例的随每对邻近浮置场环的外部浮置场环的环号i变化的两个邻近浮置场环之间的环到环分离di,i-1，比较性示例因此不形成要求保护的发明的一部分，而是用作对其更好地理解。在该比较性示例中，浮置场环的总数n为22。
对于从2到n＝22的环号i，在第i个浮置场环和其直接相邻的浮置场环之间的环到环分离di,i-1能够通过以下等式表述(直接相邻的浮置场环是在离开有源区AR的方向中从有源区AR计数(即，在沿从主pn结11开始并且在离开主pn结11的横向中延伸的直线对浮置场环10_1到10_n计数时)的第(i-1)个浮置场环)：
Figure GDA0003498325470000061
对于i＝2到22，
其中d1,0是在最内浮置场环离主pn结最近，即离有源区AR最近的距离，并且其中Δj是从环分离dj,j-1到dj+1,j的环到环分离的增量，即：
Δj＝dj+1,j-dj,j-1对于i＝1到21。
在第一区段中，环到环分离d2,1到d6,5对于距离d1,0全部是相同的，即除对于增量Δj(其中j是在从1到5范围中的整数)允许某个公差0.05·Δ区段2外，增量Δj是零。特定地，以下不等式对于增量Δj适用，其中j在从1到5的范围中：
Δ区段1-0.05·Δ区段2<Δj<Δ区段1+0.05·Δ区段2对于j＝1到5，
其中Δ区段1＝0μm，并且其中Δ区段2比0.1μm更高，示范地，Δ区段2比0.2μm更高。
在第二区段中，环到环分离d7,6到d22,21线性地增大，即除在第二区段中对于增量Δj(其中j是在从6到21范围中的整数)允许某个公差外，增量Δj在第二区段中是基本上是恒定的。特定地，以下不等式在第二区段中对于增量Δj(即，j在从7到21的范围中)适用：
0,95·Δ区段1<Δj<1,05·Δ区段2对于j＝7到21。
在比较性示例中，对于从在第一区段中的最后环到环分离d6,5到在第二区段中的第一环到环分离d7,6的转变，以下不等式对于增量Δj适用：
Δ区段1-0.05·Δ区段2<Δj<Δ区段1+0.05·Δ区段2对于j＝6，
这意味着在比较性示例中，用于第一区段中增量Δj(j在从1到5的范围中)的不等式也对于定义从第一到第二区段的转变的增量Δ6适用。
在图3中，示出有根据本发明的第一实施例的随每对邻近浮置场环的外部浮置场环的环号i变化的两个邻近浮置场环之间的环到环分离di,i-1。第一实施例与比较性示例不同之处仅在于定义从第一区段(包含距离d1,0和环到环分离d2,1到d6,5)到第二区段(包含环到环分离d7,6到d22,21)的转变的增量Δ6远远大于在第二区段中的增量Δ区段2：
2·Δ区段2<Δj<10·Δ区段2对于j＝6。
第一实施例的剩余特征与以上对于比较性示例所描述的是相同的，并且它指的是以上描述。
在图4中，示出有根据本发明的第二实施例的随每对邻近浮置场环的外部浮置场环的环号i变化的两个邻近浮置场环之间的环到环分离di,i-1。第二实施例与比较性示例不同之处仅在于定义从第一区段(包含距离d1,0和环到环分离d2,1到d6,5)到第二区段(包含环到环分离d7,6到d22,21)的转变的增量Δ6是负的：
-10·Δ区段2<Δj<-2·Δ区段2对于j＝6。
第二实施例的剩余特征与如上为比较性示例和为第一实施例所描述的是相同的，并且它指上面的描述。
本领域技术人员将明白的是，在不脱离如由随附权利要求所定义的本发明的范围的情况下，上述实施例的修改是可能的。
在上述实施例中，功率半导体器件被描述成是pin二极管。然而，本发明的功率半导体器件可以是使用FFR终端的任何其它功率半导体器件，诸如功率MOSFET或MISFET、绝缘栅极双极二极管(IGBT)、反向传导IGBT(RC-IGBT)、晶闸管器件或肖特基二极管。主pn结可以是在横向中离最内浮置场环最近的有源区AR中的任何pn结。
要注意的是，在本描述通篇，用语“晶片”意思是半导体材料的任何薄切片，并且应包含芯片或管芯的含义。本专利申请的含义内的晶片可具有任何形状，诸如圆形或矩形。此外，在上述实施例中，晶片W可以是任何半导体晶片，包含硅(Si)晶片或任何III-V族化合物半导体晶片，诸如碳化硅(SiC)晶片或氮化铝镓(AlGaN)晶片。晶片W的材料可也包含不同半导体材料的任何组合。
在上述第一和第二实施例中，浮置场环的总数n为n＝22。然而，浮置场环的总数可以是等于或高于10的任何数字n。此外，在上面讨论的第一和第二实施例中，第一区段包含距离d1,0和环到环分离d2,1到d6,5，并且第二区段包含环到环分离d7,6到d22,21。然而，在修改的第一和第二实施例中，第一区段可包含距离d1,0和环到环分离d2,1到dl-1,l-2，并且第二区段可包含环到环分离dl,l-1到dn,n-1，其中l可以是至少为3并且等于或小于n/2的任何整数。示范地，l可以是至少为4并且等于或小于n/2的整数。在其中第一区段包含距离d1,0和环到环分离d2,1到dl-1,l-2并且第二区段包含环到环分离dl,l-1到dn,n-1的实施例中，增量Δl-1定义从第一到第二区段的转变。
在上述实施例中，Δ区段1被描述为0μm。然而，如果Δ区段1与0μm不同，只要其绝对值远远小于Δ区段2，本发明的目的便也被达到。特定地，只要满足以下不等式，则仍达到本发明的目的：
-Δ区段2/2<Δ区段1<Δ区段2/2。
上面描述的是在本发明的功率半导体器件中，横向宽度wr对于所有浮置场环是相同的。然而，例如由于制造公差，相对小的偏差可以是可能的。在一示范实施例中，第1个至第n个浮置场环中的任一个浮置场环的横向宽度可与常数wr相差少于20％，示范地少于15％。
应注意的是，词语“包括”不排除其它元件或步骤，并且不定冠词“一(a或an)”不排除多个。此外，与不同实施例关联描述的元件可被组合。
参考标记列表
1 功率半导体器件
2 第一主侧表面
3 第二主侧表面
4 (p型)阳极层
5 (n型)漂移层
6 (n+型)衬底层
7 阳极电极
8 阴极电极
11 主pn结
AR 有源区
TR 终端区
W 晶片

Claims (13)

1.一种功率半导体器件，包括：
晶片(W)，所述晶片(W)具有有源区(AR)和横向包围所述有源区(AR)的终端区(TR)，其中主pn结(11)在所述有源区(AR)中被形成，以及
在所述终端区(TR)中形成的多个浮置场环，每个浮置场环横向包围所述有源区(AR)，其中在所述终端区(TR)中形成的浮置场环的总数为n，
其特征在于，对于在从i＝2到i＝n的范围中的任何整数i，在沿从所述主pn结(11)开始并且在离开所述主pn结(11)的横向中延伸的直线对浮置场环(10_1到10_n)计数时，在第i个浮置场环(10_i)和直接相邻的第(i-1)个浮置场环(10_i-1)之间的距离di,i-1通过以下方程式给出：
Figure FDA0003498325460000011
对于i=2到n，
其中d1,0是在与所述主pn结(11)直接相邻的最内浮置场环(10_1)和所述主pn结(11)之间的距离，以及其中：
Δ区段1-0.05·Δ区段2<Δj<Δ区段1+0.05·Δ区段2对于j＝1到l-2，
|Δj|<10·Δ区段2对于j＝l-1
0.95·Δ区段2<Δj<1.05·Δ区段2对于j＝l到n-1，
Δ区段2>0.1μm，
-Δ区段2/2<Δ区段1<Δ区段2/2，以及
其中j和l是整数，并且
3≤l≤n/2，
其特征在于n至少为10，并且
2·Δ区段2<|Δj|对于j＝l-1。
2.根据权利要求1所述的功率半导体器件，其中
-10·Δ区段2<Δj<-2·Δ区段2对于j＝l-1。
3.根据权利要求1所述的功率半导体器件，其中
2·Δ区段2<Δj<10·Δ区段2对于j＝l-1。
4.根据权利要求1所述的功率半导体器件，其中
Δ区段1＝0μm。
5.根据权利要求1所述的功率半导体器件，其中
Δ区段2>0.2μm。
6.根据权利要求1所述的功率半导体器件，其中
4≤l≤n/2，
或者5≤l≤n/2.。
7.根据权利要求1所述的功率半导体器件，其中，第1个至第n个浮置场环中的任一个浮置场环距所述主pn结(11)的横向宽度与常数wr相差少于20％或少于15％。
8.根据权利要求7所述的功率半导体器件，其中
0.5μm≤wr≤20μm，
或者1μm≤wr≤20μm。
9.根据权利要求1所述的功率半导体器件，其中：
所述晶片(W)具有第一主侧(2)和与所述第一主侧(2)相对的第二主侧(3)，
所述晶片(W)包括与所述晶片(W)的所述第一主侧(2)相邻的第一导电类型的半导体层(5)，
所述浮置场环(10_1到10_n)是在所述半导体层(5)中形成的环形第一阱区域，其中所述第一阱区域属于第二导电类型以与所述半导体层(5)相应地形成第一pn结，
所述有源区(AR)是在所述半导体层(5)中的第二阱区域的区，其中所述第二阱区域(4)属于所述第二导电类型以与所述半导体层(5)形成所述主pn结(11)。
10.根据权利要求9所述的功率半导体器件，其中所述第一阱区域的第一深度(dr)对于所述浮置场环(10_1到10_n)是相同的。
11.根据权利要求10所述的功率半导体器件，其中所述第二阱区域的第二深度与所述第一阱区域的所述第一深度(dr)是相同的。
12.根据权利要求1所述的功率半导体器件，其中
1μm≤d1，0≤15μm。
13.根据权利要求1所述的功率半导体器件，其中浮置场环(10_1到10_n)的所述总数n是至少20、或至少30。
CN201780072958.3A 2016-11-24 2017-11-20 带有浮置场环终端的功率半导体器件 Active CN109964319B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16200438 2016-11-24
EP16200438.6 2016-11-24
PCT/EP2017/079812 WO2018095870A1 (en) 2016-11-24 2017-11-20 Power semiconductor device with floating field ring termination

Publications (2)

Publication Number Publication Date
CN109964319A CN109964319A (zh) 2019-07-02
CN109964319B true CN109964319B (zh) 2022-06-07

Family

ID=57394456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780072958.3A Active CN109964319B (zh) 2016-11-24 2017-11-20 带有浮置场环终端的功率半导体器件

Country Status (5)

Country Link
US (1) US10566463B2 (zh)
EP (1) EP3545557B1 (zh)
JP (1) JP6816278B2 (zh)
CN (1) CN109964319B (zh)
WO (1) WO2018095870A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112993009B (zh) * 2019-12-17 2023-04-18 株洲中车时代半导体有限公司 一种功率器件结终端结构、制造方法及功率器件
CN112967931A (zh) * 2021-02-26 2021-06-15 西安微电子技术研究所 一种碳化硅肖特基二极管的终端结构及其设计方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804868A (en) * 1992-09-17 1998-09-08 Hitachi, Ltd. Semiconductor device having planar junction
CN102005475A (zh) * 2010-10-15 2011-04-06 无锡新洁能功率半导体有限公司 具有改进型终端的igbt及其制造方法
CN102163626A (zh) * 2009-12-22 2011-08-24 Abb技术有限公司 具有新的保护环终端设计的功率半导体器件及其生产方法
CN103477437A (zh) * 2011-02-23 2013-12-25 Abb技术有限公司 功率半导体装置
CN103746002A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种台阶形沟槽-场限环复合终端结构
CN105932046A (zh) * 2016-06-01 2016-09-07 清华大学 面向碳化硅高压大功率器件的边缘结终端结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075739A (en) 1990-01-02 1991-12-24 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant and floating field plates
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法
US9147763B2 (en) * 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
TWI497665B (zh) * 2013-10-16 2015-08-21 A silicon carbide power element with a terminal structure
WO2015090971A1 (en) * 2013-12-16 2015-06-25 Abb Technology Ag Edge termination for semiconductor devices and corresponding fabrication method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804868A (en) * 1992-09-17 1998-09-08 Hitachi, Ltd. Semiconductor device having planar junction
CN102163626A (zh) * 2009-12-22 2011-08-24 Abb技术有限公司 具有新的保护环终端设计的功率半导体器件及其生产方法
CN102005475A (zh) * 2010-10-15 2011-04-06 无锡新洁能功率半导体有限公司 具有改进型终端的igbt及其制造方法
CN103477437A (zh) * 2011-02-23 2013-12-25 Abb技术有限公司 功率半导体装置
CN103746002A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种台阶形沟槽-场限环复合终端结构
CN105932046A (zh) * 2016-06-01 2016-09-07 清华大学 面向碳化硅高压大功率器件的边缘结终端结构

Also Published As

Publication number Publication date
US20190288124A1 (en) 2019-09-19
WO2018095870A1 (en) 2018-05-31
JP6816278B2 (ja) 2021-01-20
CN109964319A (zh) 2019-07-02
US10566463B2 (en) 2020-02-18
EP3545557A1 (en) 2019-10-02
JP2020500429A (ja) 2020-01-09
EP3545557B1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
JP6407920B2 (ja) 負べベルにより終端された高阻止電圧を有するＳｉＣデバイス
JP6367943B2 (ja) 高電圧パワーデバイスのためのエッジ終端方法
KR101742416B1 (ko) 반도체 장치
KR101595587B1 (ko) 실리콘 카바이드 디바이스를 위한 이중 가드 링 에지 종단 및 이를 포함하는 실리콘 카바이드 디바이스를 제조하는 방법
US9318623B2 (en) Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9659927B2 (en) Junction barrier Schottky rectifier
CN108475701B (zh) 面积高效的浮置场环终端
JP7389038B2 (ja) ショットキーダイオードのｍｏｓｆｅｔとの集積化
JP2009088345A (ja) 半導体装置
CN107623026B (zh) 半导体装置与其制造方法
US20160181416A1 (en) Charge-Compensation Device
US12034001B2 (en) Concept for silicon carbide power devices
CN109964319B (zh) 带有浮置场环终端的功率半导体器件
US20160126308A1 (en) Super-junction edge termination for power devices
US20130105934A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200511

Address after: Baden, Switzerland

Applicant after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Applicant before: ABB Switzerland Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: Swiss Baden

Applicant after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Applicant before: ABB grid Switzerland AG

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240108

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG