CN109960628A - 半导体器件和半导体器件控制方法 - Google Patents
半导体器件和半导体器件控制方法 Download PDFInfo
- Publication number
- CN109960628A CN109960628A CN201811537047.6A CN201811537047A CN109960628A CN 109960628 A CN109960628 A CN 109960628A CN 201811537047 A CN201811537047 A CN 201811537047A CN 109960628 A CN109960628 A CN 109960628A
- Authority
- CN
- China
- Prior art keywords
- described piece
- electric current
- semiconductor devices
- predicted value
- consumption electric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
- G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
- G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请涉及半导体器件和半导体器件控制方法。公开了一种半导体器件,其中抑制了发生电流跳变时的内部电压波动。半导体器件包括多个块以及电流跳变控制电路,每个块执行给定操作。电流跳变控制电路监测每个块中的控制信号,并且基于在不同定时处的监测结果来计算块的消耗电流的预测值,从而控制块的消耗电流的波动。如果块的消耗电流的预测值的增加大于第一值或预测值的减小大于第二值,则电流跳变控制电路控制所述块的子集或所有块的操作。
Description
相关申请的交叉引用
2017年12月22日提交的日本专利申请No.2017-246335的公开内容,包括说明书、附图和摘要,通过引用整体并入本文。
技术领域
本发明涉及半导体器件和半导体器件控制方法。
背景技术
由于制造半导体器件中的更多微制造工艺,芯片面积减小并且寄生电容减小。另一方面,尽管面积减小,但消耗电流没有减小。因此,当消耗电流的突然急剧增加或减少,即所谓的电流跳变发生时,发生内部电压的突然急剧上升或下降,并且出现电压值偏离保证的电压范围的问题。
现在,消耗电流包括通过芯片的每个部分的更多激活或停用而增加或减少的动态消耗电流和诸如通过芯片操作更少增加或减少的泄漏电流的静态电流。在此,关注动态功耗的增加或减少。
为了解决上述问题,提出了一种通过控制时钟频率的切换来抑制电流跳变的发生的方法(专利文献1)。通常,在切换时钟频率时易于发生消耗电流的增加或减少。因此,该方法通过相当缓慢地改变时钟频率而不快速切换时钟频率来防止电压的突然急剧增加和减少。
[相关技术文献]
[专利文献]
[专利文献1]
日本未审查专利申请公开No.2005-249526
发明内容
如上所述,由于消耗电流的突然急剧增加或减少,发生内部电压的突然急剧上升或下降。实际上,时钟信号的切换只是导致内部电压突然急剧上升或下降的一个因素。因此,根据专利文献1的方法实质上不能防止由于除了时钟信号的切换之外的原因引起的电流跳变。
根据本说明书和附图中的描述,其他问题和新颖特征将变得显而易见。
根据一个实施例的半导体器件,包括:多个块,每个块执行给定的操作;和控制电路,监测每个块中的控制信号,并且基于在不同定时处的监测结果来计算所述块的消耗电流的预测值,从而控制所述块的消耗电流的波动。如果消耗电流的预测值的增加大于第一值,则所述控制电路控制所述块的子集或所有所述块减少消耗电流,并且如果消耗电流的预测值的减小大于第二值,则所述控制电路控制所述块的子集或所有所述块增加消耗电流。
根据一个实施例的半导体器件控制方法,包括:监测多个块中的每个块中的控制信号,每个块执行给定的操作;基于在不同定时处的监测结果,计算所述块的消耗电流的预测值;如果所述块的消耗电流的预测值的增加大于第一值,则控制所述块的子集或所有所述块减少消耗电流;以及如果所述块的消耗电流的预测值的减小大于第二值,则控制所述块的子集或所有所述块增加消耗电流。
根据一个实施例,当在半导体器件中发生电流跳变时,可以抑制内部电压波动。
附图说明
图1是示意性地示出根据第一实施例的半导体器件的配置的图。
图2是示意性地示出电流跳变控制电路的配置的图。
图3是示出电流跳变控制电路和每个块之间的耦合关系的图。
图4是示出根据第一实施例的半导体器件的电流跳变控制操作的流程图。
图5是根据第一实施例的半导体器件的电流跳变控制操作期间的状态转换图。
图6是给出当发生电流跳变时强制停用的图形表示的图。
图7是示意性地示出根据第二实施例的半导体器件的主要部分的配置的图。
图8是示出在根据第二实施例的半导体器件中自动更新用于控制电流跳变的参数的方法的流程图。
具体实施方式
在下文中,将参考附图描述本发明的实施例。在各个附图中,相同的元件被赋予相同的附图标记,并且适当地省略它们的重复描述。
第一实施例
描述了根据第一实施例的半导体器件100。半导体器件100被配置为能够抑制半导体器件中提供的所有块的消耗电流的总值,并根据预测值控制所述块的操作。现在,消耗电流包括:通过芯片的每个部分的更多激活或停用而增加或减少的动态消耗电流;和诸如通过芯片操作更少地增加或减少的泄漏电流的静态电流。在此,关注动态功耗的增加或减少。
图1示意性地示出了根据第一实施例的半导体器件100。半导体器件100包括CPU(中央处理单元)1、闪存存储器2、SRAM(静态随机存取存储器)3、外围I/O(输入/输出)4、电流跳变控制电路5以及时钟发生电路6。
CPU 1、闪存存储器2、SRAM 3和外围I/O 4被配置为能够经由总线7彼此发送数据和从彼此接收数据。
CPU 1基于从闪存存储器2和SRAM3读取的程序和数据或从外围I/O 4接收的信号执行计算。此外,CPU1可以适当地将计算结果写入闪存存储器2和SRAM3或者将计算结果输出到外围I/O 4。尽管半导体器件100配备有闪存存储器2和SRAM3作为存储器块;不用说,半导体器件可以配备有除闪存存储器2和SRAM3之外的存储器块。
闪存存储器2和SRAM3被配置为使得它们可以存储用于CPU 1的计算的程序和数据以及从电流跳变控制电路5接收的数据。
电流跳变控制电路5预测在半导体器件100中提供的每个块中将消耗的电流,并基于预测的结果控制每个块的操作。在本实施例中,电流跳变控制电路5被提供为独立于CPU1的专用于控制电流跳变的芯片。因此,电流跳变控制电路5执行电流跳变控制的处理,从而可以防止CPU 1的负载的增加,此外,通过使用专用的电路可以高速执行电流跳变控制的处理。
现在,提供关于如何配置电流跳变控制电路5的描述。图2示意性地示出了电流跳变控制电路5的配置。电流跳变控制电路5包括监测电路11、判定电路12、存储单元13和电流控制电路14。
监测电路11监测闪存存储器2、SRAM3和外围I/O 4内部的控制信号,并向判定电路12通知监测结果MON。
判定电路12根据每个块内部的控制信号的监测结果判定是否发生电流跳变,并输出检测信号DET。
在存储单元13中,存储参数:当判定电路12判定是否发生电流跳变时使用的各种参数P1,以及用于电流控制电路14控制每个块的操作的各种参数P2。
当由判定电路12判定时,电流控制电路14基于电流跳变发生的检测信号DET控制每个块的操作。
时钟生成电路6将时钟信号CLK供给到半导体器件100内的块:即CPU 1、闪存存储器2、SRAM 3、外围I/O 4和电流跳变控制电路5。
然后,提供关于电流跳变控制电路5和每个块之间的耦合关系的描述。图3示出了电流跳变控制电路5和每个块之间的耦合关系。
CPU 1包括乘法控制单元1A、乘法器1B、AND电路1C和OR电路1D。乘法控制单元1A和电流控制电路14以反逻辑的方式耦合到所述AND电路1C的一个输入,以便能够输出停止信号STP_1到AND电路1C。乘法控制单元1A和监测电路11被耦合到AND电路1C的另一输入,以使乘法控制单元1A能够输出时钟使能信号CEN_1到AND电路1C并且监测电路11能够监测时钟使能信号CEN_1。AND电路1C的输出耦合到OR电路1D的一个输入。电流控制电路14被耦合到OR电路1D的另一输入,以便能够输出强制更多激活信号FORCE_1到OR电路1D。OR电路1D的输出耦合到乘法器1B。
例如,通过向CPU 1供给“0”作为停止信号STP_1并且供给“1”作为时钟使能信号CEN_1,CPU 1将被更多地激活。另一方面,通过向CPU 1供给“1”作为停止信号STP_1,可以强制地停用CPU 1。此外,通过向CPU 1供给“1”作为强制更多激活信号FORCE_1,可以强制地更多激活CPU 1。在这种情况下,例如,可以预先配置程序,该程序预先定义当CPU 1被强制地更多激活时要执行的计算等,并且CPU 1可以在被强制地更多激活时执行该程序。
闪存存储器2包括闪存接口(I/F)2A、闪存宏2B、AND电路2C和OR电路2D。闪存I/F2A和电流控制电路14以反逻辑方式耦合到AND电路2C的一个输入,以便能够将停止信号STP_2输出到AND电路2C。闪存I/F 2A和监测电路11耦合到AND电路2C的另一个输入,使得闪存I/F 2A能够将时钟使能信号CEN_2输出到AND电路2C,并且监测电路11能够监测时钟使能信号CEN_2。AND电路2C的输出耦合到OR电路2D的一个输入。电流控制电路14耦合到OR电路2D的另一输入,以便能够向OR电路2D输出强制更多激活信号FORCE_2。OR电路2D的输出耦合到闪存宏2B。
例如,通过向闪存存储器2供给“0”作为停止信号STP_2并且供给“1”作为时钟使能信号CEN_2,闪存存储器2将被更多地激活。另一方面,通过向闪存存储器2供给“1”作为停止信号STP_2,可以强制地停用闪存存储器2。此外,通过向闪存存储器2供给“1”作为强制更多激活信号FORCE_2,可以更强制地激活闪存存储器2。在这种情况下,强制地更多激活闪存存储器可以通过例如在闪存存储器被强制地更多激活时空闲地读取它来实现。
SRAM 3包括SRAM接口(I/F)3A、SRAM宏3B、AND电路3C、OR电路3D和AND电路3E。SRAMI/F 3A和控制电路14以反逻辑方式耦合到AND电路3C的一个输入,以便能够将停止信号STP_3输出到AND电路3C。SRAM I/F 3A和监测电路11耦合到AND电路3C的另一个输入,使得SRAM I/F 3A能够将时钟使能信号CEN_3输出到AND电路3C,并且监测电路11能够监测时钟使能信号CEN_3。AND电路3C的输出耦合到OR电路3D的一个输入。OR电路3D的输出耦合到SRAM宏3B。电流控制电路14以反逻辑的方式耦合到OR电路3D的另一输入并耦合到AND电路3E的一个输入,以便能够向OR电路3D和AND电路3E输出强制更多激活信号FORCE_3。SRAM I/F 3A和监测电路11耦合到AND电路3E的另一个输入,使得SARM I/F 3A能够将写入使能信号WEN_3输出到AND电路3E,并且监测电路11能够监测写入使能信号WEN_3。AND电路3E的输出耦合到SRAM宏3B。
例如,通过向SRAM 3供给“0”作为停止信号STP_3并且供给“1”作为时钟使能信号CEN_3,SRAM 3将被更多地激活。另一方面,通过向SRAM 3供给“1”作为停止信号STP_3,可以强制地停用SRAM 3。此外,通过向SARM 3供给“1”作为强制更多激活信号FORCE_3,即使当写入使能信号WEN_3为“0”并且停止信号STP3为“1”时,也可以强制地更多激活SRAM 3。在这种情况下,强制地更多激活SRAM可以通过例如在SRAM被强制地更多激活时空闲地读取它来实现。
外围I/O 4包括外围电路控制单元4A、外围电路4B、AND电路4C和OR电路4D。外围电路控制单元4A和电流控制电路14以反逻辑的方式耦合到AND电路4C的一个输入,以便能够输出停止信号STP_4到AND电路4C。外围电路控制单元4A和监测电路11耦合到AND电路4C的另一输入,使得外围电路控制单元4A能够输出时钟使能信号CEN_4到AND电路4C,并且监测电路11能够监测时钟使能信号CEN_4。AND电路4C的输出耦合到OR电路4D的一个输入。电流控制电路14耦合到OR电路4D的另一输入,以便能够输出强制更多激活信号FORCE_4到OR电路4D。OR电路4D的输出耦合到外围电路4B。
例如,通过向外围I/O 4供给“0”作为停止信号STP_4并且供给“1”作为时钟使能信号CEN_4,外围I/O 4将被更多地激活。另一方面,通过向外围I/O 4供给“1”作为停止信号STP_4,可以强制地停用外围I/O 4。此外,通过向外围I/O 4供给“1”作为强制更多激活信号FORCE_4,可以强制地更多激活外围I/O 4。在这种情况下,例如,可以根据外围I/O的类型预先定义外围I/O 4在被强制地更多激活时将执行哪种操作。
然后,提供关于电流跳变控制电路5的操作的描述。图4是示出根据第一实施例的半导体器件100的电流跳变控制操作的流程图。图5是在根据第一实施例的半导体器件100的电流跳变控制操作期间的状态转换图。
步骤S11
如前所述,监测电路11监测用于CPU 1、闪存存储器2、SRAM3和外围I/O 4的时钟使能信号CEN_1至CEN_4以及用于SRAM3的写入使能信号WEN_3(图5中的“稳定”)。
判定电路12基于在不同定时处的时钟使能信号CEN_1至CEN_4和写入使能信号WEN_3的监测结果,计算CPU 1、闪存存储器2、SRAM3和外围I/O 4中的总耗电量的预测值。具体地,判定电路计算在周期n(其中n是整数)计算的预测值PVn(其也被称为消耗电流的第一预测值)和在晚于周期n的周期m(其中m是等于或大于n+1的整数)计算的预测值PVm(其也被称为消耗电流的第二预测值)。
计算预测值可以例如如下进行。判定电路12例如参考在时钟信号CLK的上升沿处的监测结果来计算消耗电流。例如,在SRAM 3的写入状态中,即,当信号使得STP_3=0、CEN_3=1并且WEN_3=1时,SRAM 3的电流消耗的预测值被估计为1.5mA/周期。此外,在SRAM 3的读取状态下,即当信号为STP_3=0、CEN_3=1且WEN_3=0时,SRAM 3的电流消耗的预测值被估计为1.0mA/周期。
此外,例如,在闪存存储器2的读取状态下,即,当信号为STP_2=0且CEN_2=1时,闪存存储器2的电流消耗的预测值被估计为4.0mA/周期。此外,例如,在CPU 1的计算执行状态中,即,当信号是STP_1=0且CEN_1=1时,CPU 1的电流消耗的预测值被估计为0.5mA/周期。
其操作由时钟使能信号CEN_1至CEN4控制的各个块中的电流消耗的预测值和SRAM3的写入使能信号WEN_3作为参数被存储在存储单元13中。根据时钟使能信号CEN_1至CEN4的监测结果和SRAM3的写入使能信号WEN_3,通过参考存储单元13中的参数,判定电路12可以读出各个块中的消耗电流的预测值并相加这些值。
这里,可以通过电流模拟来计算表示各个块中的电流消耗的预测值的参数;这些参数可以是静态的或者可以是可以外部重写的参数。
步骤S12
判定电路12基于每个时钟周期计算的消耗电流总量的预测值来检测电流跳变。具体地,相对于在周期n计算的预测值PVn,判定电路检测在周期m计算的预测值PVm是否已增加超过给定值(阈值JUMP_UP_MAX,也称为第一值)或已减少超过给定值(阈值JUMP_DWN_MAX,也称为第二值)。也就是说,判定电路检测以下是否成立:PVm-PVn>JUMP_UP_MAX或PVn-PVm>JUMP_DWN_MAX。判定电路12输出表示已发生电流跳变的检测信号DET。
这里,阈值JUMP_UP_MAX和阈值JUMP_DWN_MAX被存储到例如存储单元13中作为用于判定的参数。存储在存储单元13中的阈值JUMP_UP_MAX和阈值JUMP_DWN_MAX可以是静态的,或者可以是可外部重写的参数。
阈值JUMP_UP_MAX和阈值JUMP_DWN_MAX可以是预定义值。
判定电路12可以对多个时钟周期内的消耗电流的预测值求平均,并将得到的平均预测值与另一周期内的平均预测值进行比较。例如,判定电路可以在连续的五个时钟周期内计算第一平均预测值,然后在随后的连续五个时钟周期内计算第二平均预测值,并比较第一平均预测值和第二平均预测值来检测电流跳变。
此外,判定电路12可以根据时钟信号CLK的频率来计算消耗电流的预测值。在这种情况下,假设时钟信号频率为f1的预测值E1被转换为时钟信号频率为f2的预测值W2,则W1可以除以分频比(f1/f2)(W2)=W1/(f1/f2)。
步骤S13
当通过检测信号DET通知电流控制电路14电流跳变发生时,它将停止信号或强制更多激活信号输出到CPU 1、闪存存储器2、SRAM3和外围设备I/O 4的子集或全部。
实际上,如果检测到电流急剧增加,则电流控制电路14输出停止信号STP_1至STP_4的子集或全部,并执行控制以使消耗电流的预测值小于给定值。这对应于图5中从“稳定”到“向下”的状态转变。
如果检测到电流急剧下降,则电流控制电路14将强制更多激活信号FORCE_1的子集或全部输出到FORCE_4,并执行控制以使消耗电流的预测值大于给定值。这对应于图5中从“稳定”到“向上”的状态转变。增加消耗电流的可能方式是例如闪存存储器2和SRAM 3的虚拟读取操作,即执行读取,但是不使用已读取的值。另外,增加电流也是可能的,使得在每个块中提供正常操作中不使用的虚拟电路并且激活虚拟电路。
可以按优先级顺序或按照预定在CPU 1、闪存存储器2、SRAM3和外围I/O 4之中强制停用或更多地激活一个或多个块。被强制停用或更多地激活的块的优先级顺序可以被存储到例如存储单元13中,并且电流控制电路14可以从存储单元13中读出该优先级顺序。
例如,当CPU 1正在执行不能暂停的处理时,应该避免强制停用CPU 1,并且可以强制停用即使在被强制停用时也不会出现错误等的其他块,例如SRAM。此外,可以优先地强制停用闪存存储器2和SRAM 3。在这种情况下,对从CPU 1对闪存存储器2和SRAM3的访问的响应被延迟,但是CPU 1可以在恢复到闪存存储器2和SRAM3的激活状态之后读出期望的数据。
步骤S14
然后,仅在给定的时间段内维持强制停用或强制更多激活的状态,以抑制由于电流跳变引起的电压波动的影响。通过电路模拟等计算应当维持强制停用或强制更多激活状态的给定时间段,并将其作为参数预先存储到存储单元13中,使得电流控制电路14可以读出它。执行强制停用或强制更多激活并将其维持给定的时间段对应于图5中的“保持”(待机1)。
然后,监测半导体器件100的内部电压V,即其电源电压。监测内部电压V可以例如由电流控制电路14执行。特别地,电流控制电路监测内部电压V是否在给定范围内保持稳定达预定时段。监测内部电压可以例如由电流控制电路14执行。应该监测内部电压的预定时段作为参数被预先存储到存储单元13中,使得电流控制电路14可以读出它。现在,如果内部电压V稳定,则取消强制停用或取消强制更多激活状态,并且恢复到由监测电路11进行信号监测,然后监测是否发生电流跳变。监测内部电压以及维持和取消更多激活状态对应于图5中的“V稳定”(待机2)。
如上所述,根据半导体器件100,通过检测电流跳变发生并执行强制停用一个或多个块或强制更多激活所述一个或多个块来控制消耗电流;结果,可以抑制内部电压的波动。
然后,验证抑制半导体器件100中的电流跳变。图6给出了当发生电流跳变时强制停用的图示。在图6中,作为比较示例,左侧部分绘制了在发生电流跳变时未执行强制停用的情况的曲线图,而右侧部分绘制了根据本实施例的在发生电流跳变时执行强制停用的情况的曲线图。如图6所示,在左侧的比较示例中,在10微秒的时刻发生电流的突然急剧上升,导致内部电压变得低于保证电压的下限值MIN。因此,在这种情况下,半导体器件中可能发生故障。
相比之下,根据半导体器件100,如图6右侧所示,当在10微秒时发生电流突然急剧上升时,电流跳变控制电路5检测到电流跳变发生并强制停用允许停用的一个或多个块。可以理解,这使得与比较示例中相比电压降低得较少,并且内部电压落在高于保证电压的下限值MIN的范围内。
如上所述,根据本配置,通过监测半导体器件的各个块内部的信号并预测消耗电流,可以强制地停用或更多地激活所述块,以减少可能发生的电流的突然急剧波动的影响。由此,也可以防止内部电压由于电流跳变而偏离保证电压的范围。
第二实施例
描述了根据第二实施例的半导体器件200。图7示意性地示出了根据第二实施例的半导体器件200的主要部分的配置。半导体器件200被配置为使得存储在存储单元13中的寄存器中的用于控制电流跳变的参数可以通过外部控制电路1000的控制而自动更新。
半导体器件200具有其中向半导体器件100添加了ROM(只读存储器)8的配置。ROM8能够经由总线7(未示出)向半导体器件200内的其它块诸如CPU 1发送数据和从该其它块接收数据。半导体器件200能够经由外部总线1002向外部控制电路1000和看门狗定时器(WDT)1001发送信号和数据以及从外部控制电路1000和看门狗定时器(WDT)1001接收信号和数据。
提供了关于用于自动更新用于控制电流跳变的参数的方法的描述。图8是图示在根据第二实施例的半导体器件200中自动更新用于控制电流跳变的参数的方法的流程图。
步骤S21
外部控制电路1000通过经由外部总线1002向半导体器件200提供控制信号来指示半导体器件200自动更新用于控制电流跳变的参数。由此,CPU 1初始化存储在ROM 8中的参数。此外,外部控制电路1000启动WDT 1001。
步骤S22
CPU 1通过执行例如给定程序来更新存储在ROM 8中的参数。由CPU 1使用的给定程序预先存储在例如ROM 8中,并且CPU 1可以根据需要读出它。
步骤S23
CPU 1读出更新的参数并将它们写入电流跳变控制电路13的存储单元13中的寄存器,作为用于控制电流跳变的参数。
步骤S24
CPU 1执行测试程序以测试电流跳变控制操作。该测试程序使得半导体器件200执行其中将发生电流跳变或可能发生电流跳变的处理。
步骤S25
在发生电流跳变并且当电流跳变控制电路5执行电流跳变控制操作时,CPU 1监测半导体器件200的内部电压是否落入期望的范围内。现在,在本实施例中,如果半导体器件200的内部电压落在期望范围内,则从半导体器件200向WDT 1001输出停止信号。
步骤S26
如果半导体器件200的内部电压偏离期望范围,则WDT 1001在从启动起经过给定时段之后向半导体器件200输出复位信号RES。由此,CPU 1返回到步骤S22,再次更新ROM 8中的参数,并执行步骤S23及其后的处理。
步骤S27
如果半导体器件200的内部电压落在期望范围内,则停止信号从半导体器件200输出到WDT 1001。结果,WDT1停止并且更新参数的操作终止。
从前述内容可以看出,可以理解可以通过测试程序设置用于控制电流跳变的参数,以防止半导体器件的内部电压由于出现电流跳变而造成偏离给定范围。
根据本实施例,自动更新用于控制电流跳变的参数可以例如在检查装运时、启动时或安装在设备中后,通过向半导体器件200发出指令来执行。因此,可以校正由半导体器件制造误差造成的并且取决于半导体器件使用环境的变化,并且更可靠地抑制由于电流跳变引起的内部电压波动。
其他实施例
虽然已经基于上述实施例具体描述了本发明人所做的发明,但是应该理解,本发明不限于前面描述的实施例,并且可以在不脱离本发明的主旨的情况下对其进行各种修改。例如,在前述实施例中,CPU 1、闪存存储器2、SRAM3和外围I/O 4用作被强制停用或更多激活的块。这仅用于说明目的。除了这些块之外的各种处理器、控制器等的块也可以被强制停用或被强制地更多激活。
此外,可以在半导体器件中预先提供具有小面积并且消耗更多电流的专用块,并且可以通过强制地更多激活所述块来增加消耗电量。
例如,通过进行布置以优先地强制停用或更多地激活消耗更多功率的块,可以通过更简单的控制来实现抑制电流跳变。因此,不需要监测具有较小消耗电流波动的块,并且可以减小电流跳变控制电路5的大小。
代替强制停用,可以强制降低进行操作的块的操作频率。这使得能够降低块的消耗电流。代替强制地更多激活,可以强制增加进行操作的块的操作频率。这使得能够增加块的消耗电流。
在前述实施例中,与图4中的步骤S14相关的待机时间可以针对每个块而不同。
Claims (12)
1.一种半导体器件,包括:
多个块,每个块执行给定的操作;和
控制电路,监测每个所述块中的控制信号,并基于在不同定时处的监测结果来计算所述块的消耗电流的预测值,从而控制所述块的消耗电流的波动,
其中如果所述块的消耗电流的预测值的增加大于第一值,则所述控制电路控制所述块的子集或所有所述块减少消耗电流,并且
其中如果所述块的消耗电流的预测值的减小大于第二值,则所述控制电路控制所述块的子集或所有所述块增加消耗电流。
2.根据权利要求1所述的半导体器件,
其中所述控制电路计算消耗电流的第一预测值,
其中所述控制电路在计算所述消耗电流的第一预测值后计算消耗电流的第二预测值,
其中如果通过从所述消耗电流的第二预测值中减去所述消耗电流的第一预测值而获得的值大于所述第一值,则所述控制电路停用所述块的子集或所有所述块,或者降低所述块的子集或所有所述块的操作频率,和
其中如果通过从所述消耗电流的第一预测值中减去所述消耗电流的第二预测值而获得的值大于所述第二值,则所述控制电路更多地激活所述块的子集或所有所述块以执行给定操作,或者增加所述块的子集或所有所述块的操作频率。
3.根据权利要求2所述的半导体器件,
其中所述消耗电流的第一预测值和第二预测值是在包括一个或多个时钟周期的时段内的消耗电流的预测值。
4.根据权利要求3所述的半导体器件,
其中所述块中的一个块是存储器块,以及
其中所述控制信号中的一个控制信号是用于所述存储器块的使能信号。
5.根据权利要求4所述的半导体器件,
其中所述给定操作是所述存储器块的虚拟读取。
6.根据权利要求3所述的半导体器件,
其中所述块中的至少一个块包括虚拟电路,所述虚拟电路在执行所述给定操作时操作。
7.根据权利要求1所述的半导体器件,
其中在强制控制所述块的子集或所有所述块的操作之后,所述控制电路在给定的时间段内维持所述块的子集或所有所述块的操作状态。
8.根据权利要求7所述的半导体器件,
其中所述控制电路在维持所述块的子集或所有所述块的操作状态达给定时间段之后监测电源电压,并且如果所述电源电压在给定的时间段内维持在给定范围内,则取消对所述块的子集或所有所述块的操作施加的强制控制。
9.根据权利要求1所述的半导体器件,
其中所述控制电路包括存储单元,其中存储参数以用于根据所述监测结果来计算所述块的消耗电流的预测值。
10.根据权利要求9所述的半导体器件,
其中用于所述控制电路控制所述块的子集或所有所述块的参数被存储在所述存储单元中。
11.根据权利要求10所述的半导体器件,
其中所述存储单元中存储的所述参数可以被更新,
其中如果已经检测到使用在所述存储单元中设置的所述参数计算的所述块的消耗电流的预测值偏离给定的电流范围,则对所述块的子集或所有所述块的操作施加控制,以及
其中所述控制电路监测电源电压,如果监测的所述电源电压的波动落在所述给定的电压范围内、则将使用的参数保留为所述存储单元中的所述参数,并且如果所述电源电压的波动超出所述给定的电压范围、则改变在所述存储单元中设置的参数值。
12.一种半导体器件控制方法,包括:
监测多个块中的每个块中的控制信号,每个所述块执行给定的操作;
基于在不同定时处的监测结果,计算所述块的消耗电流的预测值;
如果所述块的消耗电流的预测值的增加大于第一值,则控制所述块的子集或所有所述块减少消耗电流;以及
如果所述块的消耗电流的预测值的减小大于第二值,则控制所述块的子集或所有所述块增加消耗电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017-246335 | 2017-12-22 | ||
JP2017246335A JP2019114011A (ja) | 2017-12-22 | 2017-12-22 | 半導体装置及び半導体装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109960628A true CN109960628A (zh) | 2019-07-02 |
Family
ID=64048960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811537047.6A Pending CN109960628A (zh) | 2017-12-22 | 2018-12-14 | 半导体器件和半导体器件控制方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10910021B2 (zh) |
EP (1) | EP3502833A1 (zh) |
JP (1) | JP2019114011A (zh) |
KR (1) | KR20190076875A (zh) |
CN (1) | CN109960628A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023073158A (ja) | 2021-11-15 | 2023-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097638A (en) * | 1997-02-12 | 2000-08-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP4899241B2 (ja) * | 1999-12-06 | 2012-03-21 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
US6819538B2 (en) * | 2001-05-15 | 2004-11-16 | Freescale Semiconductor, Inc. | Method and apparatus for controlling current demand in an integrated circuit |
JP2005249526A (ja) | 2004-03-03 | 2005-09-15 | Matsushita Electric Ind Co Ltd | 半導体装置の検査方法、半導体検査装置および半導体装置 |
JP2005259526A (ja) * | 2004-03-11 | 2005-09-22 | Nissan Motor Co Ltd | 燃料電池のコンディショニング方法 |
US8103388B2 (en) * | 2009-01-29 | 2012-01-24 | International Business Machines Corporation | System for prediction and communication of environmentally induced power useage limitation |
JP5510019B2 (ja) * | 2010-04-16 | 2014-06-04 | 富士通株式会社 | 電力制御方法、プログラム及び装置 |
JP2017046506A (ja) * | 2015-08-28 | 2017-03-02 | 株式会社日立製作所 | 電圧無効電力制御システム |
-
2017
- 2017-12-22 JP JP2017246335A patent/JP2019114011A/ja active Pending
-
2018
- 2018-10-31 EP EP18203780.4A patent/EP3502833A1/en not_active Withdrawn
- 2018-11-07 US US16/183,244 patent/US10910021B2/en active Active
- 2018-12-14 CN CN201811537047.6A patent/CN109960628A/zh active Pending
- 2018-12-19 KR KR1020180165068A patent/KR20190076875A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
KR20190076875A (ko) | 2019-07-02 |
US20190198062A1 (en) | 2019-06-27 |
EP3502833A1 (en) | 2019-06-26 |
JP2019114011A (ja) | 2019-07-11 |
US10910021B2 (en) | 2021-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6978388B1 (en) | Method and apparatus for managing a power load change in a system | |
US7971076B2 (en) | Circuitry and method for monitoring a supply voltage | |
CN101714020B (zh) | 对处理单元的功率管理 | |
US8181049B2 (en) | Method for controlling a frequency of a clock signal to control power consumption and a device having power consumption capabilities | |
EP2142976B1 (en) | System and method for thresholding system power loss notifications in a data processing system | |
CN102177483B (zh) | 在具有处理器和向处理器提供功率电压的电压转换器的系统中的功率管理 | |
CN107431441B (zh) | 用于检测ups中的故障整流器或整流器源的方法 | |
US10241560B2 (en) | Control scheme to temporarily raise supple voltage in response to sudden change in current demand | |
EP2568354B1 (en) | Regulating the activity of a core | |
US6489834B2 (en) | System and method utilizing on-chip voltage monitoring to manage power consumption | |
US10627883B2 (en) | Onboard monitoring of voltage levels and droop events | |
US20160321070A1 (en) | Arithmetic processing device and method of controlling arithmetic processing device | |
CN109960628A (zh) | 半导体器件和半导体器件控制方法 | |
AU2019447755A1 (en) | Power management system | |
CN112114647B (zh) | 一种服务器的电源控制方法、系统及装置 | |
US9454197B2 (en) | Controller and semiconductor system | |
US11675410B2 (en) | Predicting processor power disturbances by monitoring performance characteristics | |
US9098260B2 (en) | System and method for omitting a clock pulse from a clock signal in response to a change in current consumption | |
CN106292987A (zh) | 一种处理器掉电时序控制系统及方法 | |
EP2247992A1 (en) | Clock switching circuits and methods | |
CN107202958B (zh) | 用于测试电池的状况的方法和设备 | |
CN110692028A (zh) | 用于嵌入式核心的实时关键时序路径潜在故障事件检测和预防 | |
KR20230021154A (ko) | 데이터 프로세서에 대한 프로그래밍 가능 전압 조절 | |
JP7098511B2 (ja) | 保護リレー装置 | |
US20230107732A1 (en) | Control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190702 |