CN109950202A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，半导体结构包括：基底，基底上具有栅极，栅极两侧的基底内具有源漏掺杂区，基底上还具有介质层，介质层覆盖栅极的侧壁；位于介质层内且贯穿介质层厚度的凹槽，凹槽底部露出源漏掺杂区表面；位于凹槽底部的第一硅化金属层，第一硅化金属层包括沿所述栅极长度方向上排列且相邻接的第一区域和第二区域，其中，第一区域靠近所述栅极，且位于第二区域与栅极之间；位于第二区域的第一硅化金属层内且贯穿第一硅化金属层厚度的第二硅化金属层，第二硅化金属层厚度大于第一硅化金属层厚度；填充满所述凹槽的导电层。本发明能够提高半导体结构的击穿电压，改善半导体结构的电学性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。

鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。

但是，现有技术中半导体结构的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，以提高半导体结构的击穿电压，改善半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供基底，所述基底上具有栅极，所述栅极两侧的所述基底内具有源漏掺杂区，所述基底上还具有介质层，所述介质层覆盖所述栅极的侧壁；形成贯穿所述介质层厚度的凹槽，所述凹槽底部露出所述源漏掺杂区表面；在所述凹槽底部形成第一金属膜；对所述第一金属膜进行第一退火处理，使所述第一金属膜转化为第一硅化金属层，所述第一硅化金属层包括沿所述栅极长度方向上排列且相邻接的第一区域和第二区域，其中，所述第一区域靠近所述栅极，且位于第二区域与栅极之间；在所述第二区域的第一硅化金属层表面形成第二金属膜；对所述第二金属膜进行第二退火处理，使所述第二金属膜转化为贯穿所述第一硅化金属层厚度的第二硅化金属层，且所述第二硅化金属层厚度大于所述第一硅化金属层厚度。对所述第二金属膜进行第二退火处理后，形成填充满所述凹槽的导电层。

可选的，在沿所述栅极长度方向上，第一硅化金属层还包括与所述第二区域相邻接的第三区域，所述第二区域处于所述第一区域和所述第三区域之间；在形成所述第二金属膜的步骤中，所述第二金属膜露出所述第一区域及第三区域的第一硅化金属层表面。

可选的，形成所述第二金属膜的方法包括：在所述介质层顶部、所述凹槽侧壁以及所述第一硅化金属层顶部形成侧墙膜；回刻蚀去除所述介质层顶部以及第二区域的第一硅化金属层顶部的侧墙膜，在所述凹槽侧壁形成侧墙，且所述侧墙覆盖所述第一区域及第三区域的第一硅化金属层表面；在所述侧墙露出的第二区域的第一硅化金属层表面形成第二金属膜。

可选的，在形成所述第二金属膜后，保留所述侧墙；在形成导电层的步骤中，所述导电层覆盖所述侧墙侧壁。

可选的，所述侧墙的材料为氮化硅、碳化硅或氧化硅。

可选的，所述第一金属层的厚度为可选的，所述第二金属层的厚度为

可选的，所述第一区域长度为

可选的，采用激光退火工艺对所述第一金属膜进行第一退火处理，所述第一退火处理的温度为800℃～1050℃。

可选的，采用激光退火工艺对所述第二金属膜进行第二退火处理，所述第二退火处理的温度为800℃～1050℃。

可选的，所述栅极包括栅介质层以及位于所述栅介质层表面的栅电极层。

可选的，所述基底包括核心区域以及输入输出区域；在所述核心区域上具有一个或多个栅极，在所述输入输出区域上具有一个或多个栅极；所述输入输出区域上的所述栅介质层厚度大于所述核心区域上的所述栅介质层厚度。

可选的，所述第一金属膜的材料为Ti、Ni或Co；所述第二金属膜的材料为Ti、Ni或Co。

可选的，所述导电层的材料为W、Cu、Al或Ag。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底上具有栅极，所述栅极两侧的所述基底内具有源漏掺杂区，所述基底上还具有介质层，所述介质层覆盖所述栅极的侧壁；位于所述介质层内且贯穿所述介质层厚度的凹槽，所述凹槽底部露出所述源漏掺杂区表面；位于所述凹槽底部的第一硅化金属层，所述第一硅化金属层包括沿所述栅极长度方向上排列且相邻接的第一区域和第二区域，其中，所述第一区域靠近所述栅极，且位于第二区域与栅极之间；位于第二区域的所述第一硅化金属层内且贯穿所述第一硅化金属层厚度的第二硅化金属层，所述第二硅化金属层厚度大于所述第一硅化金属层厚度；填充满所述凹槽的导电层。

可选的，在沿所述栅极长度方向上，所述第一硅化金属层还包括与所述第二区域相邻接的第三区域，所述第二区域处于所述第一区域和所述第三区域之间；所述第二硅化金属层露出所述第一区域及第三区域的第一硅化金属层表面。

可选的，所述半导体结构还包括：位于所述凹槽侧壁上的侧墙，所述侧墙覆盖所述第一区域及所述第三区域的第一硅化金属层表面，所述导电层覆盖所述侧墙侧壁。

可选的，所述第一金属层的厚度为

可选的，所述第二金属层的厚度为

可选的，所述第一区域长度为

与现有技术相比，本发明的技术方案具有以下优点：

为了降低所述源漏掺杂区的寄生电阻，在源漏掺杂区部分表面形成厚度较大的第二硅化金属层，且在源漏掺杂区靠近栅极的表面形成第一硅化金属层，所述第一硅化金属层厚度小于所述第二硅化金属层厚度。当在所述源漏掺杂区与栅极间施加电压时，所述第二硅化金属层与所述第一硅化金属层构成的硅化金属层与栅极间的材料充当分压材料。与所述源漏掺杂区表面均形成厚度较大的硅化金属层的方案相比，本发明中，所述第二硅化金属层与所述第一硅化金属层共同占据所述源漏掺杂区表面，且所述第一硅化金属层厚度小于所述第二硅化金属层厚度，从而为分压材料提供了更多的空间，因而分压材料体量较大，因而能够承受更高的电压，有利于提高形成的半导体结构的击穿电压，改善半导体结构的电学性能。

可选方案中，所述第一硅化金属层的厚度范围为所述第二硅化金属层及所述第一硅化金属层构成硅化金属层，所述第一硅化金属层厚度适当，一方面，有利于增加硅化金属层与所述栅极间的分压材料的体量，从而提高所述分压材料可承受的最高电压值，增强半导体结构的抗击穿性能；另一方面，有利于减少所述源漏掺杂区的寄生电阻。

附图说明

图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；

图6至图15是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图；

图16至图21是本发明半导体结构形成方法另一实施例中各步骤对应的结构示意图。

具体实施方式

由背景技术可知，现有半导体结构的电学性能仍有待提高。

现结合一种半导体结构的形成方法进行分析，图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图，形成半导体结构的工艺步骤主要包括：

参考图1，提供基底100，所述基底100上具有栅极200，所述栅极200两侧的所述基底100内具有源漏掺杂区300，所述基底100上还具有介质层400，所述介质层400覆盖所述栅极200的侧壁。

所述基底100包括核心区域i以及输入输出区域ii；在所述核心区域i上具有一个或多个栅极200，在所述输入输出区域ii上具有一个或多个栅极200。

所述栅极200包括栅介质层210以及位于所述栅介质层210上的栅电极层220。

参考图2，形成贯穿所述介质层400厚度的凹槽410，凹槽410底部露出所述源漏掺杂区300表面。

参考图3，在所述凹槽410底部形成金属膜，对所述金属膜进行退火处理，使所述金属膜转化为硅化金属层500。

参考图4，在所述凹槽410的侧壁上形成侧墙600，所述侧墙600覆盖所述硅化金属层500的部分顶部。

参考图5，在所述硅化金属层500顶部形成填充满所述凹槽410的导电层700，所述导电层700覆盖所述侧墙600的侧壁。

上述方法形成的半导体结构的电学性能差，分析其原因在于：

所述硅化金属层500的横截面越宽，且所述硅化金属层500越厚，则越有利于电荷在所述硅化金属层500及源漏掺杂区300间的传输，进而有助于减少源漏掺杂区300的寄生电阻。因而出于减少寄生电阻的考虑，在所述源漏掺杂区300表面均形成厚度较大的硅化金属层500。当在所述源漏掺杂区300与栅极200间施加电压时，所述硅化金属层500与栅极200间的材料充当分压材料。由于在所述源漏掺杂区300表面均形成厚度较大的所述硅化金属层500，因而所述源漏掺杂区300与栅极200间的分压材料体量较小，难以承受高电压，导致所述硅化金属层500与栅极200间容易发生击穿现象，因此半导体结构的击穿电压低，半导体结构的电学性能差。

进一步分析发现，所述硅化金属层500与栅电极层220间的所述侧墙600电阻率较高，当在所述源漏掺杂区300与栅极200间施加电压时，所述侧墙600具有较强的分压能力，能够防止所述硅化金属层500与栅电极层220间发生击穿现象。而所述栅介质层210与所述硅化金属层500间不存在所述侧墙600的保护，因而击穿现象更容易发生在所述硅化金属层500与所述栅介质层210之间。

另外，受形成工艺限制，所述硅化金属层500的底部通常具有尖状凸起，部分所述凸起的尖端指向所述栅极200，增加了所述硅化金属层500与所述栅介质层210间发生击穿的风险，即所述硅化金属层500的底部更容易与所述栅极200发生击穿。

为了解决上述问题，本发明提供一种半导体结构及其形成方法。所述形成方法包括：形成贯穿所述介质层厚度的凹槽，所述凹槽底部露出所述源漏掺杂区表面；在所述凹槽底部形成第一金属膜；对所述第一金属膜进行第一退火处理，使所述第一金属膜转化为第一硅化金属层，所述第一硅化金属层包括沿所述栅极长度方向上排列且相邻接的第一区域和第二区域，其中，所述第一区域靠近所述栅极，且位于第二区域与栅极之间；在所述第二区域的第一硅化金属层表面形成第二金属膜；对所述第二金属膜进行第二退火处理，使所述第二金属膜转化为贯穿所述第一硅化金属层厚度的第二硅化金属层，且所述第二硅化金属层厚度大于所述第一硅化金属层厚度。

所述第一硅化金属层包括沿所述栅极长度方向上排列且相邻接的第一区域和第二区域，其中，所述第一区域靠近所述栅极。所述第二硅化金属层贯穿第二区域的第一硅化金属层，因而所述第一硅化金属层与所述第二硅化金属层的位置关系为：所述第二硅化金属层位于第二区域，所述第二硅化金属层与所述栅极间具有所述第一硅化金属层。与现有技术中所述源漏掺杂区表面均形成厚度较大的硅化金属层的方案相比，本发明中，所述第二硅化金属层厚度大于所述第一硅化金属层厚度，因此所述第一硅化金属层与所述第二硅化金属层构成的硅化金属层与所述栅极间的分压材料的体量更大，有利于提高半导体结构的击穿电压，改善半导体结构的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图6至图15为本发明一实施例提供的半导体结构形成过程的结构示意图。

参考图6，提供基底10，所述基底10上具有栅极20，所述栅极20两侧的所述基底10内具有源漏掺杂区30，所述基底10上还具有介质层40，所述介质层40覆盖所述栅极20的侧壁。

本实施例中，所述基底10包括核心区域Ⅰ以及输入输出区域Ⅱ，在所述核心区域Ⅰ上具有一个或多个栅极20，在所述输入输出区域Ⅱ上具有一个或多个栅极20。在其他实施例中，所述基底还可以仅包括核心区域或输入输出区域中的一种。

所述栅极20包括栅介质层21以及位于所述栅介质层21表面的栅电极层22。

由于所述半导体结构在应用时，所述输入输出区域Ⅱ上的源漏掺杂区30与栅极20间施加的电压高于所述核心区域Ⅰ上的源漏掺杂区30与栅极20间施加的电压，为增强所述输入输出区域Ⅱ上的所述栅介质层21的抗击穿性能，所述输入输出区域Ⅱ上的栅介质层21厚度大于所述核心区域Ⅰ上的栅介质层21厚度。

所述源漏掺杂区30掺杂有N型离子或P型离子，所述N型离子为P、As或Sb；所述P型离子为B、Ga或In。

所述介质层40的材料为绝缘材料。本实施例中，所述介质层40的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

本实施例中，所述介质层40覆盖所述栅极20的顶部及侧壁；在其他实施例中，所述介质层40顶部与所述栅极20顶部齐平。

参考图7，形成贯穿所述介质层40厚度的凹槽41，所述凹槽41底部露出所述源漏掺杂区30表面。

形成所述凹槽41的方法包括：在所述介质层40顶部形成光刻胶层；以所述光刻胶层为掩膜，刻蚀去除部分所述介质层40，直至露出所述源漏掺杂区30表面，形成所述凹槽41。

参考图8及图9，图9为图8中区域M1的局部放大图。在所述凹槽41底部形成第一金属膜；对所述第一金属膜进行第一退火处理，使所述第一金属膜转化为第一硅化金属层51，所述第一硅化金属层51包括沿所述栅极20长度方向上排列且相邻接的第一区域a和第二区域b，其中，所述第一区域a靠近所述栅极20，且位于第二区域b与栅极20之间。

所述第一金属膜的材料为Ti、Ni或Co。本实施例中，所述第一金属膜的材料为Ti；在其他实施例中，所述第一金属膜的材料为Ni或Co。

本实施例中，采用原子层沉积工艺形成所述第一金属膜。在其他实施例中，还可以采用物理气相沉积工艺形成所述第一金属膜。

后续形成第二硅化金属层，所述第二硅化金属层与所述第一硅化金属层51构成硅化金属层。所述第一硅化金属层51的作用为拓展电荷在硅化金属层及源漏掺杂区30间传输的横截面，从而降低源漏掺杂区30的寄生电阻。

若所述第一金属膜的厚度值过大，则形成的第一硅化金属层51的厚度值大，进而所述第一硅化金属层51占据的位置空间大，因而当在所述源漏掺杂区30与栅极20间施加电压时，硅化金属层与栅极20间的分压材料的体量较小，导致半导体结构易发生电压击穿现象；若所述第一金属膜的厚度值过小，则形成的第一硅化金属层51的厚度值小，造成源漏掺杂区30的寄生电阻大。本实施例中，所述第一金属膜的厚度值为因此形成的所述第一硅化金属层51的厚度范围为

采用激光退火工艺对所述第一金属膜进行第一退火处理，所述第一退火处理的温度为800℃～1050℃。

后续形成第二硅化金属层，所述第一区域a及所述第二区域b用于在后续工艺步骤中限制形成第二硅化金属层的位置。后续在所述第二区域b的第一硅化金属层51表面形成第二金属膜，所述第二金属膜经退火处理转变为第二硅化金属层，所述第一区域a的第一硅化金属层51表面不存在所述第二硅化金属层，从而为分压材料提供空间。

若所述第一区域a长度过小，则后续形成的第二硅化金属层与所述栅极20的距离较近，形成的半导体结构易发生电压击穿现象，因而本实施例中，所述第一区域a长度为

后续在所述第二区域b的第一硅化金属层51表面形成第二金属膜，所述第二金属膜经退火处理转变为第二硅化金属层。若所述第二区域b长度过小，则形成的所述第二硅化金属层的横截面过窄，造成所述源漏掺杂区30的寄生电阻大，因而本实施例中，所述第二区域b长度为

本实施例中，在沿所述栅极20长度方向上，第一硅化金属层51还包括与所述第二区域b相邻接的第三区域c，所述第二区域b处于所述第一区域a和所述第三区域c之间。

本实施例中，所述第三区域c长度与所述第一区域a长度相等，便于后续形成覆盖第一区域a及第三区域c的第一硅化金属层51表面的侧墙。具体的，后续在所述介质层40顶部、所述凹槽41侧壁以及所述第一硅化金属层51顶部形成侧墙膜，当所述侧墙膜厚度与所述第一区域a长度相等时，即停止形成所述侧墙膜；接着对所述侧墙膜进行回刻蚀，保留位于所述凹槽41侧壁上的所述侧墙膜，即可形成所述侧墙。实施难度小，便于操作。

后续在所述第二区域b的第一硅化金属层51表面形成第二金属膜，下面参考图10及图11，对所述第二金属膜的工艺步骤进行说明。

参考图10，在所述介质层40顶部、所述凹槽41侧壁以及所述第一硅化金属层51顶部形成侧墙膜(未示出)；回刻蚀去除所述介质层40顶部以及第二区域b的第一硅化金属层51顶部的侧墙膜，在所述凹槽41侧壁形成侧墙60，且所述侧墙60覆盖所述第一区域a及第三区域c的第一硅化金属层51表面。

所述侧墙60的材料为绝缘材料。本实施例中，所述侧墙60的材料为氮化硅；在其他实施例中，所述侧墙的材料还可为碳化硅或氧化硅。

所述侧墙60的作用包括：一方面，后续在所述第二区域b的第一硅化金属层51表面形成第二金属膜，所述侧墙60用于限制第二金属膜的形成位置；另一方面，所述侧墙60为绝缘材料，电阻率高，当在所述源漏掺杂区30与栅极20间施加电压时，所述侧墙60可作为分压材料用于分压；另外，后续形成导电层，所述侧墙60还可用于限制形成的导电层的横截面面积。

参考图11，在所述侧墙60露出的第二区域b的第一硅化金属层51表面形成第二金属膜52′。

本实施例中，所述第二金属膜52′露出所述第一区域a及第三区域c的第一硅化金属层51表面。

所述第二金属膜52′的材料为Ti、Ni或Co。本实施例中，所述第二金属膜52′的材料与所述第一金属膜的材料相同，所述第二金属膜52′的材料为Ti。在其他实施例中，所述第二金属膜的材料可与所述第一金属膜的材料不相同。

本实施例中，采用原子层沉积工艺形成所述第二金属膜52′。在其他实施例中，还可以采用物理气相沉积工艺形成所述第二金属膜52′。

形成所述第二金属膜52′的工艺步骤包括：在所述介质层40顶部、所述侧墙60顶部、所述侧墙60侧壁及所述第一硅化金属层51顶部形成第二前置金属膜；去除所述介质层40顶部、所述侧墙60顶部以及所述侧墙60侧壁上的所述第二前置金属膜，形成所述第二金属膜52′。

后续所述第二金属膜52′经退火处理转变为第二硅化金属层，所述第二金属膜52′的厚度需在合适范围内，以形成厚度值适当的所述第二硅化金属层。本实施例中，所述第二金属膜52′的厚度为

参考图12至图14，其中，图13是第一硅化金属层51与第二硅化金属层构成的硅化金属层的结构示意图；图14为图12中区域N1的局部放大图。对所述第二金属膜52′进行第二退火处理，使所述第二金属膜52′转化为贯穿所述第一硅化金属层51厚度的第二硅化金属层52，且所述第二硅化金属层52厚度W2大于所述第一硅化金属层51厚度W1。

采用激光退火工艺对所述第二金属膜52′进行第二退火处理，所述第二退火处理的温度为800℃～1050℃。

在所述第二退火处理过程中，所述第二金属膜52′中的金属离子与所述源漏掺杂区30材料相互扩散，并发生化学反应，使所述第二金属膜52′转化为贯穿所述第二区域b的第一硅化金属层51厚度的第二硅化金属层52。

当在所述源漏掺杂区30与栅极20间施加电压时，所述第二硅化金属层52与所述第一硅化金属层51构成的硅化金属层与栅极20间的材料充当分压材料。若所述第二硅化金属层52的厚度W2过大，对工艺时间和工艺材料造成不必要的浪费；若所述第二硅化金属层52的厚度W2过小，难以有效提升分压材料体量。本实施例中，所述第二硅化金属层52的厚度W2为

与现有技术中所述源漏掺杂区表面均形成厚度较大的硅化金属层的方案相比，本发明中，所述第二硅化金属层52与所述第一硅化金属层51的分布区域不同，且所述第二硅化金属层52厚度W2大于所述第一硅化金属层51厚度W1，从而为分压材料提供了更多的空间，因而分压材料体量较大，能够承受更高的电压，有利于提高形成的半导体结构的击穿电压，改善半导体结构的电学性能。

参考图15，对所述第二金属膜52′进行第二退火处理后，形成填充满所述凹槽41的导电层70。

本实施例中，所述导电层70的材料为W；在其他实施例中，所述导电层70的材料还可为Cu、Al或Ag。

本实施例中，所述导电层70覆盖所述侧墙60侧壁。

综上，形成的所述第一硅化金属层51包括沿所述栅极20长度方向上排列且相邻接的第一区域a和第二区域b，在所述第二区域b的第一硅化金属层51表面形成第二金属膜52′，对所述第二金属膜52′进行第二退火处理，使所述第二金属膜52′转化为贯穿所述第一硅化金属层51厚度的第二硅化金属层52，即所述第二硅化金属层52位于第二区域b。由于所述第二区域b相较第一区域a远离所述栅极20，且所述第二硅化金属层52厚度大于所述第一硅化金属层51厚度，与现有技术中所述源漏掺杂区表面均形成厚度较大的硅化金属层的方案相比，本发明中，第一硅化金属层51与第二硅化金属层52构成的硅化金属层与栅极20间的分压材料的体量大，能够承受的电压值更高，因而半导体结构的击穿电压低。

另外，参考图14，与现有技术中所述源漏掺杂区表面均形成厚度较大的硅化金属层的方案相比，第二硅化金属层52与所述栅极20的距离值D较大，因而所述第二硅化金属层52距所述栅介质层21较远，有利于避免所述第二硅化金属层52与所述栅介质层21间发生电压击穿。

图16至图21为本发明另一实施例提供的半导体结构形成过程的结构示意图。

参考图16，提供基底10，所述基底10上具有栅极20，所述栅极20两侧的所述基底10内具有源漏掺杂区30，所述基底10上还具有介质层40，所述介质层40覆盖所述栅极20的侧壁。所述介质层40上具有贯穿所述介质层40厚度的凹槽41，所述凹槽41底部露出所述源漏掺杂区30表面。

所述栅极20包括栅介质层21以及位于所述栅介质层21表面的栅电极层22。

所述源漏掺杂区30的材料为半导体材料。所述源漏掺杂区30掺杂有N型离子或P型离子，所述N型离子为P、As或Sb；所述P型离子为B、Ga或In。

所述介质层40的材料为绝缘材料。本实施例中，所述介质层40的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

参考图17及图18，图17为形成的第一硅化金属层的结构示意图；图18为图8中区域M2的放大图，在所述凹槽41底部形成第一金属膜；对所述第一金属膜进行第一退火处理，使所述第一金属膜转化为第一硅化金属层51，所述第一硅化金属层51包括沿所述栅极20长度方向上排列且相邻接的第一区域a′和第二区域b′，其中，所述第一区域a′靠近所述栅极。

本实施例中，所述第一硅化金属层51仅包括沿所述栅极20长度方向上排列且相邻接的第一区域a′和第二区域b′。

所述第一金属膜的材料为Ti、Ni或Co。本实施例中，所述第一金属膜的材料为Ti；在其他实施例中，所述第一金属膜的材料为Ni或Co。

本实施例中，所述第一金属膜的厚度值为形成的所述第一硅化金属层51的厚度为

参考图19及图20，图20为图19中区域N2的局部放大图，在所述第二区域b′的第一硅化金属层51表面形成第二金属膜；对所述第二金属膜进行第二退火处理，使所述第二金属膜转化为贯穿所述第一硅化金属层51厚度的第二硅化金属层52，且所述第二硅化金属层52厚度大于所述第一硅化金属层51厚度。

本实施例中，所述第二金属膜露出所述第一区域a′的第一硅化金属层51表面。

所述第二金属膜的材料为Ti、Ni或Co。本实施例中，所述第二金属膜的材料与所述第一金属膜的材料相同，所述第二金属膜的材料为Ti；在其他实施例中，所述第二金属膜的材料也可不同于所述第一金属膜的材料，例如为Ni或Co。

形成所述第二金属膜的方法包括：在所述第一硅化金属层51顶部形成填充满所述凹槽41的侧墙膜(未示出)，所述侧墙膜还覆盖所述介质层40顶部；去除高出所述介质层40顶部的所述侧墙膜，使剩余所述侧墙膜顶部与所述介质层40顶部齐平；在所述侧墙膜上形成掩膜层，以所述掩膜层为掩膜，刻蚀去除位于第二区域b′的第一硅化金属层51顶部的侧墙膜，在所述凹槽41侧壁形成侧墙60，且所述侧墙60覆盖所述第一区域a′的第一硅化金属层51表面。

所述侧墙60的材料为绝缘材料。本实施例中，所述侧墙60的材料为氮化硅；在其他实施例中，所述侧墙的材料还可为碳化硅或氧化硅。

本实施例中，所述第二金属膜的厚度值为所述第二金属膜的厚度与第二区域b′的所述第一硅化金属层51厚度和等于形成的所述第二硅化金属层52的厚度，所述第二硅化金属层52的厚度为

参考图21，对所述第二金属膜进行第二退火处理后，形成填充满所述凹槽41的导电层70。

当在所述源漏掺杂区30与栅极20间施加电压时，所述第二硅化金属层52与所述第一硅化金属层51构成的硅化金属层与栅极20间的材料充当分压材料，与所述源漏掺杂区表面均形成厚度较大的硅化金属层的方案相比，本发明中，所述源漏掺杂区表面具有所述第二硅化金属层52与所述第一硅化金属层51，且所述第二硅化金属层52厚度大于所述第一硅化金属层51厚度，从而为分压材料提供了更多的空间，因而分压材料体量较大，能够承受更高的电压，有利于提高形成的半导体结构的击穿电压，改善半导体结构的电学性能。

参照图15，本发明还提供一种采用上述形成方法获得的半导体结构，所述半导体结构包括：提供基底10，所述基底10上具有栅极20，所述栅极20两侧的所述基底10内具有源漏掺杂区30，所述基底10上还具有介质层40，所述介质层40覆盖所述栅极20的侧壁；位于所述介质层40内且贯穿所述介质层40厚度的凹槽，所述凹槽底部露出所述源漏掺杂区30表面；位于所述凹槽底部的第一硅化金属层51，所述第一硅化金属层51包括沿所述栅极20长度方向上排列的第一区域和第二区域，其中，所述第一区域靠近所述栅极20，且位于第二区域与栅极20之间；位于第二区域的所述第一硅化金属层51内且贯穿所述第一硅化金属层51厚度的第二硅化金属层52，所述第二硅化金属层52厚度大于所述第一硅化金属层51厚度；填充满所述凹槽的导电层70。

本实施例中，所述第一硅化金属层51还包括与所述第二区域相邻接的第三区域，所述第二区域处于所述第一区域和所述第三区域之间；所述第二硅化金属层52露出所述第一区域及第三区域的第一硅化金属层51表面。

本实施例中，所述半导体结构还包括位于所述凹槽侧壁上的侧墙60，所述侧墙60覆盖所述第一区域及所述第三区域的第一硅化金属层51表面，所述导电层70覆盖所述侧墙60侧壁。

本实施例中，所述基底10包括核心区域Ⅰ以及输入输出区域Ⅱ，在所述核心区域Ⅰ上具有一个或多个栅极20，在所述输入输出区域Ⅱ上具有一个或多个栅极20。在其他实施例中，所述基底还可以仅包括核心区域或输入输出区域中的一种。

所述源漏掺杂区30的材料为半导体材料。所述源漏掺杂区30掺杂有N型离子或P型离子，所述N型离子为P、As或Sb；所述P型离子为B、Ga或In。

所述介质层40的材料为绝缘材料。本实施例中，所述介质层40的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。

本实施例中，所述栅极20包括栅介质层21以及位于所述栅介质层21表面的栅电极层22。

当在所述源漏掺杂区30与栅极20间施加电压时，所述第二硅化金属层52与所述第一硅化金属层51构成的硅化金属层与栅极20间的材料充当分压材料。

所述第一硅化金属层51的作用为拓展电荷在硅化金属层及源漏掺杂区30间传输的横截面，从而降低源漏掺杂区30的寄生电阻。

若所述第一硅化金属层51的厚度值过大，则所述第一硅化金属层51占据的位置空间大，因而当在所述源漏掺杂区30与栅极20间施加电压时，所述第一硅化金属层51及所述第二硅化金属层52构成的硅化金属层与栅极20间的分压材料的体量较小，导致半导体结构易发生电压击穿现象；若所述第一硅化金属层51的厚度值小，将造成源漏掺杂区30的寄生电阻大。本实施例中，所述第一硅化金属层51的厚度范围为

若所述第二硅化金属层52的厚度过大，对工艺时间和工艺材料造成不必要的浪费；若所述第二硅化金属层52的厚度过小，难以有效提升分压材料体量。本实施例中，所述第二硅化金属层52的厚度为

若所述第一区域长度过小，则所述第二硅化金属层52与所述栅极20的距离较近，半导体结构易发生电压击穿现象，因而本实施例中，所述第一区域长度为

在其他实施例中，参考图21，所述第一硅化金属层51仅包括沿所述栅极20长度方向上排列第一区域和第二区域。所述侧墙60覆盖所述第一区域的第一硅化金属层51表面及所述凹槽侧壁；所述导电层70位于所述第二硅化金属层52顶部，且覆盖所述侧墙60侧壁及所述凹槽侧壁。

综上，当在所述源漏掺杂区30与栅极20间施加电压时，所述第二硅化金属层52与所述第一硅化金属层51构成的硅化金属层与栅极20间的材料充当分压材料。与现有技术中所述源漏掺杂区表面均形成厚度较大的硅化金属层的方案相比，本发明中，所述第二硅化金属层52与所述第一硅化金属层51共同占据所述源漏掺杂区30表面，且所述第二硅化金属层52厚度大于所述第一硅化金属层51厚度，从而为分压材料提供了更多的空间，因而分压材料体量较大，能够承受更高的电压，有利于提高形成的半导体结构的击穿电压，改善半导体结构的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底上具有栅极，所述栅极两侧的所述基底内具有源漏掺杂区，所述基底上还具有介质层，所述介质层覆盖所述栅极的侧壁；

形成贯穿所述介质层厚度的凹槽，所述凹槽底部露出所述源漏掺杂区表面；

在所述凹槽底部形成第一金属膜；

对所述第一金属膜进行第一退火处理，使所述第一金属膜转化为第一硅化金属层，所述第一硅化金属层包括沿所述栅极长度方向上排列且相邻接的第一区域和第二区域，其中，所述第一区域靠近所述栅极，且位于第二区域与栅极之间；

在所述第二区域的第一硅化金属层表面形成第二金属膜；

对所述第二金属膜进行第二退火处理，使所述第二金属膜转化为贯穿所述第一硅化金属层厚度的第二硅化金属层，且所述第二硅化金属层厚度大于所述第一硅化金属层厚度。

对所述第二金属膜进行第二退火处理后，形成填充满所述凹槽的导电层。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，在沿所述栅极长度方向上，第一硅化金属层还包括与所述第二区域相邻接的第三区域，所述第二区域处于所述第一区域和所述第三区域之间；

在形成所述第二金属膜的步骤中，所述第二金属膜露出所述第一区域及第三区域的第一硅化金属层表面。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第二金属膜的方法包括：在所述介质层顶部、所述凹槽侧壁以及所述第一硅化金属层顶部形成侧墙膜；回刻蚀去除所述介质层顶部以及第二区域的第一硅化金属层顶部的侧墙膜，在所述凹槽侧壁形成侧墙，且所述侧墙覆盖所述第一区域及第三区域的第一硅化金属层表面；在所述侧墙露出的第二区域的第一硅化金属层表面形成第二金属膜。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，在形成所述第二金属膜后，保留所述侧墙；在形成导电层的步骤中，所述导电层覆盖所述侧墙侧壁。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为氮化硅、碳化硅或氧化硅。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属层的厚度为

7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二金属层的厚度为

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一区域长度为

9.如权利要求1所述的半导体结构的形成方法，其特征在于，采用激光退火工艺对所述第一金属膜进行第一退火处理，所述第一退火处理的温度为800℃～1050℃。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，采用激光退火工艺对所述第二金属膜进行第二退火处理，所述第二退火处理的温度为800℃～1050℃。

11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极包括栅介质层以及位于所述栅介质层表面的栅电极层。

12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述基底包括核心区域以及输入输出区域；在所述核心区域上具有一个或多个栅极，在所述输入输出区域上具有一个或多个栅极；所述输入输出区域上的所述栅介质层厚度大于所述核心区域上的所述栅介质层厚度。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属膜的材料为Ti、Ni或Co；所述第二金属膜的材料为Ti、Ni或Co。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电层的材料为W、Cu、Al或Ag。

15.一种半导体结构，其特征在于，包括：

基底，所述基底上具有栅极，所述栅极两侧的所述基底内具有源漏掺杂区，所述基底上还具有介质层，所述介质层覆盖所述栅极的侧壁；

位于所述介质层内且贯穿所述介质层厚度的凹槽，所述凹槽底部露出所述源漏掺杂区表面；

位于所述凹槽底部的第一硅化金属层，所述第一硅化金属层包括沿所述栅极长度方向上排列且相邻接的第一区域和第二区域，其中，所述第一区域靠近所述栅极，且位于第二区域与栅极之间；

位于第二区域的所述第一硅化金属层内且贯穿所述第一硅化金属层厚度的第二硅化金属层，所述第二硅化金属层厚度大于所述第一硅化金属层厚度；填充满所述凹槽的导电层。

16.如权利要求15所述的半导体结构，在沿所述栅极长度方向上，所述第一硅化金属层还包括与所述第二区域相邻接的第三区域，所述第二区域处于所述第一区域和所述第三区域之间；所述第二硅化金属层露出所述第一区域及第三区域的第一硅化金属层表面。

17.如权利要求16所述的半导体结构，其特征在于，还包括：位于所述凹槽侧壁上的侧墙，所述侧墙覆盖所述第一区域及所述第三区域的第一硅化金属层表面，所述导电层覆盖所述侧墙侧壁。

18.如权利要求15所述的半导体结构，其特征在于，所述第一金属层的厚度为

19.如权利要求15所述的半导体结构，其特征在于，所述第二金属层的厚度为

20.如权利要求15所述的半导体结构，其特征在于，所述第一区域长度为