CN109940285A - 一种扇出形晶圆激光隐形切割方法 - Google Patents

一种扇出形晶圆激光隐形切割方法 Download PDF

Info

Publication number
CN109940285A
CN109940285A CN201910222506.XA CN201910222506A CN109940285A CN 109940285 A CN109940285 A CN 109940285A CN 201910222506 A CN201910222506 A CN 201910222506A CN 109940285 A CN109940285 A CN 109940285A
Authority
CN
China
Prior art keywords
layer
laser
dielectric layer
fanned out
polymeric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910222506.XA
Other languages
English (en)
Other versions
CN109940285B (zh
Inventor
陈洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Fu Tang Intelligent Technology Co Ltd
Original Assignee
Suzhou Fu Tang Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Fu Tang Intelligent Technology Co Ltd filed Critical Suzhou Fu Tang Intelligent Technology Co Ltd
Priority to CN201910222506.XA priority Critical patent/CN109940285B/zh
Publication of CN109940285A publication Critical patent/CN109940285A/zh
Application granted granted Critical
Publication of CN109940285B publication Critical patent/CN109940285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

本发明提供了一种扇出形晶圆激光隐形切割方法，本发明利用激光隐形切割，对低k介质层进行预切割，由于具有支撑载体和晶圆双压合作用，可以防止碎裂的同时，防止激光切割温度导致的介质层剥离；在进行激光二次切割时，利用激光烧蚀，使得部分聚合物保护介质层的侧面，达到防止水汽进入的目的。

Description

一种扇出形晶圆激光隐形切割方法
技术领域
本发明涉及激光切割半导体晶圆领域，属于H01L23/00分类号下，尤其涉及一种扇出形晶圆激光隐形切割方法。
背景技术
激光切割是半导体加工领域常用的手段，尤其是对半导体基板或晶圆进行单体化切割。在现有的晶圆级芯片封装结构(WLCSP)中，为了满足小尺寸发展的需求，会在晶圆级芯片封装结构中使用低k介质层(譬如，重新布线层)，以及在后续要进行激光切割(lasersaw)或刀片切割(blade saw)；但由于低k介质层比较脆，切割过程会导致重新布线层碎裂或者剥离。现有技术往往会通过两次切割来保护低k介质层，即先切割低k介质层，再进行切割晶圆，以防止低k介质层的碎裂或剥离，例如文献CN101552248A中所记载的那样。
发明内容
基于解决上述问题，本发明提供了一种扇出形晶圆激光隐形切割方法，依次包括以下步骤：
a）提供一半导体晶圆，其具有相对的正面和背面，所述正面上形成有多个器件，所述多个器件分别具有电极；
b）在所述正面上形成重布线层和铜柱凸块，所述重布线层包括多层低k介质层和多层布线层，所述多层低k介质层和多层布线层交替设置，所述铜柱凸块形成于最上层的布线层之上；
c）形成聚合物层，所述聚合物层覆盖所述重布线层和铜柱凸块；
d）将一支撑载体附接于所述聚合物层上；
e）沿着切割道，利用激光从所述背面入射，对所述重布线层的所述多层低k介质层进行隐形切割，形成隐形切割槽，所述隐形切割槽至少将所述多层低k介质层隔断；
f）从所述背面进行激光直切，形成分离槽，所述分离槽延伸穿过所述隐形切割槽并将所聚合物层隔断；
g）去除所述临时载体，得到单体化的扇出形芯片，并进行研磨，使得所述铜柱凸块露出。
根据本发明的实施例，所述隐形切割槽部分伸入所述聚合物层内。
根据本发明的实施例，所述聚合物层为高分子防水材料，具体包括环氧树脂、聚酰亚胺等。
根据本发明的实施例，所述隐形切割槽的宽度大于所述分离槽的宽度。
根据本发明的实施例，所述分离槽包括所述隐形切割槽的部分弧形切割面。
根据本发明的实施例，在步骤f）中，激光直切切割所述聚合物层时，部分聚合物流到所述部分弧形切割面上，对所述重布线层进行侧面保护。
本发明的优点如下：本发明利用激光隐形切割，对低k介质层进行预切割，由于具有支撑载体和晶圆双压合作用，可以防止碎裂的同时，防止激光切割温度导致的介质层剥离；在进行激光二次切割时，利用激光烧蚀，使得部分聚合物保护介质层的侧面，达到防止水汽进入的目的。
附图说明
图1-8为本发明的扇出形晶圆激光隐形切割方法的流程示意图。
具体实施方式
参见图1-8，本发明的扇出形晶圆激光隐形切割方法，依次包括以下步骤：
a）提供一半导体晶圆，其具有相对的正面和背面，所述正面上形成有多个器件，所述多个器件分别具有电极；
b）在所述正面上形成重布线层和铜柱凸块，所述重布线层包括多层低k介质层和多层布线层，所述多层低k介质层和多层布线层交替设置，所述铜柱凸块形成于最上层的布线层之上；
c）形成聚合物层，所述聚合物层覆盖所述重布线层和铜柱凸块；
d）将一支撑载体附接于所述聚合物层上；
e）沿着切割道，利用激光从所述背面入射，对所述重布线层的所述多层低k介质层进行隐形切割，形成隐形切割槽，所述隐形切割槽至少将所述多层低k介质层隔断；
f）从所述背面进行激光直切，形成分离槽，所述分离槽延伸穿过所述隐形切割槽并将所聚合物层隔断；
g）去除所述临时载体，得到单体化的扇出形芯片，并进行研磨，使得所述铜柱凸块露出。
在步骤a)中，请参阅图1，提供一半导体晶圆1，所述半导体晶圆1内形成有若干个半导体芯片2（即半导体器件）。
作为示例，所述半导体晶圆1可以为硅衬底、蓝宝石衬底或氮化镓衬底等；优选地，本实施例中，所述半导体晶圆1为硅晶圆。
作为示例，所述半导体芯片2可以为任意一种半导体功能芯片，所述半导体芯片2的正面形成有将其内部功能器件电引出的连接电极3，所述连接电极3的上表面裸露于所述半导体芯片2的上表面，即所述连接电极3的上表面与所述半导体芯片2的上表面相平齐。
在步骤b）中，请参阅图2，于所述半导体晶圆1的上表面形成重布线层，所述重布线层包括多层低k介质层41-43、位于所述低k介质层41-43内的金属布线层51-52。所述铜柱凸块6可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的任一种工艺形成。
在步骤c）中，请参阅图3，所述聚合物层7可以为高分子防水材料层，具体包括环氧树脂、聚酰亚胺等。所述聚合物层7用于后续各所述半导体芯片2切割分离后将所述半导体芯片2及所述低k介质层41-43的侧壁塑封，即可以有效避免外部的水汽渗入到所述低k介质层41-43内使得所述低k介质层41-43更易破裂，又可以起到稳固所述低k介质层41-43，防止外力对所述低k介质层41-43破坏的作用，从而使得本发明中的所述低k介质层41-43在切割过程中不会出现裂痕，进而确保了封装芯片的性能。所述聚合物层7高过所述铜柱凸块6
在步骤d）中，请参阅图4，所述支撑载体8具有一定的刚性，其在后续隐形切割过程中，可以给予聚合物层7一定的压力，防止低k介质层41-43的剥离。
在步骤e）中，请参阅图5，利用激光焦点聚焦于所述低k介质层41-43的中心位置，将所述低k介质层41-43切断，形成隐形切割槽10，优选的，所述隐形切割槽10部分伸入所述聚合物层7内，这样便于聚合物部分的流入所述隐形切割槽10的曲面部分。
在步骤f）中，请参阅图6、7，从所述背面进行激光直切，形成第一分离槽11连通所述隐形切割槽10，其中，所述隐形切割槽10的宽度大于所述分离槽10的宽度。继续进行切割，形成完整的第二分离槽12，第二分离槽12将所聚合物层7隔断。所述第二分离槽12包括所述隐形切割槽10的部分弧形切割面9。激光直切切割所述聚合物层7时，部分聚合物流到所述部分弧形切割面9上，对所述重布线层进行侧面保护。
在步骤g）中，请参阅图8， 去除支撑载体8，并研磨所述聚合物层7，所述聚合物层7最终露出所述铜柱凸块6。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (6)

1.一种扇出形晶圆激光隐形切割方法，依次包括以下步骤：
a）提供一半导体晶圆，其具有相对的正面和背面，所述正面上形成有多个器件，所述多个器件分别具有电极；
b）在所述正面上形成重布线层和铜柱凸块，所述重布线层包括多层低k介质层和多层布线层，所述多层低k介质层和多层布线层交替设置，所述铜柱凸块形成于最上层的布线层之上；
c）形成聚合物层，所述聚合物层覆盖所述重布线层和铜柱凸块；
d）将一支撑载体附接于所述聚合物层上；
e）沿着切割道，利用激光从所述背面入射，对所述重布线层的所述多层低k介质层进行隐形切割，形成隐形切割槽，所述隐形切割槽至少将所述多层低k介质层隔断；
f）从所述背面进行激光直切，形成分离槽，所述分离槽延伸穿过所述隐形切割槽并将所聚合物层隔断；
g）去除所述临时载体，得到单体化的扇出形芯片，并进行研磨，使得所述铜柱凸块露出。
2.根据权利要求1所述的扇出形晶圆激光隐形切割方法的制造方法，其特征在于：所述隐形切割槽部分伸入所述聚合物层内。
3.根据权利要求1所述的扇出形晶圆激光隐形切割方法的制造方法，其特征在于：所述聚合物层为高分子防水材料，具体包括环氧树脂、聚酰亚胺等。
4.根据权利要求1所述的扇出形晶圆激光隐形切割方法的制造方法，其特征在于：所述隐形切割槽的宽度大于所述分离槽的宽度。
5.根据权利要求1所述的扇出形晶圆激光隐形切割方法的制造方法，其特征在于：所述分离槽包括所述隐形切割槽的部分弧形切割面。
6.根据权利要求1所述的扇出形晶圆激光隐形切割方法的制造方法，其特征在于：在步骤f）中，激光直切切割所述聚合物层时，部分聚合物流到所述部分弧形切割面上，对所述重布线层进行侧面保护。
CN201910222506.XA 2019-03-22 2019-03-22 一种扇出形晶圆激光隐形切割方法 Active CN109940285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910222506.XA CN109940285B (zh) 2019-03-22 2019-03-22 一种扇出形晶圆激光隐形切割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910222506.XA CN109940285B (zh) 2019-03-22 2019-03-22 一种扇出形晶圆激光隐形切割方法

Publications (2)

Publication Number Publication Date
CN109940285A true CN109940285A (zh) 2019-06-28
CN109940285B CN109940285B (zh) 2020-10-16

Family

ID=67011308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910222506.XA Active CN109940285B (zh) 2019-03-22 2019-03-22 一种扇出形晶圆激光隐形切割方法

Country Status (1)

Country Link
CN (1) CN109940285B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203312275U (zh) * 2012-06-21 2013-11-27 新科金朋有限公司 形成嵌入式sop扇出型封装的半导体器件
CN204497228U (zh) * 2015-03-16 2015-07-22 苏州晶方半导体科技股份有限公司 芯片封装结构
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
TW201725670A (zh) * 2016-01-06 2017-07-16 美光科技公司 扇出晶圓級封裝及其製作方法
CN108417665A (zh) * 2018-03-02 2018-08-17 苏州宝澜环保科技有限公司 一种光伏组件及其制造方法
US10163803B1 (en) * 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203312275U (zh) * 2012-06-21 2013-11-27 新科金朋有限公司 形成嵌入式sop扇出型封装的半导体器件
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
CN204497228U (zh) * 2015-03-16 2015-07-22 苏州晶方半导体科技股份有限公司 芯片封装结构
TW201725670A (zh) * 2016-01-06 2017-07-16 美光科技公司 扇出晶圓級封裝及其製作方法
US10163803B1 (en) * 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
CN108417665A (zh) * 2018-03-02 2018-08-17 苏州宝澜环保科技有限公司 一种光伏组件及其制造方法

Also Published As

Publication number Publication date
CN109940285B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US9741619B2 (en) Methods for singulating semiconductor wafer
US6812548B2 (en) Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US8940636B2 (en) Through hole vias at saw streets including protrusions or recesses for interconnection
US7585750B2 (en) Semiconductor package having through-hole via on saw streets formed with partial saw
CN106409849B (zh) 应力释放的图像传感器封装结构和方法
CN107464789B (zh) 半导体装置
US10720495B2 (en) Semiconductor device and manufacturing method thereof
TW201539678A (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
TW200952139A (en) Wafer-level integrated circuit package with top and bottom side electrical connections
US20110170303A1 (en) Chip package and fabrication method thereof
US9673157B2 (en) Processing of thick metal pads
US9455192B2 (en) Kerf preparation for backside metallization
US10141291B2 (en) Semiconductor device and method of manufacturing the same
WO2005034214A2 (en) Protective layer during scribing
CN108122855B (zh) 半导体结构及半导体制造方法
US8212331B1 (en) Method for fabricating a backside through-wafer via in a processed wafer and related structure
JP2010010514A (ja) 半導体装置の製造方法及び半導体装置
CN109940285A (zh) 一种扇出形晶圆激光隐形切割方法
US11710661B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US20220028699A1 (en) Chip-substrate composite semiconductor device
KR20230034169A (ko) 폴리머 코팅된 반도체 디바이스들 및 반도체 어셈블리들을 형성하기 위한 하이브리드 본딩
CN107611094A (zh) 晶圆级芯片封装结构及其制备方法
US11670549B2 (en) Semiconductor packages without debris
CN207250485U (zh) 晶圆级芯片封装结构
CN111430304A (zh) 等离子体管芯切割系统以及相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant