CN109904275A - 一种基于忆阻器结构且具有可编程特性的光控晶体管 - Google Patents

一种基于忆阻器结构且具有可编程特性的光控晶体管 Download PDF

Info

Publication number
CN109904275A
CN109904275A CN201910029486.4A CN201910029486A CN109904275A CN 109904275 A CN109904275 A CN 109904275A CN 201910029486 A CN201910029486 A CN 201910029486A CN 109904275 A CN109904275 A CN 109904275A
Authority
CN
China
Prior art keywords
light
memristor
transistor
operated transistor
operated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910029486.4A
Other languages
English (en)
Other versions
CN109904275B (zh
Inventor
陈冰
徐顺
赵毅
程然
魏娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201910029486.4A priority Critical patent/CN109904275B/zh
Publication of CN109904275A publication Critical patent/CN109904275A/zh
Application granted granted Critical
Publication of CN109904275B publication Critical patent/CN109904275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种基于忆阻器基本结构且具有可编程特性的光控晶体管，由两个背对背的忆阻器存储单元组成，两个忆阻器存储单元共用阻变介质层、衬底以及底电极层，两个忆阻器的顶电极分别作为光控晶体管的源漏端电极，两个忆阻器中间所夹区域用于接受外界光场调控，作为该光控晶体管的栅极，外加光源为该光控晶体管的栅控。两个忆阻器的工作状态将共同决定该光控晶体管的工作状态，使该光控晶体管具有可编程特性。这种基于忆阻器结构的可编程光控晶体管及其操作模式在实现传统场效应晶体管功能的同时，具有非挥发性、与标准CMOS工艺制程兼容性等诸多优势，因此本发明可有效简化晶体管制备工艺并降低制备成本、降低集成电路功耗、提升集成电路集成度。

Description

一种基于忆阻器结构且具有可编程特性的光控晶体管
技术领域
本发明属于半导体与集成电路技术邻域，具体涉及一种基于忆阻器结构且具有可编程特性的光控晶体管。
背景技术
基于传统冯·诺依曼架构的计算机体系在“大数据”时代面临超大规模数据将受限于数据处理和传输效率而逐渐遭遇发展瓶颈，在当今以及今后以大数据为特点的社会环境下，为进一步提高数据处理、传输、存储的速度和效率，光电集成电路(IntegratedCircuit,IC)被认为是在应用于下一代芯片技术颇具前景和竞争力的解决方案之一。而光控晶体管(Phototransistor)作为光电集成电路的基本组成单元引起了学术界和产业界的广泛关注。且具有可编程特性的光控晶体管将进一步降低集成电路设计和制造的功耗。
以阻变式存储器(Resistive Random Access Memory,RRAM)和磁性随机存储器(Magnetic Random Access Memory,MRAM)为代表的新型非易失性存储器(Non-volatileMemory,NVM)，由于其具有高速、高性能、低功耗、制备工艺较为简单、与标准CMOS工艺制程兼容以及优异的可微缩化能力等优势，被提出可应用于高密度集成芯片和片上系统等应用。为进一步提高光电集成电路集成度并降低功耗，可将该新型非挥发性存储技术应用于光电集成电路，但是，单一非易失性存储器单元自身并不能实现逻辑功能。因此，本发明通过材料体系和器件结构设计提出的基于忆阻器结构且具有可编程特性的光控晶体管，既能充分发挥忆阻器特点和优势，又能使其具有逻辑功能和可编程特性。
发明内容
本发明的目的在于充分发挥忆阻器特点与优势，提供一种基于忆阻器基本结构且具有逻辑控制能力和可编程特性的高速、低功耗、可微缩化能力强的光控晶体管，该光控晶体管的制备与标准CMOS工艺制程兼容。
本发明的上述目的是通过如下技术方案予以实现的：
一种忆阻器，包括衬底，在衬底下形成底电极层，在衬底上形成阻变介质层，在阻变介质层上形成顶电极层，阻变介质层采用HfOx、AlOx、GeOx的氧化物混合薄膜；衬底采用n型重掺杂Ge材料。
进一步地，阻变介质层的结构具体为：在GeOx薄膜上依次交替设置AlOx薄膜、HfOx薄膜。
进一步地，顶电极层的材料选自氮化钛、氮化钽、钨、铂或钯中的一种。
进一步地，底电极层的材料采用金属Ni。
进一步地，阻变介质层的厚度不超过20nm。
一种基于忆阻器结构且具有可编程特性的光控晶体管，该光控晶体管由两个背对背的忆阻器存储单元组成，两个忆阻器存储单元共用阻变介质层、衬底以及底电极层，两个忆阻器的顶电极分别作为该光控晶体管的源漏端电极，两个忆阻器中间所夹区域用于接受外界光场调控，作为该光控晶体管的栅极，外加光源为该光控晶体管的栅控。
进一步地，两个忆阻器存储单元在施加不同电位时，可使两个忆阻器存储单元在高低两个阻态间转变，两个忆阻器存储单元的阻态共同决定该光控晶体管的工作状态，从而使该光控晶体管具备可编程特性。
进一步地，通过调整外加光源的功率，调整GeOx薄膜中的缺陷分布，从而改变交替设置的AlOx薄膜、HfOx薄膜中的载流子状态，实现该光控晶体管的栅控。
本发明的有益技术效果是：和传统的场效应晶体管相比，第一，本发明所述的光控晶体管逻辑单元结构简单，可有效降低器件制备成本，简化工艺难度；第二，本发明所述光控晶体管得栅极有外界光源调控，是一种独特新颖的操作模式；第三，本发明可进一步实现逻辑单元尺寸微缩化的摩尔定律发展需求；第四，本发明所述光控晶体管具备可编程特性，可进一步提升集成电路性能；第五，本发明所述光控晶体管制备工艺与标准CMOS工艺制程兼容。
附图说明
图1为本发明中基于忆阻器结构且具有可编程特性的光控晶体管的器件剖面结构示意图；
图2为该光控晶体管的电学性能图；(a)为输出特性曲线，(b)为转移特性曲线。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其他实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者是为对本发明技术方案的限定或限制。
本发明首先提出一种忆阻器，该忆阻器包括衬底，在衬底下形成底电极层，在衬底上形成阻变介质层，在阻变介质层上形成顶电极层，阻变介质层采用HfOx、AlOx、GeOx的氧化物混合薄膜；衬底采用n型重掺杂Ge材料。
阻变介质层可以采用但不限以下结构：在GeOx薄膜上依次交替设置AlOx薄膜、HfOx薄膜。阻变介质层的厚度不超过20nm。
顶电极层的材料可以选自氮化钛、氮化钽、钨、铂或钯中的一种。
底电极层的材料可以采用金属Ni。
本发明还提出了一种基于忆阻器结构且具有可编程特性的光控晶体管，该光控晶体管由两个背对背的忆阻器存储单元组成，两个忆阻器存储单元共用阻变介质层、衬底以及底电极层，两个忆阻器的顶电极分别作为该光控晶体管的源漏端电极，两个忆阻器中间所夹区域用于接受外界光场调控，作为该光控晶体管的栅极，外加光源为该光控晶体管的栅控。
两个忆阻器存储单元在施加不同电位时，可使两个忆阻器存储单元在高低两个阻态间转变，两个忆阻器存储单元的阻态共同决定该光控晶体管的工作状态，从而使该光控晶体管具备可编程特性。
通过调整外加光源的功率，调整GeOx薄膜中的缺陷分布，从而改变交替设置的AlOx薄膜、HfOx薄膜中的载流子状态，实现该光控晶体管的栅控。
图1为本发明一个实施例的基于忆阻器结构且具有可编程特性的光控晶体管器件剖面结构示意图，其结构包括：衬底为101，具体为n型重掺杂Ge；阻变介质层结构为201/301，具体为GeOx/AlOx：HfOx混合薄膜，其中302为导电通道，两忆阻器中间所夹区域为该光控晶体管栅极；忆阻器基本单元顶电极即该光控晶体管源/漏区为401，具体为金属Pd；光控晶体管底电极为501，具体为金属Ni；外场光源调控即该光控晶体管的栅控为601，具体为LED灯。
图2为本发明中基于忆阻器结构且具有可编程特性的光控晶体管电学特性曲线图，其中(a)为输出特性曲线，(b)为转移特性曲线。

Claims (8)

1.一种忆阻器，其特征在于，包括衬底，在衬底下形成底电极层，在衬底上形成阻变介质层，在阻变介质层上形成顶电极层，所述阻变介质层采用HfOx、AlOx、GeOx的氧化物混合薄膜；所述衬底采用n型重掺杂Ge材料。
2.根据权利要求1所述的忆阻器，其特征在于，所述阻变介质层的结构具体为：在GeOx薄膜上依次交替设置AlOx薄膜、HfOx薄膜。
3.根据权利要求1所述的忆阻器，其特征在于，所述顶电极层的材料选自氮化钛、氮化钽、钨、铂或钯中的一种。
4.根据权利要求1所述的忆阻器，其特征在于，所述底电极层的材料采用金属Ni。
5.根据权利要求1所述的忆阻器，其特征在于，所述阻变介质层的厚度不超过20nm。
6.一种基于忆阻器结构且具有可编程特性的光控晶体管，其特征在于，所述光控晶体管由两个背对背的忆阻器存储单元组成，两个忆阻器存储单元共用阻变介质层、衬底以及底电极层，两个忆阻器的顶电极分别作为该光控晶体管的源漏端电极，两个忆阻器中间所夹区域用于接受外界光场调控，作为该光控晶体管的栅极，外加光源为该光控晶体管的栅控。
7.根据权利要求6所述的一种基于忆阻器结构且具有可编程特性的光控晶体管，其特征在于，两个忆阻器存储单元在施加不同电位时，可使两个忆阻器存储单元在高低两个阻态间转变，两个忆阻器存储单元的阻态共同决定该光控晶体管的工作状态，从而使该光控晶体管具备可编程特性。
8.根据权利要求6所述的一种基于忆阻器结构且具有可编程特性的光控晶体管，其特征在于，通过调整外加光源的功率，调整GeOx薄膜中的缺陷分布，从而改变交替设置的AlOx薄膜、HfOx薄膜中的载流子状态，实现该光控晶体管的栅控。
CN201910029486.4A 2019-01-13 2019-01-13 一种基于忆阻器结构且具有可编程特性的光控晶体管 Active CN109904275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910029486.4A CN109904275B (zh) 2019-01-13 2019-01-13 一种基于忆阻器结构且具有可编程特性的光控晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910029486.4A CN109904275B (zh) 2019-01-13 2019-01-13 一种基于忆阻器结构且具有可编程特性的光控晶体管

Publications (2)

Publication Number Publication Date
CN109904275A true CN109904275A (zh) 2019-06-18
CN109904275B CN109904275B (zh) 2021-01-08

Family

ID=66943681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910029486.4A Active CN109904275B (zh) 2019-01-13 2019-01-13 一种基于忆阻器结构且具有可编程特性的光控晶体管

Country Status (1)

Country Link
CN (1) CN109904275B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356653A (zh) * 2006-02-14 2009-01-28 独立行政法人产业技术综合研究所 光控场效应晶体管和使用它的集成光电检测器
CN104882542A (zh) * 2015-05-28 2015-09-02 福州大学 一种基于金属/有机壳核量子点-半导体量子点复合结构光控薄膜晶体管的制备方法
US20170104312A1 (en) * 2015-10-08 2017-04-13 The University Of North Carolina At Charlotte Light-Effect Transistor (LET)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101356653A (zh) * 2006-02-14 2009-01-28 独立行政法人产业技术综合研究所 光控场效应晶体管和使用它的集成光电检测器
CN104882542A (zh) * 2015-05-28 2015-09-02 福州大学 一种基于金属/有机壳核量子点-半导体量子点复合结构光控薄膜晶体管的制备方法
US20170104312A1 (en) * 2015-10-08 2017-04-13 The University Of North Carolina At Charlotte Light-Effect Transistor (LET)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HONGWEI TAN，ETC.: "《Light-Gated Memristor with Integrated Logic and Memory Functions》", 《ACS NANO 2017》 *
陈冰等: "《Ge-Based Asymmetric RRAM Enable 8F2 Content Addressable Memory》", 《IEEE ELECTRON DEVICE LETTERS》 *

Also Published As

Publication number Publication date
CN109904275B (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
TWI600189B (zh) 具有垂直通道之半導體裝置、包括該半導體裝置之電阻式記憶體裝置及製造該半導體裝置之方法
US7933139B2 (en) One-transistor, one-resistor, one-capacitor phase change memory
US9397291B1 (en) RRAM with dual mode operation
CN103855303B (zh) 高可靠性和高密度的电阻转换随机存取存储器的方法和结构
US8750020B2 (en) Resistive switching for non volatile memory device using an integrated breakdown element
US8089137B2 (en) Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US20190252020A1 (en) Two transistor, one resistor non-volatile gain cell memory and storage element
JP2019517153A (ja) 強誘電体デバイス及びその形成方法
US20150243707A1 (en) Tunneling transistor having a vertical channel, variable resistive memory device including the same, and method for manufacturing the same
EP3221892A1 (en) Rare earth metal&metal oxide electrode interfacing of oxide memory element in resistive random access memory cell
TW201220566A (en) Reversible resistive memory and method for the same, phase-change memory and electronics system
JP2007227922A (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US9831246B2 (en) JFET device structures and methods for fabricating the same
US20170330916A1 (en) Complementary resistive switching memory device having three-dimensional crossbar-point vertical multi-layer structure
CN102709306B (zh) 基于忆阻器和晶体管的存储器及实现多阻态的方法
TWI718241B (zh) 半導體裝置、電子構件及電子裝置
TW201230034A (en) Semiconductor memory device and driving method thereof
JP6606177B2 (ja) 金属カルコゲナイドを含むデバイス
TW201009834A (en) Memory cells, memory devices and integrated circuits incorporating the same
US10693062B2 (en) Regulating interface layer formation for two-terminal memory
US8929123B2 (en) Resistive-switching device capable of implementing multiary addition operation and method for multiary addition operation
CN109904275A (zh) 一种基于忆阻器结构且具有可编程特性的光控晶体管
US8823415B2 (en) Logic gate
US9287500B2 (en) Memory cells and methods of forming memory cells
CN102694118A (zh) 阻变存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant