CN109901429A - 一种延时控制方法、采样控制方法及装置、采样系统 - Google Patents
一种延时控制方法、采样控制方法及装置、采样系统 Download PDFInfo
- Publication number
- CN109901429A CN109901429A CN201910159022.5A CN201910159022A CN109901429A CN 109901429 A CN109901429 A CN 109901429A CN 201910159022 A CN201910159022 A CN 201910159022A CN 109901429 A CN109901429 A CN 109901429A
- Authority
- CN
- China
- Prior art keywords
- label
- continuous
- correct
- rising edge
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种延时控制方法、采样控制方法及装置、采样系统，涉及电子领域，自适应的调节存储器与电路板的匹配度，从而简化存储器与电路板的匹配过程。所述延时控制方法包括逻辑电路，用于生成多个延时触发信息；与存储器和逻辑电路连接的延时电路，用于在多个所述延时触发信息作用下控制用于采集存储器所存储的数据的采样延时时间。所述采样控制方法应用上述延时控制方法。本发明提供的延时控制方法及装置、采样控制方法及装置、采样系统用于存储器数据采集中。
Description
技术领域
本发明涉及电子领域，具体涉及一种延时控制方法、采样控制方法及装置、采样系统。
背景技术
现有电子产品一般包括控制器以及与控制器交互的存储器，存储器用于存储相关数据，控制器用于根据存储器所存储的相关数据执行电子产品所实现的功能；存储器所存储的相关数据不仅包括电子产品采集的原始数据、计算机程序，还可以包括中间运行结果和最终运行结果等相关数据。
在电子产品更新换代中，会重新设计存储器和控制器，以更好的实现电子电平所具有的功能。如果所选用的存储器与控制器内的电路板的匹配度不高，使得控制器与存储器的对接接口时序有可能会变差，甚至出现读取数据不稳定的情况，导致更新换代后的电子产品无法达到预期性能。为此，一般会对控制器内的电路板所含有电路图进行重新布线，使得所选用的存储器与控制器内的电路板的匹配度达到要求，但是这种方式比较复杂，不利于电子产品的更新换代。
发明内容
本发明提供一种延时控制方法及装置、采样控制方法及装置、采样系统，以自适应的调节存储器与电路板的匹配度，从而简化存储器与电路板的匹配过程。
为了达到上述目的，本发明提供一种延时控制装置，该延时控制装置包括：
逻辑电路，用于生成多个延时触发信息；
与存储器和逻辑电路连接的延时电路，用于在多个所述延时触发信息作用下控制用于采集存储器所存储的数据的采样延时时间。
与现有技术相比，本发明提供的延时控制装置中，延时电路分别与存储器和逻辑电路连接，使得逻辑电路生成多个延时触发信息时，延时电路在多个所述延时触发信息作用下控制用于采集存储器所存储的数据的采样延时时间。基于此，当所选用的存储器与电路板的匹配度差时，可根据实际情况通过逻辑电路使得延时电路控制采集存储器所存储的数据的采样延时时间，使得存储器所获取的数据准确，这样就无需重新设计电路板，就能够使得所选用的存储器自适应的与电路板相匹配，从而简化了存储器与电路板的匹配过程。
本发明还提供了一种延时控制方法，应用上述延时控制装置，所述延时控制方法包括：
逻辑电路生成延时触发信息；
延时电路在所述延时触发信息作用下控制用于采集存储器所存储的数据的采样延时时间；
延时电路控制逻辑电路更新延时触发信息。
与现有技术相比，本发明提供的延时控制方法的有益效果与上述延时控制装置的有益效果相同，在此不做赘述。
本发明还提供了一种采样控制方法，应用上述延时控制装置，所述采样控制方法包括：
监控延时电路的采样延时时间；在延时电路的采样延时时间的控制下读取存储器内目标地址所存储的数据，获得测试数据；
根据读取所述存储器内目标地址所存储的数据的方式和所述采样延时时间，获得采样策略；判断所述测试数据与标准数据是否匹配，获得匹配性标签，将所述匹配性标签以及采样策略储至数据库内；
根据所述数据库内的匹配性标签选择采样策略作为目标采样策略，所述目标采样策略包括采样方式和采样延时时间。
与现有技术相比，本发明提供的采样控制方法中，在延时电路的采样延时时间的控制下读取存储器内目标地址所存储的数据，获得测试数据；将所获得的测试数据与标准数据是否匹配，获得匹配性标签，并将匹配性标签以及所获得的采样策略和测试数据采样延时时间存储至数据库内，这样根据所述数据库内的匹配性标签就可以确定目标采样策略，使得目标采样策略包括采样方式和采样延时时间；当电路板读取存储器所存储的数据时，就可以利用目标采样策略对存储器内的数据进行采样，从而避免所选用的存储器与电路板匹配度差所导致的时序问题和信号不稳定问题。
本发明还提供了一种采样控制装置，应用上述延时控制装置，所述采样控制装置包括：
与逻辑电路和延时电路连接的收发单元，用于在延时电路的采样延时时间的控制下读取存储器内目标地址所存储的数据，获得测试数据；以及监控延时电路的采样延时时间；
处理单元，用于根据读取所述存储器内目标地址所存储的数据的方式和所述采样延时时间，获得采样策略；判断所述测试数据与标准数据是否匹配，获得匹配性标签，将所述匹配性标签以及采样策略储至数据库内；根据所述数据库内的匹配性标签选择采样策略作为目标采样策略，所述目标采样策略包括采样方式和采样延时时间。
与现有技术相比，本发明提供的采样控制装置的有益效果与上述采样控制方法的有益效果相同，在此不做赘述。
本发明还提供了一种采样系统，该采样系统包括：
存储器；
上述延时控制装置，所述延时控制装置所包括的逻辑电路的信号输出接口与所述存储器的信号输入接口连接，所述延时控制装置所包括的延时电路的信号输入接口与所述存储器的信号输出接口连接；
上述采样控制装置，所述采样控制装置所包括的收发单元与所述逻辑电路的信号输入接口和所述延时电路的信号输出接口连接。
与现有技术相比，本发明提供的采样系统的有益效果与上述延时控制装置和采样控制装置的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的采样系统的结构框图一；
图2为本发明实施例提供的采样系统结构框图二；
图3为本发明实施例中延时电路的结构示意图一；
图4为本发明实施例中延时电路的结构示意图二
图5为本发明实施例提供的延时控制方法的流程图一；
图6为本发明实施例提供的延时控制方法的流程图二；
图7为本发明实施例提供的延时控制方法的流程图三；
图8为本发明实施例提供的采样控制方法的流程图一；
图9为本发明实施例提供的采样控制方法的流程图二；
图10为本发明实施例提供的采样控制方法的流程图三；
图11为本发明实施例提供的采样控制方法的流程图四；
图12为本发明实施例提供的采样控制终端的硬件架构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种采样系统，其可完成存储器在上电，切频以及工作过程中，对存储器的数据读取窗口进行调整，使电路板能够正确采样。该采样系统包括延时控制装置100、采样控制装置200以及存储器300，延时控制装置100与电路板400连接，延时控制装置100和采样控制装置200和存储器300可集成在一个芯片中，也可以单独设置。采样控制装置200用于设定目标采样策略，根据目标采样策略读取存储器300所存储的数据，延时控制装置100根据目标采样策略控制电路板400读取存储器300所存储的数据。下面结合附图对本发明实施例提供的采样系统的各个部分进行详细说明。
如图2和图5所示，本发明实施例提供一种延时控制装置100，该延时控制装置100包括：
逻辑电路110，用于生成多个延时触发信息；该逻辑电路110可以为状态机，也可以为计数器，当然也可以是其他可设置触发信号的器件。
与存储器300和逻辑电路110连接的延时电路120，用于在多个延时触发信息作用下控制用于采集存储器300所存储的数据的采样延时时间。
基于上述延时控制装置100可知，延时电路120分别与存储器300和逻辑电路110连接，使得逻辑电路110生成多个延时触发信息时，延时电路120在多个所述延时触发信息作用下控制存储器300所存储的数据的采样延时时间。基于此，当所选用的存储器300与电路板的匹配度差时，可根据实际情况通过逻辑电路110使得延时电路120控制存储器300所存储的数据的采样延时时间，使得从存储器300所采集的数据准确，这样就无需重新设计电路板，就能够使得所选用的存储器300自适应的与电路板相匹配，从而简化了存储器300与电路板的匹配过程。
在一些实施例中，如图2和图5所示，上述逻辑电路110的信号输出接口还与存储器300的信号输入接口连接，使得逻辑电路110还用于向存储器300提供数据地址，延时电路120按照该数据地址采集存储器300所存储的数据。如果电路板400对存储器300所存储的数据进行采样，可将电路板400与延时电路120的信号输出接口连接。
在一些实施例中，如图2所示，上述延时电路120的信号输出接口与逻辑电路110的信号输入端口连接，以使得在一次数据采集完成后，可控制逻辑电路110自动更新延时触发信息。
在一些实施例中，如图3所示，上述延时电路120包括N个开关器件以及串接在一起的M个延时器；逻辑电路110的信号输出接口与N个开关器件的控制端连接，以使得逻辑电路110可控制N个开关器件的闭合和打开。
第1个延时器的信号输入接口与存储器300的信号输出接口连接，以保证存储器300所存储的数据可传送至延时电路120进行采集。第M个延时器的信号输出接口还与逻辑电路110的信号输入接口连接，使得在延时电路120完成一个采样延时时间的数据采集时，可控制逻辑电路110更新延时触发信息；至于开关器件和延时器的种类，则可根据实际情况设定。当然，为了方便逻辑电路110控制开关器件，这些开关器件应当为电磁开关器件；延时器可以选择模拟延时器，数字延时器等，在此不做限定。另外，如果电路板400进行采样时，则电路板400应当与第M个延时器的信号输出接口连接。
其中，M个延时器与N个开关器件之间的连接关系满足：第1个延时器的信号输入端口与第M个延时器的信号输出端口通过第1个开关器件连接，第i个延时器的信号输出接口与第M-i+1个延时器的信号输入接口通过第i+1个开关器件连接，i为大于等于2小于等于M的整数，M＝2(N-1)，M、N均为大于等于2的整数。至于M和N的大小具体可根据所需延时的时间长短决定，如N＝16、31或49，M＝30、60或96，当然不仅限于此。
当第i+1个开关器件处在打开状态，则第i个延时器与第M-i+1个延时器处在断开状态；当第i+1个开关器件处在闭合状态，则第i个延时器与第M-i+1个延时器电连接，即第1个延时器至第i个延时器、第M-i+1个延时器至第M个延时器串联在一起，构成第一串联延时电路。设每个延时器的延时时间为Td，则该第一串联延时电路的采样延时时间为2iTd。
例如：图3示出了一种延时电路120，该延时电路120包括16个开关器件和30个延时器。第1个延时器121的信号输入接口与第30个延时器的信号输出接口通过第1个开关器件K1连接，第1个延时器121的信号输出接口与第30个延时器的信号输入接口通过第2个开关器件K2连接，第2个延时器122的信号输出接口与第29个延时器的信号输入接口通过第3个开关器件K3连接，第3个延时器123的信号输出接口与第28个延时器1228的信号输入接口通过第4个开关器件K4连接，第4个延时器124的信号输出接口与第27个延时器1227的信号输入接口通过第5个开关器件K5连接，第5个延时器125的信号输出接口与第26个延时器1226的信号输入接口通过第6个开关器件K6连接，第6个延时器126的信号输出接口与第25个延时器1225的信号输入接口通过第7个开关器件K7连接，第7个延时器127的信号输出接口与第24个延时器1224的信号输入接口通过第8个开关器件K8连接，……，第13个延时器的信号输出接口与第18个延时器的信号输入接口通过第14个开关器件K14连接，第14个延时器1214的信号输出接口与第17个延时器1217的信号输入接口通过第15个开关器件K15连接，第15个延时器的信号输出接口与第16个延时器的信号输入接口通过第16个开关器件连接。
图3中第5个开关器件K5处在闭合状态，其他开关器件处在打开状态，使得第4个延时器124的信号输出接口与第27个延时器1227的信号输入接口连接之间电连接，此时第1个延时器121至第4个延时器124、第27个延时器1227至第30个延时器1230串联在一起，形成第一串联延时电路。假设每个延时器的延时时间为Td，则该第一串联延时电路的采样延时时间为8Td。表1示出了不同开关器件处在闭合状态下第一串联延时电路的采样延时时间列表。
表1不同开关器件处在闭合状态下第一串联延时电路的采样延时时间列表
| 闭合开关器件编号 | 采样延迟时间 | 闭合开关器件编号 | 采用延迟时间 |
| 1 | 0 | 9 | 16Td |
| 2 | 2Td | 10 | 18Td |
| 3 | 4Td | 11 | 20Td |
| 4 | 6Td | 12 | 22Td |
| 5 | 8Td | 13 | 24Td |
| 6 | 10Td | 14 | 26Td |
| 7 | 12Td | 15 | 28Td |
| 8 | 14Td | 16 | 30Td |
由表1可以看出，两个用于采集存储器所存储的数据的采样延时时间的差值是2nTd，n为大于等于1的整数。
在一些实施例中，如图4所示，上延时电路120包括信号线L、N个开关器件以及串接在一起的M个延时器；逻辑电路110的信号输出接口与N个开关器件的控制端相连，使得逻辑电路110可控制N个开关器件的闭合和打开；第1个延时器的信号输入接口与存储器300的信号输出接口连接，使得存储器300所存储的数据可传输至延时电路120；信号线L的信号输出接口与逻辑电路110的信号输入接口连接，使得在延时电路120完成一个采样延时时间的数据采集时，可控制逻辑电路110更新延时触发信息。
M个延时器与N个开关器件之间的连接关系满足：第i个延时器的信号输入接口与信号线L的信号输入接口通过第i个开关器件连接，第M个延时器的信号输出接口与信号线L的信号输出接口通过第N个开关器件连接；如果电路板400进行采样时，则电路板400应当与第M个延时器的信号输出接口连接。其中，M＝N-1，i为大于等于1小于等于M的整数，M、N均为大于等于2的整数。至于M和N的大小具体可根据所需延时的时间长短决定，如N＝16、31或49，M＝15、30或48，当然不仅限于此。
当第i个开关器件处在闭合状态时，第1个延时器至第i-1个延时器串联在一起，构成第二串联延时电路，第i-1个延时器与信号线L处在电连接状态，以保证存储器300所存储的数据可传送至信号线L。若每个延时器的延时时间为Td，该第二串联延时电路的采样延时时间为(i-1)Td。
图4示出了一种延时电路120，该延时电路120包括信号线L、16个开关器件和15个延时器。第1个延时器121的信号输入接口与信号线L的信号输入接口通过第1个开关器件K1连接，第2个延时器122的信号输入接口与信号线L的信号输入接口通过第2个开关器件K2连接，第3个延时器123的信号输入接口与信号线L的信号输入接口通过第3个开关器件K3连接，第4个延时器124的信号输入接口与信号线L的信号输入接口通过第4个开关器件K4连接，第5个延时器125的信号输入接口与信号线L的信号输入接口通过第5个开关器件K5连接，第6个延时器126的信号输入接口与信号线L的信号输入接口通过第6个开关器件K6连接，第7个延时器127的信号输入接口与信号线L的信号输入接口通过第7个开关器件K7连接，第8个延时器128的信号输入接口与信号线L的信号输入接口通过第8个开关器件K8连接，……，第14个延时器1214的信号输入接口与信号线L的信号输入接口通过第14个开关器件K14连接，第15个延时器1215的信号输入接口与信号线L的信号输入接口连接，第15个延时器的信号输出接口与信号线L的信号输出接口通过第16个开关器件K16连接。图4中第8个开关器件K8处在闭合状态，其他开关器件处在打开状态，此时第1个延时器121至第7个延时器127串联在一起，构成第二串联延时电路。第二串联延时电路的采样延时时间为7Td。表2示出了不同开关器件处在闭合状态下第二串联延时电路的采样延时时间。
表2不同开关器件处在闭合状态下第二串联延时电路的采样延时时间列表
| 闭合开关器件编号 | 采样延迟时间 | 闭合开关器件编号 | 采用延迟时间 |
| 1 | 0 | 9 | 8Td |
| 2 | Td | 10 | 9Td |
| 3 | 2Td | 11 | 10Td |
| 4 | 3Td | 12 | 11Td |
| 5 | 4Td | 13 | 12Td |
| 6 | 5Td | 14 | 13Td |
| 7 | 6Td | 15 | 14Td |
| 8 | 7Td | 16 | 15Td |
由表2可以看出，两个用于采集存储器所存储的数据的采样延时时间的差值是nTd，n为大于等于1的整数。
对比图3和图4所示的两种延时电路120，并结合表1和表2的采样延时时间可知，闭合同样编号的开关器件，图3所示的采样延时时间是图4所示的采样延时时间的2倍，其延迟时间粒度相对较大。同时，在逻辑电路110控制各个开关器件时，在同一时刻，N个开关器件中应当保证一个开关器件闭合，其他开关器件打开，这样就能够保证每次所采集的数据不受到干扰。
在一些实施例中，上述延时触发信息包括第一触发信号和第二触发信号，第一触发信号用于触发N个开关器件中的第t个开关器件处在闭合状态，第二触发信号用于触发向N个开关器件中除第t个开关器件外其他开关器件处在打开状态，t为大于等于1小于等于N的整数。
如图2和图5所示，本发明实施例还提供了一种延时控制方法，应用上述时采样装置，该延时控制方法包括：
步骤S110：逻辑电路110生成延时触发信息；
步骤S120：延时电路120在延时触发信息控制下控制用于采集存储器300所存储的数据的采样延时时间；
步骤S130：控制逻辑电路110更新延时触发信息。
与现有技术相比，本发明实施例提供的延时控制方法的有益效果与上述延时控制装置100的有益效果相同，在此不做赘述。
在一些实施例中，如图2和图6所示，当上述延时电路120采用如图3所示的延时电路时，该延时电路120包括N个开关器件和M个延时器，M＝2(N-1)，具体结构参见前文描述。此时延时电路120在所述延时触发信息控制下采集存储器300所存储的数据包括：
步骤S121a：在第i+1延时触发信息的控制下控制N个开关器件中第i+1个开关器件处在闭合状态，其他开关器件处在打开状态，使得第1个延时器121至第i个延时器、第M-i+1个延时器至第M个延时器形成串联延时电路120；
步骤S122a：利用串联延时电路120控制用于采集存储器300所存储的数据的采样延时时间，使得所述串联延时电路120的采样延时时间为2i×Td。
在一些实施例中，如图2和图7所示，当上述延时电路120采样如图4所示的延时电路120时，该延时电路120包括信号线L、N个开关器件以及M个延时器，M＝N-1，具体结构参见前文。此时延时电路120在所述延时触发信息控制下采集存储器300所存储的数据包括：
步骤S121b：在第i+1延时触发信息的控制下控制N个开关器件中第i+1个开关器件处在闭合状态，其他开关器件处在打开状态，使得第1个延时器121至第i个延时器形成串联延时电路120；
步骤S122b：利用所述串联延时电路120控制用于采集存储器300存储的数据的采样延时时间，使得串联延时电路120的采样延时时间为Td×(i-1)。
可以理解的是，每个延时触发信息包括第一触发信号和第二触发信号；此时在第i+1延时触发信息的控制下N个开关器件中第i+1个开关器件处在闭合状态，其他开关器件处在打开状态包括：
在第一触发信号的控制下触发N个开关器件中的第i+1个开关器件处在闭合状态，在第二触发信号的触发下触发向所述N个开关器件中除第i+1个开关器件外其他开关器件处在打开状态。
在一些实施例中，如图2和图5所示，上述逻辑电路110生成延时触发信息前，上述延时控制方法还包括：
步骤S001：逻辑电路110向存储器300写入数据地址。
如图2和图8所示，本发明实施例还提供了一种采样控制方法，应用上述延时控制装置100，该采样控制方法可上电过程启动，也可在工作过程时启动。当上电过程启动，此时无需外部控制，采样控制方法自动启动。当工作过程启动，系统已经工作一段时间，工作环境发生了一定的变化，导致采样数据的真实性有所降低。例如：系统没有工作时，系统温度比较低，当系统工作一段时间后，系统温度有所上升，导致采样数据的信号强度有所变化，使得上电过程启动所选择的采样延时时间不准确，即采样数据的采样窗口发生变化。此时，需要向执行采样控制方法的硬件设备一个触发信号，以重新启动采样延时功能，选择合适的采样窗口(选择合适的采样延时时间)。当然，为了避免外部存储器300对执行采样控制方法的硬件设备的影响，在系统不操作外部存储器300的时候启动。具体的，该采样控制方法包括：
步骤S220：监控延时电路120的采样延时时间；当延时电路120为图1所示的延时电路120时，可直接监控开关器件的状态，而鉴于每个采样延时时间对应一个闭合的开关器件，因此，从所监控的开关器件中选择处在闭合状态的开关器件，并根据闭合状态的开关器件，确定采样延时时间。另外，由于延时触发信息与采样延时时间一一对应，因此，也可以监控逻辑电路110每次所产生的延时触发信息，并对其进行分析，确定采样延时时间。
在延时电路120的采样延时时间的控制下读取存储器300内目标地址所存储的数据，获得测试数据。当目标地址为复位默认值，在使用存储器300时，需要避开此目标地址，或者使用过程中修改此地址。
可以理解的是，延时电路120的采样延时时间更新后，监控的延时电路120的采样延时时间同样更新，所采集的测试数据相应更新。
步骤S230：根据读取存储器300内目标地址所存储的数据的方式和采样延时时间，获得采样策略；判断测试数据与标准数据是否匹配，获得匹配性标签。例如：若测试数据与标准数据匹配，则匹配性标签设定为1，否则匹配性标签设定为2。
标准数据实质是提前设定的目标地址所存储的默认数据，由于所选用的存储器300与电路板的匹配性不好，使得存储器300与电路板之间的数据接口的时序变差，如时序信号的强度发生变化，或时序信号的频率发生变化，导致所读取存储器300内目标地址所存储的数据出现波动。
上述标准数据可以根据实际情况设定，如：该标准数据是一串比特流，以16bit为例：16’b1001_1001_1010_1010，16’b0110_0110_0101_0101；比特流中01交错的情况有多次重复防止一次采错误判。1100的数据防止在采样正确的情况下，还能够判断出是否发生了周期整数倍的偏移情况。
步骤S240：将匹配性标签和采样策略存储至数据库内；数据库可通过寄存器等暂时存储。由于延时电路120的采样延时时间在逻辑电路110的控制下发生周期性变化，因此，该数据库内存储的匹配性标签和采样策略的数量均为多个。
步骤S250：根据数据库内的匹配性标签选择采样策略作为目标采样策略，该目标采样策略包括采样方式和采样延时时间。
基于上述采样控制方法可知，在延时电路120的采样延时时间的控制下读取存储器300内目标地址所存储的数据，获得测试数据；将所获得的测试数据与标准数据是否匹配，获得匹配性标签，并将匹配性标签以及所获得的采样策略和测试数据采样延时时间存储至数据库内，这样根据所述数据库内的匹配性标签就可以确定目标采样策略，使得目标采样策略包括采样方式和采样延时时间；当电路板读取存储器300所存储的数据时，就可以利用目标采样策略对存储器300内的数据进行采样，从而避免所选用的存储器300与电路板匹配度差所导致的时序问题和信号不稳定问题。
可以理解的是，上述延时电路120的采样延时时间不管如何发生变化，上述目标地址均不会发生变化，也就是说，每次采样的数据地址均是一样的，区别仅在于每次采样因为匹配性、环境因素等问题，使得所采集的数据有所区别。
当然，上述延时电路120不会一直的产生采样延时时间，当一个周期完成后，应当结束延时电路120延时，然后根据数据库内的匹配性标签选择采样策略作为目标采样策略，该目标采样策略包括采样方式和采样延时时间。也就是说，在延时电路120的采样延时时间的控制下读取存储器300内目标地址所存储的数据，获得测试数据后，需要判断是否遍历延时电路120的采样延时时间，如果是，则停止读取数据，否则继续监控延时电路120的采样延时时间并读取数据。
例如：确认上述延时电路120的采样延时时间遍历是否完成，可以通过判断上述延时电路120所包括的开关器件是否均被闭合过一次，如果均被闭合过一次，纳米说明延时电路120的采样延时时间完成遍历，否则，未完成遍历。
在一些实施例中，如图2和图8所示，当需要控制延时电路120开始调节采样延时时间时，在监控延时电路120的采样延时时间前，上述采样控制方法还包括：
步骤S210：向逻辑电路110传送触发控制信息，该触发控制信号用于触发逻辑电路110生成延时触发信息；同时，还向存储器300传送数据地址信息，向存储器300传送数据地址信息时，可以是直接将数据地址信息写入存储器300，也可以是通过上述逻辑电路110写入存储器300。
在一些实施例中，如图2和图9所示，上述匹配性标签包括正确标签或错误标签，根据数据库内的匹配性标签确定目标采样策略包括：
步骤S251：对数据库内所存储的匹配性标签进行排序，获得匹配性标签序列，使得匹配性标签序列中的匹配性标签按照采样延时时间的大小顺序排序；
步骤S252：根据匹配性标签序列，获得K组排序连续的正确标签；
步骤S253：判断K与1的大小关系；
若K＝1，说明匹配性标签序列中只存在一组连续的正确标签，此时执行步骤S254；若K为大于等于2的整数，说明匹配性标签序列中存在至少两组连续的正确性标签，此时执行步骤S255。
步骤S254：从排序连续的正确标签中选择目标正确标签。
步骤S255：从K组排序连续的正确标签中选择正确标签数量最多的一组作为排序连续的待选正确标签，从排序连续的待选正确标签选择目标正确标签；由于排序连续的待选正确标签中正确标签数量最多，也就是说在排序连续的待选正确标签选择的目标正确标签所对应的数据的准确度更高。
步骤S256：根据所目标正确标签从所述数据库查找目标采样策略。
示例性的，当排序连续的待选正确标签数量为大于等于3的奇数，则上述目标正确标签的序号Raim满足：Rmax-Raim＝Raim-Rmin，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号。
当Rmax-Raim＝Raim-Rmin，选择排序连续的待选正确标签组中，正确标签的序号居中的正确标签作为目标正确标签，根据该目标正确标签从数据库查找的目标采样策略最佳。例如：当排序连续的待选正确标签数量为3个，则排序连续的待选正确标签的序号为5、6、7，则选择序号为6的正确标签作为目标正确标签。
示例性的，当排序连续的待选正确标签数量为偶数，则上述目标正确标签的序号Raim满足：Rmax-Raim＝Raim-Rmin+1，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号。
当Rmax-Raim＝Raim-Rmin+1，选择排序连续的待选正确标签中，正确标签的序号居中靠前的正确标签作为目标正确标签，根据该目标正确标签从数据库查找最佳的目标采样策略。当排序连续的待选正确标签数量为4个，则排序连续的待选正确标签的序号为8、9、10、11，则选择序号为9的正确标签作为目标正确标签。
如果采用上升沿采样或下降沿采样的方式，采样时间为T，而如果采用上升沿采样和下降沿采样同时进行的方式，采样时间为T/2。基于此，为了缩短采样时间，提高采样速度，可采用上升沿采样和下降沿采样同时进行的方式读取延时电路120采集的存储器300内目标地址所存储的数据。具体而言，如图2和图10所示，读取延时电路120采集的存储器300内目标地址所存储的数据，获得测试数据包括：
步骤S221：采用上升沿采样的方式读取延时电路120采集的存储器300内目标地址所存储的数据，获得上升沿测试数据，采用下降沿采样的方式读取延时电路120采集的存储器300内目标地址所存储的数据，获得下降沿测试数据；
相应的，如图2和图10所示，根据读取所述存储器300内目标地址所存储的数据的方式和采样延时时间，获得采样策略包括：
步骤S231：根据上升沿采样方式和采样延时时间，获得上升沿采样策略；根据下降沿采样方式和采样延时时间，获得下降沿采样策略。
相应的，如图2和10所示，判断测试数据与标准数据是否匹配，获得匹配性标签包括：
步骤S232：判断上升沿测试数据与标准数据是否匹配，获得上升沿匹配性标签，该上升沿匹配性标签包括上升沿正确标签或上升沿错误标签；该步骤S232与步骤S231同时执行，或依次执行均可。
判断下降沿测试数据与标准数据是否匹配，获得下降沿匹配性标签，下降沿匹配性标签包括下降沿正确标签或下降沿错误标签。
相应的，如图2和10所示，将所述匹配性标签以及采样策略储至数据库内包括：
步骤S241：将上升沿匹配性标签、下降沿匹配性标签、上升沿采样策略和下降沿采样策略存储至数据库内。
相应的，如图2和10所示，对数据库内所存储的匹配性标签进行排序，获得匹配性标签序列包括：
步骤S2511：对数据库内所存储的上升沿匹配性标签进行排序，获得上升沿匹配性标签序列，使得匹配性标签序列中的上升沿匹配性标签序列按照采样延时时间的大小顺序排序；
步骤S2512：对数据库内所存储的下降沿匹配性标签进行排序，获得下降沿匹配性标签序列，使得匹配性标签序列中的下降沿匹配性标签序列按照采样延时时间的大小顺序排序。该步骤S2512与步骤S2511可同时执行，也可以依序执行。
相应的，如图2和10所示，根据匹配性标签序列，获得K组排序连续的正确标签包括：
步骤S2521：根据上升沿匹配性标签序列，获得K1组排序连续的上升沿正确标签。
步骤S2522：根据下降沿匹配性标签序列，获得K2组排序连续的下降沿正确标签；该步骤S2522与步骤S2521可同时执行，也可以依序执行。
相应的，如图2和11所示，上述判断K与1的大小关系包括：
步骤S2531：判断K1、K2与1之间的大小关系；
若K1＝K2＝1，说明上升沿采样和下降沿采样均只有一组连续的正确标签，此时执行步骤S254。
步骤S254：从排序连续的正确标签中选择目标正确标签具体包括：
步骤S2541：判断排序连续的上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系；
若排序连续的上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，则满足图11所示的条件A1，说明上升沿采样的数据正确率比较高，此时执行步骤S2542。
若排序连续的上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，则满足图11所示的条件A2，说明下降沿采样的数据正确率比较高，此时执行步骤S2543。
步骤S2542：由于排序连续的上升沿正确标签只有一组，因此，只需从所述排序连续的上升沿正确标签选择目标上升沿正确标签即可。
步骤S2543：由于排序连续的下降沿正确标签只有一组，因此，只需从所述排序连续的下降沿正确标签选择目标下降沿正确标签即可。
若K1＝1，K2为大于等于2的整数，无法直接比较排序连续的上升沿正确标签数量与排序连续的下降沿正确标签数据，此时执行步骤S2551a。
步骤S2551a：从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签。
步骤S2552a：判断排序连续的上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系。
若排序连续的上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，则满足图11所示的条件B11，说明采用上升沿采样的方式采样的数据正确率比较高，此时执步骤S2553a。
若排序连续的上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，则满足图11所示的条件B12，说明采用下降沿采样的数据的正确率比较高，此时执行步骤S2554a。
执行步骤S2553a：从排序连续的上升沿正确标签选择目标上升沿正确标签。
执行步骤S2554a：从排序连续的待选下降沿正确标签选择目标下降沿正确标签。
若K1为大于等于2的整数，K1＝1，无法直接比较排序连续的上升沿正确标签数量与排序连续的下降沿正确标签数据，执行步骤S2551b。
步骤S2551b：从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签。
步骤S2552b：判断排序连续的待选上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系。
若排序连续的待选上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，则满足图11所示的条件B21，说明采用上升沿采样的方式采样的数据正确率比较高，此时执行步骤S2553b。
若排序连续的待选上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，则满足图11所示的条件B22，说明采用下降沿采样的数据的正确率比较高，此时执行步骤S2554b。
步骤S2553b：从排序连续的待选上升沿正确标签选择目标上升沿正确标签。
步骤S2554b：从排序连续的下降沿正确标签选择目标下降沿正确标签。
若K1和K2均为大于等于2的整数，此时无法直接比较排序连续的上升沿正确标签数量与排序连续的下降沿正确标签数据，执行步骤S2551c。
步骤S2551c：从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签，从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签。
步骤S2552c：判断排序连续的待选上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系。
若排序连续的待选上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，则满足图11所示的条件B31，说明采用上升沿采样的方式采样的数据正确率比较高，此时执行步骤S2553c。
若排序连续的待选上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，则满足图11所示的条件B32，说明采用下降沿采样的方式采样的数据正确率比较高，此时执行步骤S2554c。
步骤S2553c：从排序连续的待选上升沿正确标签选择目标上升沿正确标签。
步骤S2554c：从排序连续的待选下降沿正确标签选择目标下降沿正确标签。
下面结合表3给出K1＝2，K2＝1时选择目标正确标签的过程，以下仅用于举例，不在于限定。
表3数据采样比较结果
| bit | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| 正沿 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 负沿 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 |
由表3可以看出：上升沿采样有两组排序连续的正确标签，其中序号为1-4的正确标签连续，且上升沿采样的正确标签的数量为4个，因此，将序号1-4的正确标签作为排序连续的待选标签；负沿采样只有一组排序连续的正确标签，其序号从7到11，且下降沿采样的正确标签的数量为5个。按照前文步骤S2551b-步骤S2554c的目标正确标签的确定方式，可知选择目标下降沿正确标签。
如图2和图8所示，本发明实施例还提供了一种采样控制装置200，应用上述延时控制装置100，该采样控制装置200包括：
与逻辑电路110和延时电路120连接的收发单元210，用于监控延时电路120的采样延时时间，以及在延时电路120的采样延时时间的控制下读取存储器300内目标地址所存储的数据，获得测试数据。
若采样延时时间通过采集逻辑电路110的延时触发信息，那么收发单元210应当与逻辑电路110的信号输出接口电连接；若采样延时时间通过监控开关器件的闭合状态，则收发单元210与各个开关器件电连接。同时，收发单元210还与延时电路120的信号输出接口，以利用延时电路120读取存储器300所存储的数据。
处理单元220，用于根据读取所述存储器300内目标地址所存储的数据的方式和所述采样延时时间，获得采样策略；判断所述测试数据与标准数据是否匹配，获得匹配性标签，将所述匹配性标签以及采样策略储至数据库内；根据所述数据库内的匹配性标签选择采样策略作为目标采样策略，所述目标采样策略包括采样方式和采样延时时间。
与现有技术相比，本发明实施例提供的采样控制装置200的有益效果与上述采样控制方法的有益效果相同，在此不做赘述。
在一些实施例中，如图2和图8所示，上述收发单元210还用于监控延时电路120的采样延时时间前，向逻辑电路110传送触发控制信息，所述触发控制信号用于触发逻辑电路110生成延时触发信息；以及向存储器300传送数据地址信息。此时收发单元210与逻辑电路110的信号输入接口连接。
在一些实施例中，如图2和图9所示，上所述匹配性标签包括正确标签或错误标签，上述处理单元220具体用于对所述数据库内所存储的匹配性标签进行排序，获得匹配性标签序列，使得所述匹配性标签序列中的匹配性标签按照采样延时时间的大小顺序排序；根据所述匹配性标签序列，获得K组排序连续的正确标签；若K＝1，从排序连续的正确标签中选择目标正确标签；若K为大于等于2的整数，从K组排序连续的正确标签中选择正确标签数量最多的一组作为排序连续的待选正确标签，从排序连续的待选正确标签选择目标正确标签；根据所述目标正确标签从所述数据库查找目标采样策略。
在一些实施例中，当排序连续的待选正确标签数量为奇数，所述目标正确标签的序号Raim满足：Rmax-Raim＝Raim-Rmin，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号；
当排序连续的待选正确标签的数量为偶数，所述目标正确标签的序号Raim满足Rmax-Raim＝Raim-Rmin+1，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号。
当排序连续的待选正确标签的数量为偶数，所述目标正确标签的序号Raim满足Rmax-Raim＝Raim-Rmin+1，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号。
在一些实施例中，如图2和图10所示，上述收发单元210具体用于：采用上升沿采样的方式读取延时电路120采集的存储器300内目标地址所存储的数据，获得上升沿测试数据，采用下降沿采样的方式读取延时电路120采集的存储器300内目标地址所存储的数据，获得下降沿测试数据；
如图2、图10和图11所示，上述处理单元220具体用于根据上升沿采样方式和采样延时时间，获得上升沿采样策略；根据下降沿采样方式和采样延时时间，获得下降沿采样策略；以及，
判断所述上升沿测试数据与标准数据是否匹配，获得上升沿匹配性标签，所述上升沿匹配性标签包括上升沿正确标签或上升沿错误标签；以及，
判断所述下降沿测试数据与标准数据是否匹配，获得下降沿匹配性标签，所述下降沿匹配性标签包括下降沿正确标签或下降沿错误标签；以及，
将所述上升沿匹配性标签、所述下降沿匹配性标签、上升沿采样策略和下降沿采样策略存储至数据库内；以及，
对所述数据库内所存储的上升沿匹配性标签进行排序，获得上升沿匹配性标签序列，使得所述匹配性标签序列中的上升沿匹配性标签序列按照采样延时时间的大小顺序排序；
对所述数据库内所存储的下降沿匹配性标签进行排序，获得下降沿匹配性标签序列，使得所述匹配性标签序列中的下降沿匹配性标签序列按照采样延时时间的大小顺序排序；
所述根据所述匹配性标签序列，获得K组排序连续的正确标签包括：
根据所述上升沿匹配性标签序列，获得K1组排序连续的上升沿正确标签；
根据所述下降沿匹配性标签序列，获得K2组排序连续的下降沿正确标签；
若K1＝K2＝1，所述从排序连续的正确标签中选择目标正确标签包括：
判断排序连续的上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系；若排序连续的上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，从所述排序连续的上升沿正确标签选择目标正确标签；若排序连续的上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，从所述排序连续的下降沿正确标签选择目标正确标签；
若K1＝1，K2为大于等于2的整数，从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签，判断排序连续的上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系，若排序连续的上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，从所述排序连续的上升沿正确标签选择目标上升沿正确标签；若排序连续的上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选下降沿正确标签选择目标下降沿正确标签；
若K1为大于等于2的整数，K1＝1，从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签，判断排序连续的待选上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系，若排序连续的待选上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，从所述排序连续的待选上升沿正确标签选择目标上升沿正确标签；若排序连续的待选上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，从所述排序连续的下降沿正确标签选择目标下降沿正确标签；
若K1和K2均为大于等于2的整数，从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签，从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签，判断排序连续的待选上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系，若排序连续的待选上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选上升沿正确标签选择目标上升沿正确标签；若排序连续的待选上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选下降沿正确标签选择目标下降沿正确标签。
如图1和图2所示，本发明实施例还提供一种采样系统，该采样系统包括：
存储器300；
上述延时控制装置100，该延时控制装置100所包括的逻辑电路110的信号输出接口与存储器300的信号输入接口连接，该延时控制装置100所包括的延时电路120的信号输入接口与存储器300的信号输出接口连接；
上述采样控制装置200，该采样控制装置200所包括的收发单元210与逻辑电路110的信号输入接口和延时电路120的信号输出接口连接。
与现有技术相比，本发明实施例提供的采样系统的有益效果与上述采样控制装置200的有益效果相同，在此不做赘述。
当上述延时电路120采用图3所示的结构，上述延时电路120的信号输出接口为第M个延时器。
当上述延时电路120采用图4所示的结构，上述延时电路120的信号输出接口为信号线L的信号输出接口。
当然，若采样延时时间通过采集逻辑电路110的延时触发信息，那么收发单元210应当与逻辑电路110的信号输出接口电连接；若采样延时时间通过监控开关器件的闭合状态，则收发单元210与各个开关器件电连接。同时，收发单元210还与延时电路120的信号输出接口，以利用延时电路120读取存储器300所存储的数据。
本发明实施例还提供了一种计算机存储介质，用于储存一个或多个计算机软件指令，其包含用于执行上述图像处理方法所设计的程序。
与现有技术相比，本发明实施例提供的计算机存储介质的有益效果与上述图像处理装置的有益效果相同，在此不做赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于上述计算机存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述计算机存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
如图12所示，本发明实施例还提供了一种采样控制终端500，该图像处理终端500包括收发器510、存储设备520、处理器530以及总线540；收发器510、存储设备520以及处理器530通过总线540彼此通信。
存储设备520用于存储多个指令以实现上述采样控制方法，处理器530用于执行所述多个指令以实现上述采样控制方法。
其中，本发明实施例所述的处理器530可以是一个处理器，也可以是多个处理元件的统称。例如，该处理器530可以是中央处理器(Central Processing Unit，简称CPU)，也可以是特定集成电路(Application Specific Integrated Circuit，简称ASIC)，或者是被配置成实施本发明实施例的一个或多个集成电路，例如：一个或多个微处理器(digitalsignal processor，简称DSP)，或，一个或者多个现场可编程门阵列(Field ProgrammableGate Array，简称FPGA)。
存储设备520可以是一个存储装置，也可以是多个存储元件的统称，且用于存储可执行程序代码等。且存储设备520可以包括随机存储器(RAM)，也可以包括非易失性存储器300(non-volatile memory)，例如磁盘存储器，闪存(Flash)等。
总线540可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。该总线540可以分为地址总线、数据总线、控制总线等。为便于表示，图12中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (23)
1.一种延时控制装置，其特征在于，包括：
逻辑电路，用于生成多个延时触发信息；
与存储器和逻辑电路连接的延时电路，用于在多个所述延时触发信息作用下控制用于采集存储器所存储的数据的采样延时时间。
2.根据权利要求1所述的延时控制装置，其特征在于，所述延时电路包括N个开关器件以及串接在一起的M个延时器，逻辑电路的信号输出接口与N个开关器件的控制端连接，第1个延时器的信号输入接口与所述存储器的信号输出接口连接，第M个延时器的信号输出接口还与逻辑电路的信号输入接口连接；
所述M个延时器与所述N个开关器件之间的连接关系满足：第1个延时器的信号输入端口与第M个延时器的信号输出端口通过第1个开关器件连接，第i个延时器的信号输出接口与第M-i+1个延时器的信号输入接口通过第i+1个开关器件连接，i为大于等于1小于等于N-1的整数，M＝2(N-1)，M、N均为大于等于2的整数。
3.根据权利要求2所述的延时控制装置，其特征在于，各个所述延时器的延时时间Td相同，两个用于采集存储器所存储的数据的采样延时时间的差值是2nTd，n为大于等于1的整数。
4.根据权利要求1所述的延时控制装置，其特征在于，所述延时电路包括信号线、N个开关器件以及串接在一起的M个延时器，第1个延时器的信号输入接口与存储器的信号输出接口连接，信号线的信号输出接口与逻辑电路的信号输入接口连接；逻辑电路的信号输出接口与N个开关器件的控制端相连；
所述M个延时器与所述N个开关器件之间的连接关系满足：第i个延时器的信号输入接口与信号线的信号输入接口通过第i个开关器件连接，第M个延时器的信号输出接口与信号线的信号输出接口通过第N个开关器件连接；M＝N-1，i为大于等于1小于等于M的整数，M、N均为大于等于2的整数。
5.根据权利要求4所述的延时控制装置，其特征在于，各个所述延时器的延时时间Td相同，两个用于采集存储器所存储的数据的采样延时时间的差值为nTd，n为大于等于1的整数。
6.根据权利要求1～5任一项所述的延时控制装置，其特征在于，所述逻辑电路的信号输出接口还与所述存储器的信号输入接口连接，所述逻辑电路还用于向存储器提供数据地址。
7.根据权利要求2～5任一项所述的延时控制装置，其特征在于，每个所述延时触发信息包括第一触发信号和第二触发信号，所述第一触发信号用于触发所述N个开关器件中的第t个开关器件处在闭合状态，所述第二触发信号用于触发向所述N个开关器件中除第t个开关器件外其他开关器件处在打开状态，t为大于等于1小于等于N的整数。
8.一种延时控制方法，其特征在于，应用权利要求1～7任一项所述延时控制装置，所述延时控制方法包括：
逻辑电路生成延时触发信息；
延时电路在所述延时触发信息作用下控制用于采集存储器所存储的数据的采样延时时间；
延时电路控制逻辑电路更新延时触发信息。
9.根据权利要求8所述的延时控制方法，其特征在于，当所述延时电路包括N个开关器件和M个延时器时，M＝2(N-1)；所述延时电路在所述延时触发信息控制下控制用于采集存储器所存储的数据的采样延时时间包括：
在第i+1延时触发信息的控制下控制N个开关器件中第i+1个开关器件处在闭合状态，其他开关器件处在打开状态，使得第1个延时器至第i个延时器、第M-i+1个延时器至第M个延时器形成串联延时电路；
利用所述串联延时电路控制用于采集存储器所存储的数据的采样延时时间，使得所述串联延时电路的采样延时时间为2i×Td。
10.根据权利要求8所述的延时控制方法，其特征在于，当所述延时电路包括信号线、N个开关器件以及M个延时器，M＝N-1，所述延时电路在所述延时触发信息控制下控制用于采集存储器所存储的数据的采样延时时间包括：
在第i+1延时触发信息的控制下控制N个开关器件中第i+1个开关器件处在闭合状态，其他开关器件处在打开状态，使得第1个延时器至第i个延时器形成串联延时电路；
利用所述串联延时电路控制用于采集存储器所存储的数据的采样延时时间，使得所述串联延时电路的采样延时时间为Td×(i-1)。
11.根据权利要求9或10所述延时控制方法，其特征在于，每个所述延时触发信息包括第一触发信号和第二触发信号；
所述在第i+1延时触发信息的控制下控制N个开关器件中第i+1个开关器件处在闭合状态，其他开关器件处在打开状态包括：
在所述第一触发信号的控制下触发控制所述N个开关器件中的第i+1个开关器件处在闭合状态，在所述第二触发信号的触发下触发向所述N个开关器件中除第i+1个开关器件外其他开关器件处在打开状态。
12.根据权利要求8～10任一项所述延时控制方法，其特征在于，所述逻辑电路生成延时触发信息前，所述延时控制方法还包括：逻辑电路向存储器写入数据地址。
13.一种采样控制方法，其特征在于，应用权利要求1～7任一项所述延时控制装置，所述采样控制方法包括：
监控延时电路的采样延时时间；在延时电路的采样延时时间的控制下读取存储器内目标地址所存储的数据，获得测试数据；
根据读取所述存储器内目标地址所存储的数据的方式和所述采样延时时间，获得采样策略；判断所述测试数据与标准数据是否匹配，获得匹配性标签，将所述匹配性标签以及采样策略存储至数据库内；
根据所述数据库内的匹配性标签选择采样策略作为目标采样策略，所述目标采样策略包括采样方式和采样延时时间。
14.根据权利要求13所述的采样控制方法，其特征在于，所述监控延时电路的采样延时时间前，所述采样控制方法还包括：
向逻辑电路传送触发控制信息，所述触发控制信号用于触发逻辑电路生成延时触发信息；
向存储器传送数据地址信息。
15.根据权利要求13所述的采样控制方法，其特征在于，所述匹配性标签包括正确标签或错误标签，所述根据所述数据库内的匹配性标签确定目标采样策略包括：
对所述数据库内所存储的匹配性标签进行排序，获得匹配性标签序列，使得所述匹配性标签序列中的匹配性标签按照采样延时时间的大小顺序排序；
根据所述匹配性标签序列，获得K组排序连续的正确标签；
若K＝1，从排序连续的正确标签中选择目标正确标签；
若K为大于等于2的整数，从K组排序连续的正确标签中选择正确标签数量最多的一组作为排序连续的待选正确标签，从排序连续的待选正确标签选择目标正确标签；
根据所述目标正确标签从所述数据库查找目标采样策略。
16.根据权利要求15所述的采样控制方法，其特征在于，当排序连续的待选正确标签数量为奇数，所述目标正确标签的序号Raim满足：Rmax-Raim＝Raim-Rmin，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号；
当排序连续的待选正确标签的数量为偶数，所述目标正确标签的序号Raim满足Rmax-Raim＝Raim-Rmin+1，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号。
17.根据权利要求15所述的采样控制方法，其特征在于，所述读取延时电路采集的存储器内目标地址所存储的数据，获得测试数据包括：
采用上升沿采样的方式读取延时电路采集的存储器内目标地址所存储的数据，获得上升沿测试数据，采用下降沿采样的方式读取延时电路采集的存储器内目标地址所存储的数据，获得下降沿测试数据；
所述根据读取所述存储器内目标地址所存储的数据的方式和所述采样延时时间，获得采样策略包括：
根据上升沿采样方式和采样延时时间，获得上升沿采样策略；根据下降沿采样方式和采样延时时间，获得下降沿采样策略；
所述判断所述测试数据与标准数据是否匹配，获得匹配性标签包括：
判断所述上升沿测试数据与标准数据是否匹配，获得上升沿匹配性标签，所述上升沿匹配性标签包括上升沿正确标签或上升沿错误标签；
判断所述下降沿测试数据与标准数据是否匹配，获得下降沿匹配性标签，所述下降沿匹配性标签包括下降沿正确标签或下降沿错误标签；
所述将所述匹配性标签以及采样策略储至数据库内包括：
将所述上升沿匹配性标签、所述下降沿匹配性标签、上升沿采样策略和下降沿采样策略存储至数据库内；
所述对所述数据库内所存储的匹配性标签进行排序，获得匹配性标签序列包括：
对所述数据库内所存储的上升沿匹配性标签进行排序，获得上升沿匹配性标签序列，使得所述匹配性标签序列中的上升沿匹配性标签序列按照采样延时时间的大小顺序排序；
对所述数据库内所存储的下降沿匹配性标签进行排序，获得下降沿匹配性标签序列，使得所述匹配性标签序列中的下降沿匹配性标签序列按照采样延时时间的大小顺序排序；
所述根据所述匹配性标签序列，获得K组排序连续的正确标签包括：
根据所述上升沿匹配性标签序列，获得K1组排序连续的上升沿正确标签；
根据所述下降沿匹配性标签序列，获得K2组排序连续的下降沿正确标签；
若K1＝K2＝1，所述从排序连续的正确标签中选择目标正确标签包括：
判断排序连续的上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系；若排序连续的上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，从所述排序连续的上升沿正确标签选择目标正确标签；若排序连续的上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，从所述排序连续的下降沿正确标签选择目标正确标签；
若K1＝1，K2为大于等于2的整数，从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签，判断排序连续的上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系，若排序连续的上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，从所述排序连续的上升沿正确标签选择目标上升沿正确标签；若排序连续的上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选下降沿正确标签选择目标下降沿正确标签；
若K1为大于等于2的整数，K1＝1，从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签，判断排序连续的待选上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系，若排序连续的待选上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，从所述排序连续的待选上升沿正确标签选择目标上升沿正确标签；若排序连续的待选上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，从所述排序连续的下降沿正确标签选择目标下降沿正确标签；
若K1和K2均为大于等于2的整数，从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签，从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签，判断排序连续的待选上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系，若排序连续的待选上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选上升沿正确标签选择目标上升沿正确标签；若排序连续的待选上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选下降沿正确标签选择目标下降沿正确标签。
18.一种采样控制装置，其特征在于，应用权利要求1～7任一项所述延时控制装置，所述采样控制装置包括：
与逻辑电路和延时电路连接的收发单元，用于在延时电路的采样延时时间的控制下读取存储器内目标地址所存储的数据，获得测试数据；以及监控延时电路的采样延时时间；
处理单元，用于根据读取所述存储器内目标地址所存储的数据的方式和所述采样延时时间，获得采样策略；判断所述测试数据与标准数据是否匹配，获得匹配性标签，将所述匹配性标签以及采样策略存储至数据库内；根据所述数据库内的匹配性标签选择采样策略作为目标采样策略，所述目标采样策略包括采样方式和采样延时时间。
19.根据权利要求18所述的采样控制装置，其特征在于，所述收发单元还用于监控延时电路的采样延时时间前，向逻辑电路传送触发控制信息，所述触发控制信号用于触发逻辑电路生成延时触发信息；以及向存储器传送数据地址信息。
20.根据权利要求18所述的采样控制装置，其特征在于，所述匹配性标签包括正确标签或错误标签，所述处理单元具体用于对所述数据库内所存储的匹配性标签进行排序，获得匹配性标签序列，使得所述匹配性标签序列中的匹配性标签按照采样延时时间的大小顺序排序；根据所述匹配性标签序列，获得K组排序连续的正确标签；若K＝1，从排序连续的正确标签中选择目标正确标签；若K为大于等于2的整数，从K组排序连续的正确标签中选择正确标签数量最多的一组作为排序连续的待选正确标签，从排序连续的待选正确标签选择目标正确标签；根据所述目标正确标签从所述数据库查找目标采样策略。
21.根据权利要求20所述的采样控制装置，其特征在于，当排序连续的待选正确标签数量为奇数，所述目标正确标签的序号Raim满足：Rmax-Raim＝Raim-Rmin，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号；
当排序连续的待选正确标签的数量为偶数，所述目标正确标签的序号Raim满足Rmax-Raim＝Raim-Rmin+1，Rmin为排序连续的正确标签的最小序号，Rmax为排序连续的正确标签的最大序号。
22.根据权利要求20所述的采样控制装置，其特征在于，所述收发单元具体用于：采用上升沿采样的方式读取延时电路采集的存储器内目标地址所存储的数据，获得上升沿测试数据，采用下降沿采样的方式读取延时电路采集的存储器内目标地址所存储的数据，获得下降沿测试数据；
所述处理单元具体用于根据上升沿采样方式和采样延时时间，获得上升沿采样策略；根据下降沿采样方式和采样延时时间，获得下降沿采样策略；以及，
判断所述上升沿测试数据与标准数据是否匹配，获得上升沿匹配性标签，所述上升沿匹配性标签包括上升沿正确标签或上升沿错误标签；以及，
判断所述下降沿测试数据与标准数据是否匹配，获得下降沿匹配性标签，所述下降沿匹配性标签包括下降沿正确标签或下降沿错误标签；以及，
将所述上升沿匹配性标签、所述下降沿匹配性标签、上升沿采样策略和下降沿采样策略存储至数据库内；以及，
对所述数据库内所存储的上升沿匹配性标签进行排序，获得上升沿匹配性标签序列，使得所述匹配性标签序列中的上升沿匹配性标签序列按照采样延时时间的大小顺序排序；
对所述数据库内所存储的下降沿匹配性标签进行排序，获得下降沿匹配性标签序列，使得所述匹配性标签序列中的下降沿匹配性标签序列按照采样延时时间的大小顺序排序；
所述根据所述匹配性标签序列，获得K组排序连续的正确标签包括：
根据所述上升沿匹配性标签序列，获得K1组排序连续的上升沿正确标签；
根据所述下降沿匹配性标签序列，获得K2组排序连续的下降沿正确标签；
若K1＝K2＝1，所述从排序连续的正确标签中选择目标正确标签包括：
判断排序连续的上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系；若排序连续的上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，从所述排序连续的上升沿正确标签选择目标正确标签；若排序连续的上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，从所述排序连续的下降沿正确标签选择目标正确标签；
若K1＝1，K2为大于等于2的整数，从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签，判断排序连续的上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系，若排序连续的上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，从所述排序连续的上升沿正确标签选择目标上升沿正确标签；若排序连续的上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选下降沿正确标签选择目标下降沿正确标签；
若K1为大于等于2的整数，K1＝1，从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签，判断排序连续的待选上升沿正确标签的数量与排序连续的下降沿正确标签的数量关系，若排序连续的待选上升沿正确标签的数量大于等于排序连续的下降沿正确标签的数量，从所述排序连续的待选上升沿正确标签选择目标上升沿正确标签；若排序连续的待选上升沿正确标签的数量小于排序连续的下降沿正确标签的数量，从所述排序连续的下降沿正确标签选择目标下降沿正确标签；
若K1和K2均为大于等于2的整数，从K1组排序连续的上升沿正确标签中选择上升沿正确标签数量最多的一组作为排序连续的待选上升沿正确标签，从K2组排序连续的下降沿正确标签中选择下降沿正确标签数量最多的一组作为排序连续的待选下降沿正确标签，判断排序连续的待选上升沿正确标签的数量与排序连续的待选下降沿正确标签的数量关系，若排序连续的待选上升沿正确标签的数量大于等于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选上升沿正确标签选择目标上升沿正确标签；若排序连续的待选上升沿正确标签的数量小于排序连续的待选下降沿正确标签的数量，从所述排序连续的待选下降沿正确标签选择目标下降沿正确标签。
23.一种采样系统，其特征在于，包括：
存储器；
权利要求1～7任一项所述延时控制装置，所述延时控制装置所包括的逻辑电路的信号输出接口与所述存储器的信号输入接口连接，所述延时控制装置所包括的延时电路的信号输入接口与所述存储器的信号输出接口连接；
权利要求18～22任一项所述采样控制装置，所述采样控制装置所包括的收发单元与所述逻辑电路的信号输入接口和所述延时电路的信号输出接口连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910159022.5A CN109901429B (zh) | 2019-03-04 | 2019-03-04 | 一种延时控制方法、采样控制方法及装置、采样系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910159022.5A CN109901429B (zh) | 2019-03-04 | 2019-03-04 | 一种延时控制方法、采样控制方法及装置、采样系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109901429A true CN109901429A (zh) | 2019-06-18 |
| CN109901429B CN109901429B (zh) | 2020-04-24 |
Family
ID=66946255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910159022.5A Active CN109901429B (zh) | 2019-03-04 | 2019-03-04 | 一种延时控制方法、采样控制方法及装置、采样系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109901429B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112310995A (zh) * | 2019-07-23 | 2021-02-02 | 许继集团有限公司 | 采样延时控制装置及变流器谐振抑制控制系统 |
| CN113821481A (zh) * | 2020-06-19 | 2021-12-21 | 北京金山云网络技术有限公司 | 测试数据源的生成方法、装置及服务器 |
| CN113917309A (zh) * | 2021-08-24 | 2022-01-11 | 北京电子工程总体研究所 | 检测测量电路板延时时间的工装是否合格的方法及系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1214478A (zh) * | 1997-10-15 | 1999-04-21 | 西安电子科技大学 | 时间间隔的量化时延测量装置及方法 |
| CN1298151A (zh) * | 1999-11-25 | 2001-06-06 | 神达电脑股份有限公司 | 总线高频信号的时序检测电路及方法 |
| CN201409126Y (zh) * | 2009-04-17 | 2010-02-17 | 苏州亮智科技有限公司 | 高速并行数据串行化中的时钟同步电路 |
| CN103809659A (zh) * | 2012-11-12 | 2014-05-21 | 德克萨斯仪器股份有限公司 | 用于高速接口的时钟校准的设备和方法 |
| CN104932305A (zh) * | 2015-05-29 | 2015-09-23 | 福州瑞芯微电子有限公司 | 采样延时调整方法及装置 |
| CN106847344A (zh) * | 2016-12-21 | 2017-06-13 | 北京时代民芯科技有限公司 | 基于断言的存储器控制器接口时序参数化验证系统 |
-
2019
- 2019-03-04 CN CN201910159022.5A patent/CN109901429B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1214478A (zh) * | 1997-10-15 | 1999-04-21 | 西安电子科技大学 | 时间间隔的量化时延测量装置及方法 |
| CN1298151A (zh) * | 1999-11-25 | 2001-06-06 | 神达电脑股份有限公司 | 总线高频信号的时序检测电路及方法 |
| CN201409126Y (zh) * | 2009-04-17 | 2010-02-17 | 苏州亮智科技有限公司 | 高速并行数据串行化中的时钟同步电路 |
| CN103809659A (zh) * | 2012-11-12 | 2014-05-21 | 德克萨斯仪器股份有限公司 | 用于高速接口的时钟校准的设备和方法 |
| CN104932305A (zh) * | 2015-05-29 | 2015-09-23 | 福州瑞芯微电子有限公司 | 采样延时调整方法及装置 |
| CN106847344A (zh) * | 2016-12-21 | 2017-06-13 | 北京时代民芯科技有限公司 | 基于断言的存储器控制器接口时序参数化验证系统 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112310995A (zh) * | 2019-07-23 | 2021-02-02 | 许继集团有限公司 | 采样延时控制装置及变流器谐振抑制控制系统 |
| CN112310995B (zh) * | 2019-07-23 | 2022-11-29 | 许继集团有限公司 | 采样延时控制装置及变流器谐振抑制控制系统 |
| CN113821481A (zh) * | 2020-06-19 | 2021-12-21 | 北京金山云网络技术有限公司 | 测试数据源的生成方法、装置及服务器 |
| CN113821481B (zh) * | 2020-06-19 | 2024-05-24 | 北京金山云网络技术有限公司 | 测试数据源的生成方法、装置及服务器 |
| CN113917309A (zh) * | 2021-08-24 | 2022-01-11 | 北京电子工程总体研究所 | 检测测量电路板延时时间的工装是否合格的方法及系统 |
| CN113917309B (zh) * | 2021-08-24 | 2024-05-24 | 北京电子工程总体研究所 | 检测测量电路板延时时间的工装是否合格的方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109901429B (zh) | 2020-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7500148B2 (en) | Test apparatus and testing method | |
| CN109901429A (zh) | 一种延时控制方法、采样控制方法及装置、采样系统 | |
| CN101413990B (zh) | 一种现场可编程门阵列的测试方法及系统 | |
| US7886207B1 (en) | Integrated circuit testing using segmented scan chains | |
| WO1994008399A1 (en) | Arrangement for parallel programming of in-system programmable ic logic devices | |
| CN103559081A (zh) | 移动终端工作模式的推荐方法、装置和移动终端 | |
| CN114280454A (zh) | 芯片测试方法、装置、芯片测试机及存储介质 | |
| CN105138440A (zh) | 一种自带对比功能的标准单元库功能测试方法 | |
| US7088627B1 (en) | Column redundancy scheme for non-volatile flash memory using JTAG input protocol | |
| CN209215538U (zh) | 测试设备与测试系统 | |
| JP3116618B2 (ja) | テスト回路内蔵半導体集積回路 | |
| US7294998B2 (en) | Timing generation circuit and semiconductor test device having the timing generation circuit | |
| US20040098686A1 (en) | Method for insertion of test points into integrated logic circuit designs | |
| US7117394B2 (en) | Built-in self-test circuit | |
| CN201867469U (zh) | 一种扫描链测试电路 | |
| US20220404859A1 (en) | Clock generating circuit and method for trimming period of oscillator clock signal | |
| US20050055611A1 (en) | Method of testing semiconductor apparatus | |
| CN112630630B (zh) | 芯片测试方法和计算芯片 | |
| US8010853B2 (en) | Semiconductor storage device and memory test circuit | |
| KR101503555B1 (ko) | 팬-아웃/팬-인 매트릭스를 이용한 오류 캐치 ｒａｍ 지원 | |
| US7684447B2 (en) | Sequencer and method for sequencing | |
| CN109753394A (zh) | 一种实时调试固件配置信息的电路及方法 | |
| CN107885181A (zh) | 现场可编程门阵列芯片中dsp单元的测试系统 | |
| US20030074623A1 (en) | Algorithmic test pattern generator | |
| KR100991308B1 (ko) | 불휘발성 메모리 소자 및 그 테스트 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |