CN109891592A - 引线框架电感器 - Google Patents

引线框架电感器 Download PDF

Info

Publication number
CN109891592A
CN109891592A CN201780066158.0A CN201780066158A CN109891592A CN 109891592 A CN109891592 A CN 109891592A CN 201780066158 A CN201780066158 A CN 201780066158A CN 109891592 A CN109891592 A CN 109891592A
Authority
CN
China
Prior art keywords
lead frame
bare die
coil assembly
inductor
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780066158.0A
Other languages
English (en)
Other versions
CN109891592B (zh
Inventor
乔伊斯·马里·马莱尼克斯
罗伯托·嘉姆彼罗·马索利尼
克里斯滕·阮·帕里什
奥斯瓦尔多·乔治·洛佩斯
乔纳森·阿尔梅里亚·努吉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109891592A publication Critical patent/CN109891592A/zh
Application granted granted Critical
Publication of CN109891592B publication Critical patent/CN109891592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2847Sheets; Strips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/30Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306Fastening or mounting coils or windings on core, casing or other support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

一个实例包含一种装置,其由裸片(104)、引线框架(102)和导电材料(108)组成。所述裸片(104)包含在其中的电路。所述引线框架(102)与所述裸片(104)和其中的所述电路耦合。所述导电材料(108)与所述引线框架(102)相对地安置于所述裸片(104)上方的空间中,所述导电材料(108)耦合到所述引线框架(102)且被配置为其一个或多个匝以形成至少一个电感器。

Description

引线框架电感器
技术领域
本公开大体涉及一种电感器,并且更特定言之,涉及一种从引线框架形成的电感器。
背景技术
也叫作线圈或反应器的电感器为无源二端子电组件,其抵抗穿过其的电流之改变。其由通常缠绕成线圈的例如电线的导体组成。当电流流动时,能量储存于线圈中的磁场中。当流过电感器的电流改变时,根据电磁感应的法拉第定理,时变磁场诱发导体中的电压。根据楞次定理,感应电动势(EMF)的方向与创造其的电流的改变相对。许多电感器具有由在线圈内部的铁或铁氧体制成的磁芯,其用以增大磁场,和因此电感。
发明内容
一个实例包含一种装置,其包含裸片、引线框架和导电材料。所述裸片包含在其中的电路。所述引线框架与所述裸片和其中的所述电路耦合。所述导电材料与所述引线框架相对地安置于在所述裸片上方的空间中,所述导电材料耦合到所述引线框架且被配置为其一个或多个匝以形成至少一个电感器。
另一实例提供一种方法,其包含耦合引线框架与包括在其中的电路的裸片。所述方法还包含将导电材料与所述引线框架相对地安置于所述裸片上方的空间中。所述方法还包含将所述导电材料电连接到被配置为其一个或多个匝以形成至少一个电感器的所述引线框架。
另一实例提供一种装置,其包含裸片、引线框架、导电材料和磁性材料层。所述裸片包含在其中的电路。所述引线框架与所述裸片和其中的所述电路耦合。所述导电材料与所述引线框架相对地安置于在所述裸片上方的空间中,所述导电材料耦合到所述引线框架且被配置为其一个或多个匝以形成至少一个电感器。所述磁性材料层安置于所述裸片与所述导电材料之间。
附图说明
图1说明包含在裸片上方的空间中的电感器的装置的实例。
图2A和2B说明包含在裸片上方的空间中的电感器的另一实例装置的不同视图。
图3A和3B说明包含在裸片上方的空间中的电感器的另一实例装置的不同视图。
图4A和4B说明包含在裸片上方的空间中的电感器的另一实例装置的不同视图。
图5说明实例集成电路封装。
图6说明形成电感器的实例方法。
具体实施方式
本公开大体涉及一种电感器,并且更特定言之,涉及一种引线框架电感器。举例来说,公开一种装置,例如,集成电路封装,其包含在裸片上方的空间中的电感器,所述裸片在其中包含电路。由导电材料组成的引线框架用以形成电感器。在实例中,所述装置可进一步包含添加磁性材料用于屏蔽和增强电感器的性能,从而增大相同面积或体积的电感值,借此改良电感器的电感密度。引线框架电感器提供厚金属化以形成具有高电流能力的电感器,以用于与裸片共封装,例如,针对功率应用。引线框架电感器具有低直流电阻(DCR)、高效率和高饱和电流。将磁性材料与引线框架电感器一起使用(例如,在电感器与裸片之间)减少在近场和远场两者中的电磁干扰(EMI)辐射的噪音,且减小裸片中的涡电流,从而允许将引线框架电感器应用于在高度掺杂硅衬底之上的三维堆叠。使用在裸片上方的空间形成低剖面电感器适合于封装集成。举例来说,此装置可使用现有封装技术来创造。此外,此类特征允许并有装置的电路消耗比将电感器关于裸片侧向放置的方法小的面积。
图1说明包含在裸片104上方的空间中的电感器的装置100的实例。在实例中,装置100包含裸片104,例如,从硅衬底形成的裸片,且所述裸片被制造成在其中包含电路系统。在集成电路中,裸片104为小半导性材料块,在其上制造一个或多个功能电路。通常,通过例如包含光刻的工艺,在电子级硅(EGS)的单个晶片或其它半导体(例如,GaAs)上大批地生成集成电路。将这个晶片切割(“切块”)成许多片,每个含有在每一相应裸片104上的电路的一个副本。
裸片104电耦合到引线框架102,所述引线框架包含在其外边缘上的多个导线。在实例中,裸片104被倒装芯片式地耦合到引线框架102。在另一实例中,裸片104胶接到引线框架102。引线框架102为芯片封装内部的金属结构,其将信号从裸片104携带到在裸片104外侧的组件。在制造过程的稍后阶段,引线框架102通常包覆模制于壳(例如,塑料或其它材料)中,以形成集成电路封装,且可切掉引线框架102在集成电路封装外的部分。
在上覆裸片104的空间中,导电材料被配置成提供一个或多个匝(例如,一个或多个绕组)且由此形成电感器。作为实例,导电材料呈安置于裸片104上方的竖直空间中的绕组部件108的形式。举例来说,绕组部件108可呈至少部分包围裸片104且包含导电材料(例如,铜)的一个或多个匝的夹具的形式,所述夹具耦合到引线框架以将电感器与裸片的功能电路系统电连接。在实例中,绕组部件108固定(例如,经由粘合剂)到安置于裸片104上的磁芯106的顶部。在实例中,磁芯106可由铁氧体板、压制的金属粉末和在绝缘结合剂中的磁性粉末中的至少一种组成,其中绝缘结合剂为环氧树脂、树脂和塑料中的至少一种。绕组部件108形成与引线框架102相对地安置于裸片104上方的竖直空间中的电感器。
作为再一实例,绕组部件108可为使用穿孔机形成的引线框架面板,其中在其中的弯曲是通过下端设备实现。绕组部件108的弯曲端形成相应连接器112。每一连接器112可焊接或以其他方式连接到引线框架102的相关联的导线114以电耦合到引线框架102。为使解释简单起见,演示一个绕组部件108,然而,在其他实例中,装置100可包含构成一个或多个电感器的多个此类绕组部件108。绕组部件108可相互紧靠地放置于同一平面上,与引线框架102相对。在其它实例中,绕组部件108可与引线框架102相对地放置于在裸片104上方的竖直空间中的不同层中。
在一些实例中,磁性材料(例如,磁芯)106与引线框架102相对地安置于在硅酮裸片104上方的竖直空间中,例如,插入于裸片与绕组部件108之间。在实例中,磁芯106与引线框架102贴附到的裸片表面相对地固定到裸片104的顶部。在实例中,磁芯106通过粘合剂、贴片、磁性环氧树脂的挤压,经由3D打印、模板放置和/或通过允许磁芯106固定到裸片104的任何其它固定技术固定。在实例中,磁芯106安置于导体108的底部和顶部上。在另一实例中,磁芯106完全包围在引线框架102的相对侧上的导体108。
举例来说,磁芯106可由用以界限磁场的铁或铁氧体或展示大于一的磁导率的其它材料的层制成,由此减小磁性路径的长度且增大从导体108形成的电感器的电感。磁芯106还充当用于由电感器产生的磁通量的磁通量屏蔽件。磁芯106可大致与其上方安置磁芯106的裸片104的宽度和长度相同。在另一实例中,磁芯106小于裸片104的宽度和/或长度。
在裸片104上方的竖直空间中,装置100可进一步包含与引线框架102相对的可选磁性材料或磁性层110。这磁性层110安置于绕组部件108上方。在实例中,磁性层110大致等于裸片104的宽度和长度。在另一实例中,磁性层110小于裸片104的宽度和/或长度。磁性层110可固定到导体108。磁性层110增大绕组部件108的电感密度,同时还提供对最接近绕组部件108的组件的屏蔽益处。在实例中,磁性层110通过粘合剂、贴片、磁性环氧树脂的挤压,经由3D打印、模板放置和/或通过允许磁性层110固定到导体108的任何其它固定技术固定。
图2A和2B说明包含在裸片104上方的空间中的电感器(例如,集成到IC封装中)的另一实例装置200的不同视图。因此,为了以下描述的目的,可参考图2A和2B的各种视图,其中附图标号指各种视图中的类似特征。另外,使用图2A和2B中的相同附图标号参考关于图1介绍的特征。
在这个实例中,磁芯106与引线框架102相对地安置于裸片104上方。绕组部件208与裸片104相对地安置于磁芯106上方的竖直空间中。举例来说,绕组部件208包含单个导电材料匝以形成电感器的部分。绕组部件208被安置以沿着裸片104的三个侧扩展,从而形成“U”形绕组部件208,其外边缘与裸片104的外边缘排成行且沿着裸片104的外边缘延伸。在另一实例中,“U”形绕组部件208可小于裸片104的外边缘。传导迹线208可包含导线206a-d,其将大致远离绕组部件208的对应于裸片104的四个角的四个角中的每一个且远离所述四个角中的每一个延伸。绕组部件208由“U”的两个间隔开的端部耦合到引线框架102。举例来说,“U”形绕组部件208的两端通过下端设备弯曲以形成连接器212a和212b。此等连接器212a和212b然后(例如)通过焊接电连接到引线框架102。连接器212a和212b分别耦合到引线框架102的导线214a和214b,以便经由引线框架将电感器与裸片104的电路系统耦合。另一磁性层110可与磁芯106相对地安置于在绕组部件208上方的竖直空间中。
图3A和3B说明包含在裸片104上方的空间中的电感器的另一实例装置300的不同视图。因此,为了以下描述的目的,可参考图3A和3B的各种视图,其中附图标号指各种视图中的类似特征。另外,通过图3A和3B的描述维持关于图1介绍的附图标号以指对应特征。
在这个实例中,装置300包含由导电材料(例如,铜)的两个部件组成的电感器,所述导电材料被配置成提供围绕磁芯106的一个或多个绕组。在实例中,电感器装置300可被配置为螺线管。可使用穿孔机将传导层形成为面板绕组。在图3A和3B的实例中,第二引线框架由第一绕组部件308a组成,所述第一绕组部件耦合到引线框架102且与引线框架102相对地安置于裸片104上方的竖直空间中。第一绕组部件308a包含连接器312c,其在一个方向上偏转(例如,弯曲)以耦合到引线框架102的导线314c。第三引线框架包含电感器的第二部件,其包含第二绕组部件308b和第三绕组部件308c。第二绕组部件308b包含:连接器312a,其在引线框架102的方向上偏转以将第二绕组部件308b电耦合到引线框架102的导线314a;和连接器312d,其将绕组部件308b电耦合到第一绕组部件308a的导线314d。第三绕组部件308c包含被弯曲以将第三绕组部件308c电耦合到第一绕组部件308a的导线314b的连接器312b,和电耦合到第一绕组部件308a的导线314e的另一连接器312e。在实例中,连接器312a-e可分别经由连接器垫316a-e电耦合到导线314a-e。
第一绕组部件308a提供引线框架102的导线314c与第一绕组部件308a的导线314e之间的导电路径,在导线314c处,连接器312c电耦合到引线框架102,且在导线314e处,连接器312e电耦合到第一绕组部件308a。第一绕组部件308a进一步提供连接器312e电耦合到第一绕组部件308a的导线314e与连接器312b电耦合到第一绕组部件308a的导线314b之间的导电路径。第三绕组部件308c提供第一绕组部件308a的导线314e与第一绕组部件308a的导线314b之间的导电路径。第二绕组部件308b提供第一绕组部件308a的导线314d与引线框架102的导线314a之间的导电路径。因此,部件308a、绕组部件308b和绕组部件308c提供环绕磁芯106以便形成电感器的绕组传导性路径。部件308a和绕组部件308b形成环绕磁芯106的绕组导电路径,其中第一绕组部件308a和第三绕组部件308c形成环绕磁芯106的另一绕组导电路径。
在第一绕组部件308a、第一第二绕组部件308b和第二第三绕组部件308c配置有减小与其一起形成的绕组的电阻的宽度。在图3A和3B中说明的实例中,第一绕组部件308a、第一第二绕组部件308b和第二第三绕组部件308c的宽度比连接器312a-d宽以减小与其一起形成的绕组的电阻。在另一实施例中,减小绕组部件308的宽度且增加绕组部件308的数目以增加形成电感器的匝数。
图4A和4B说明包含在裸片104上方的空间中的电感器的另一实例装置400的不同视图。因此,为了以下描述的目的,可参考图3A和3B的各种视图,其中附图标号指各种视图中的类似特征。另外,通过图4A和4B的描述维持关于图1介绍的附图标号以指对应特征。
在这个实例中,装置400包含由形成相应电绕组部件408a和408b的导电材料(例如,铜)形成的多个电感器。举例来说,可使用穿孔机使绕组部件408a和408b从作为传导性材料层中的面板的引线框架形成。绕组部件408s和408b因此形成两个截然不同的电感器的单个匝。装置400包含耦合到裸片104且安置于裸片104上方的竖直空间中的磁芯106。第一绕组部件408a和第二绕组部件408b相互紧靠地安置于磁芯106上。在实例中,第一绕组部件408a和第二绕组部件408b被定位以大致相互平行地在磁芯层106上延伸。在这个实例中,裸片104的端部分保持未被覆盖,磁芯106和磁层110未充分覆盖裸片104的与引线框架102相对的表面。
第一绕组部件408a包含在第一绕组部件408a的相对端处的连接器412a和412c。第二绕组部件408b包含被配置成与引线框架耦合的连接器412b和412d。在这个实例中,说明在电耦合到引线框架102前的连接器412a-d。因此,在这个中间制造阶段,连接器412a-d比耦合到引线框架102需要的长度长。因此,连接器412a-d被切断到适当长度以允许连接器412a-d电耦合到引线框架102。
图5说明实例集成电路封装500。装置100、200、300和400中的任一个可在壳(例如,塑料)中模制以形成集成电路封装500。因此,集成电路封装500包含在其中的至少一个电感器,例如本文中所公开。在这个实例中,引线框架102的在集成电路封装500外的部分已与集成电路封装500的外边缘一起被均匀地切断。
鉴于以上描述的前述结构和功能特征,参看图6,将更好地了解根据本公开的各种方面的方法。虽然,为了解释的简单起见,图6的方法被展示和描述为连续地执行,但应理解并了解,本公开不受说明的次序限制,因为根据本公开,一些方面可按不同次序和/或与来自本文中展示和描述的内容的其它方面同时发生。此外,可能需要并非所有说明的特征来实施根据本公开的一方面的方法。
图6说明在裸片104上方的空间中形成电感器的实例方法600。在602,引线框架102电耦合到在其中包含电路的裸片104。如上所论述,举例来说,裸片104可倒装附接到引线框架102。在另一实例中,使用粘合剂将裸片104固定到引线框架102。在604,将导电材料与引线框架102相对地安置于裸片104上方的空间中。如上所论述,电感器的一个或多个绕组部件108由例如铜的导电材料组成。在实例中,磁芯106可安置于一个或多个导电绕组部件108与裸片104之间以增大导电材料的电感。
在606,导电材料(例如,绕组部件108)电耦合到引线框架102以提供其一个或多个匝以形成至少一个电感器。举例来说,导电性绕组部件可包含耦合到引线框架102的导线114的一个或多个连接器。在另一实例中,多个绕组部件108可环绕磁芯106以形成至少一个电感器。
以上已描述的是本公开的实例。当然,不可能出于描述本公开的目的而描述组件或方法的每一可设想组合,但所属领域的技术人员将认识到,本公开的许多另外组合和排列是可能的。因此,本公开希望涵盖属于包含所附权利要求书的本申请的范围的所有此类更改、修改和变化。

Claims (20)

1.一种装置,包括:
裸片,其包含在其中的电路;
引线框架,其与所述裸片和其中的所述电路耦合;以及
导电材料,其与所述引线框架相对地安置于在所述裸片上方的空间中,所述导电材料耦合到所述引线框架且被配置为其一个或多个匝以形成至少一个电感器。
2.根据权利要求1所述的装置,进一步包括安置于所述裸片与所述导电材料之间的磁性材料层。
3.根据权利要求1所述的装置,其中所述磁性材料为铁氧体板、压制的金属粉末和在绝缘结合剂中的磁性粉末中的至少一种。
4.根据权利要求3所述的装置,其中所述绝缘结合剂为环氧树脂、树脂和塑料中的至少一种。
5.根据权利要求1所述的装置,其中所述引线框架为第一引线框架,所述装置进一步包括与所述第一引线框架相对地安置于所述裸片上方的所述空间中且被配置为其一个或多个匝以形成所述至少一个电感器的第二引线框架。
6.根据权利要求1所述的装置,其中所述导电材料为第一绕组部件,所述装置进一步包括第二电绕组部件,其中所述第一电绕组部件与所述第二电绕组部件耦合在一起作为其一个或多个匝以形成所述至少一个电感器。
7.根据权利要求1所述的装置,其中所述磁性材料为第一磁性材料,所述装置进一步包括在所述导电材料上方的空间中的第二磁性材料。
8.根据权利要求1所述的装置,进一步包括密封所述裸片、所述引线框架和所述导电材料以提供芯片的封装。
9.一种方法,包括:
将引线框架与包含在其中的电路的裸片耦合;
将导电材料与所述引线框架相对地安置于所述裸片上方的空间中;以及
将所述导电材料电连接到所述引线框架,所述引线框架被配置为其一个或多个匝以形成至少一个电感器。
10.根据权利要求9所述的方法,其中磁性材料层与所述引线框架相对地沉积于所述裸片的表面上,所述导电材料安置于所述磁性材料层上。
11.根据权利要求10所述的方法,其中所述磁性材料为铁氧体板、压制的金属粉末和在绝缘结合剂中的磁性粉末中的至少一种。
12.根据权利要求11所述的方法,其中所述绝缘结合剂为环氧树脂、树脂和塑料中的至少一种。
13.根据权利要求9所述的方法,其中所述引线框架为第一引线框架,所述方法进一步包括将第二引线框架与所述第一引线框架相对地安置于所述裸片上方的所述空间中且配置为其一个或多个匝以形成所述至少一个电感器。
14.根据权利要求9所述的方法,其中所述导电材料为第一绕组部件,所述方法进一步包括:
将第二电绕组部件安置于所述裸片上方的所述空间中;以及
将所述第一电绕组部件与所述第二电绕组部件耦合在一起作为其一个或多个匝以形成所述至少一个电感器。
15.根据权利要求9所述的形成电感器的方法,其中所述导电材料经由至少一个连接器耦合到所述引线框架,将所述连接器偏转以形成其所述一个或多个匝以形成所述至少一个电感器。
16.根据权利要求9所述的形成电感器的方法,进一步包括包覆模制所述裸片、所述引线框架和所述导电材料。
17.一种装置,包括:
裸片,其包含在其中的电路;
引线框架,其与所述裸片和其中的所述电路耦合;
导电材料,其与所述引线框架相对地安置于在所述裸片上方的空间中,所述导电材料耦合到所述引线框架且被配置为其一个或多个匝以形成至少一个电感器;以及
磁性材料层,其安置于所述裸片与所述导电材料之间。
18.根据权利要求17所述的装置,其中所述引线框架为第一引线框架,所述装置进一步包括被配置为其一个或多个匝以形成所述至少一个电感器的第二引线框架。
19.根据权利要求17所述的装置,其中所述导电材料为第一绕组部件,所述装置进一步包括第二电绕组部件,其中所述第一电绕组部件和所述第二电绕组部件耦合在一起作为其一个或多个匝以构成所述至少一个电感器。
20.根据权利要求17所述的装置,其中所述磁性材料为第一磁性材料,所述装置进一步包括在所述导电材料上方的空间中的第二磁性材料。
CN201780066158.0A 2016-12-30 2017-12-29 引线框架电感器 Active CN109891592B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/395,429 US10396016B2 (en) 2016-12-30 2016-12-30 Leadframe inductor
US15/395,429 2016-12-30
PCT/US2017/068986 WO2018126155A1 (en) 2016-12-30 2017-12-29 Leadframe inductor

Publications (2)

Publication Number Publication Date
CN109891592A true CN109891592A (zh) 2019-06-14
CN109891592B CN109891592B (zh) 2024-03-15

Family

ID=62710977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780066158.0A Active CN109891592B (zh) 2016-12-30 2017-12-29 引线框架电感器

Country Status (3)

Country Link
US (1) US10396016B2 (zh)
CN (1) CN109891592B (zh)
WO (1) WO2018126155A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714412B2 (en) 2017-11-22 2020-07-14 Texas Instruments Incorporated Semiconductor package with integrated passive electrical component
EP3633715A1 (en) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Multi-clip structure for die bonding
US11482477B2 (en) 2018-12-31 2022-10-25 Texas Instruments Incorporated Packaged electronic device with suspended magnetic subassembly
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
US11538766B2 (en) 2019-02-26 2022-12-27 Texas Instruments Incorporated Isolated transformer with integrated shield topology for reduced EMI
CN112086442A (zh) * 2019-06-14 2020-12-15 华为技术有限公司 一种封装模块及金属板
US11024564B2 (en) 2019-06-19 2021-06-01 Texas Instruments Incorporated Packaged electronic device with film isolated power stack
US20230371165A1 (en) * 2022-05-12 2023-11-16 Infineon Technologies Austria Ag Voltage regulator module with inductor-cooled power stage
US20240314926A1 (en) * 2023-03-17 2024-09-19 Infineon Technologies Austria Ag Voltage regulator module having a power stage

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045905A1 (en) * 2005-10-27 2009-02-19 Kabushiki Kaisha Toshiba Planar magnetic device and power supply ic package using same
CN101573716A (zh) * 2006-09-26 2009-11-04 Hid环球有限责任公司 连接天线到应答器芯片和相应的嵌件基底的方法
US20100033288A1 (en) * 2008-07-24 2010-02-11 Fuji Electric Device Technology Co., Ltd. Thin inductor, method of producing the thin inductor, and ultra small size power conversion apparatus using the thin inductor
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
CN101783331A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 系统级封装结构及封装方法
CN101814485A (zh) * 2009-02-23 2010-08-25 万国半导体股份有限公司 具有堆栈式电感和集成电路芯片的小型功率半导体封装及其生产方法
US20130249051A1 (en) * 2012-03-23 2013-09-26 Texas Instruments Incorporated Packaged Semiconductor Device Having Multilevel Leadframes Configured as Modules
US20160113144A1 (en) * 2014-10-21 2016-04-21 Silergy Semiconductor Technology (Hangzhou) Ltd Package assembly and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621140B1 (en) 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
EP1403926A2 (en) 2002-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4763609B2 (ja) * 2004-08-23 2011-08-31 日本科学冶金株式会社 磁性コア部品の製造方法
US20100277267A1 (en) * 2009-05-04 2010-11-04 Robert James Bogert Magnetic components and methods of manufacturing the same
US20100314728A1 (en) 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US20090045905A1 (en) * 2005-10-27 2009-02-19 Kabushiki Kaisha Toshiba Planar magnetic device and power supply ic package using same
CN101573716A (zh) * 2006-09-26 2009-11-04 Hid环球有限责任公司 连接天线到应答器芯片和相应的嵌件基底的方法
US20100033288A1 (en) * 2008-07-24 2010-02-11 Fuji Electric Device Technology Co., Ltd. Thin inductor, method of producing the thin inductor, and ultra small size power conversion apparatus using the thin inductor
CN101783331A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 系统级封装结构及封装方法
CN101814485A (zh) * 2009-02-23 2010-08-25 万国半导体股份有限公司 具有堆栈式电感和集成电路芯片的小型功率半导体封装及其生产方法
US20130249051A1 (en) * 2012-03-23 2013-09-26 Texas Instruments Incorporated Packaged Semiconductor Device Having Multilevel Leadframes Configured as Modules
US20160113144A1 (en) * 2014-10-21 2016-04-21 Silergy Semiconductor Technology (Hangzhou) Ltd Package assembly and method for manufacturing the same

Also Published As

Publication number Publication date
US10396016B2 (en) 2019-08-27
US20180190573A1 (en) 2018-07-05
WO2018126155A1 (en) 2018-07-05
CN109891592B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
CN109891592A (zh) 引线框架电感器
US20200243240A1 (en) Isolated power converter with magnetics on chip
US6998952B2 (en) Inductive device including bond wires
US8601673B2 (en) Method of producing an inductor with a high inductance
US10361022B2 (en) Advanced electronic header apparatus and methods
US20170178787A1 (en) Methods and Apparatus for Isolation Barrier with Integrated Magnetics for High Power Modules
CN108573895A (zh) 半导体封装装置及制造半导体封装装置的方法
US20200211760A1 (en) Molded inductor with magnetic core having mold flow enhancing channels
CN106663669A (zh) 图案化接地以及形成图案化接地的方法
US9872410B2 (en) Inductor
KR20150050306A (ko) 코일 부품과 그 제조 방법, 코일 부품 내장하는 기판, 및 이를 포함하는 전압조절 모듈
US10418172B2 (en) Methods of forming coils for inductive components
CN109219859A (zh) Lc器件以及lc器件的制造方法
CN104766712A (zh) 表面黏着线圈单元及其应用
US20230335511A1 (en) Packaging Substrate
US11404360B2 (en) Power module with enhanced heat dissipation
CN212934306U (zh) 一种应用于光伏逆变器pv输入立绕共模电感器
US20230005652A1 (en) Laminate Transformer with Overlapping Lead Frame
CN115527997A (zh) 具有集成的和屏蔽的电感器的半导体封装
TW201312606A (zh) 具金屬芯部之立體電感承載器製作方法及其結構
CN104051133A (zh) 电感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant