CN109871340B - 对存储器装置执行训练的电子装置及其训练方法 - Google Patents

对存储器装置执行训练的电子装置及其训练方法 Download PDF

Info

Publication number
CN109871340B
CN109871340B CN201811473813.7A CN201811473813A CN109871340B CN 109871340 B CN109871340 B CN 109871340B CN 201811473813 A CN201811473813 A CN 201811473813A CN 109871340 B CN109871340 B CN 109871340B
Authority
CN
China
Prior art keywords
block
training
reference voltage
chip
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811473813.7A
Other languages
English (en)
Other versions
CN109871340A (zh
Inventor
金用涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109871340A publication Critical patent/CN109871340A/zh
Application granted granted Critical
Publication of CN109871340B publication Critical patent/CN109871340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G11C11/4023—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本公开提供了对存储器装置执行训练的电子装置及其训练方法。一种电子装置包括：存储器装置，其包括第一区块和第二区块；以及片上系统，其与存储器装置交换数据。片上系统将第一训练代码加载至第一区块，并且利用加载至第一区块的第一训练代码对第二区块执行第一训练操作，以及将第一训练代码加载至第二区块，并且利用加载至第二区块的第一训练代码对第一区块执行第二训练操作。片上系统产生用于对第一区块的输出数据进行采样的第一参考电压，并且产生用于对第二区块的输出数据进行采样的第二参考电压。基于对第二区块执行第一训练操作的第一结果以及对第一区块执行第二训练操作的第二结果来产生第一参考电压和第二参考电压。

Description

对存储器装置执行训练的电子装置及其训练方法
相关申请的交叉引用
本申请要求于2017年12月4日提交的韩国专利申请No.
10-2017-0165305的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本文公开的本发明构思的示例性实施例涉及一种半导体装置，并且更具体地说，涉及一种对存储器装置执行软件训练的电子装置及其训练方法。
背景技术
诸如智能电话、平板个人计算机、数码相机、MP3播放器、个人数字助理(PDA)、可穿戴装置等的移动装置的使用正在增加。应用处理器(AP)被用作这些移动装置的核心驱动处理器。另外，诸如动态随机存取存储器(DRAM)之类的易失性存储器装置用作AP的主要存储器或工作存储器。对高性能和高容量存储器的需求伴随着工作存储器的工作频率和存储容量的急剧增加。
操作速度的提高使得很难保证AP与工作存储器(例如，DRAM)之间交换的数据的完整性。优化通过接口传递的数据或信号的参考电压或时钟定时可有助于确保数据的完整性。时钟定时的优化意味着时钟信号(或选通信号)与数据之间的最佳同步。参考电压用作确定数据逻辑值的标准。
通常，为了提高数据的完整性，在DRAM上执行训练。可以通过执行训练代码来优化与DRAM交换数据的通道。提供提高性能和可靠性的训练代码的大小正在增加。训练代码通常被加载到静态随机存取存储器(SRAM)中。然而，将SRAM的容量增加到足以加载具有增大的大小的训练代码的程度，会导致成本过度增加。由于这个原因，已经尝试将训练代码加载到DRAM并训练DRAM的输入/输出特征。然而，包括利用基于区块的交错模式来有效地访问DRAM的各种限制妨碍了实现将训练代码加载到DRAM以及精细地设置DRAM的操作参数。
发明内容
本发明构思的示例性实施例提供了一种电子装置、一种计算系统及其训练方法，所述电子装置和所述计算系统用于通过训练提高按照区块交错方式访问的动态随机存取存储器(DRAM)的输出数据的完整性。
根据示例性实施例，一种电子装置包括：存储器装置，其包括第一区块和第二区块；以及片上系统，其与存储器装置交换数据。片上系统将第一训练代码加载至第一区块，并且利用加载至第一区块的第一训练代码对第二区块执行第一训练操作，并且将第一训练代码加载至第二区块，并且利用加载至第二区块的第一训练代码对第一区块执行第二训练操作。片上系统产生用于对第一区块的输出数据进行采样的第一参考电压，并且产生用于对第二区块的输出数据进行采样的第二参考电压。基于对第二区块执行第一训练操作的第一结果以及对第一区块执行第二训练操作的第二结果来产生第一参考电压和第二参考电压。
根据示例性实施例，一种电子装置的训练方法，所述电子装置包括片上系统和存储器装置，所述方法包括以下步骤：禁用存储器装置的区块交错模式；将训练代码加载至存储器装置的第一区块；通过执行加载至第一区块的训练代码对存储器装置的第二区块执行第一训练操作；将训练代码加载至第二区块；通过执行加载至第二区块的训练代码对第一区块执行第二训练操作；以及在贮存装置中存储对第一区块和第二区块执行第一训练操作和第二训练操作的结果。执行第一训练操作和第二训练操作的结果包括：用于对第一区块的输出数据进行采样的第一参考电压和用于对第二区块的输出数据进行采样的第二参考电压。
根据示例性实施例，一种电子装置包括：存储器装置，其包括多个区块，其中基于区块交错模式访问存储器装置；以及片上系统，其对存储器装置执行训练操作。片上系统包括：多个参考电压产生器，其产生用于对所述多个区块的输出数据彼此独立地进行采样的多个参考电压。
根据示例性实施例，一种电子装置的训练方法，该电子装置包括片上系统和存储器装置，所述方法包括以下步骤：通过片上系统将第一训练代码加载至存储器装置的第一区块；利用加载至第一区块的第一训练代码通过片上系统对存储器装置的第二区块执行第一训练操作；通过片上系统将第一训练代码加载至第二区块；利用加载至第二区块的第一训练代码通过片上系统对第一区块执行第二训练操作；通过片上系统产生用于对第一区块的输出数据进行采样的第一参考电压；以及通过片上系统产生用于对第二区块的输出数据进行采样的第二参考电压。基于对第二区块执行第一训练操作的第一结果和对第一区块执行第二训练操作的第二结果来产生第一参考电压和第二参考电压。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思的以上和其它目的和特征将变得清楚，其中：
图1是示出根据本发明构思的示例性实施例的电子装置的框图。
图2是示出根据本发明构思的示例性实施例的片上系统的结构的框图。
图3是示出根据本发明构思的示例性实施例的包括图2所示的多基准产生器的DRAM控制器的框图。
图4是示出根据本发明构思的示例性实施例的动态随机存取存储器(DRAM)的通道和区块结构的框图。
图5是示出根据本发明构思的示例性实施例的多基准产生器的特征的示图。
图6是示出根据本发明构思的示例性实施例的DRAM的软件训练方法的流程图。
图7是示出根据本发明构思的示例性实施例的图6的粗略训练过程的流程图。
图8是示出根据本发明构思的示例性实施例的图6的精细训练操作的详细过程的流程图。
图9是示出根据本发明构思的示例性实施例的用于描述在禁用DRAM的区块交错时获得的效果的存储器映射的示图。
图10是示出根据本发明构思的示例性实施例的当禁用DRAM的区块交错时将训练代码和训练数据加载至DRAM的方法的示图。
图11是示出根据本发明构思的示例性实施例的包括执行训练操作的DRAM控制器的电子装置的引导操作的流程图。
图12是示出根据本发明构思的示例性实施例的存储器装置的训练操作的流程图。
图13是示出根据本发明构思的示例性实施例的便携式终端的框图。
具体实施方式
下文中将参照附图更完全地描述本发明构思的示例性实施例。
在附图中，相同的附图标记可始终指代相同的元件。
下面，将描述动态随机存取存储器(DRAM)作为主要存储器或工作存储器，以描述本发明构思的示例性实施例的特征和功能。然而，本发明构思的示例性实施例不限于通过DRAM实施的情况。例如，本发明构思的特征可应用于作为工作存储器装置操作的相变RAM
(PRAM)、磁阻RAM(MRAM)、电阻RAM(ReRAM)、铁电RAM(FRAM)、NOR闪速存储器等。这里，工作存储器指用于存储在电子装置中处理的指令或数据的存储器。这里，术语“训练”指搜索存储器通道的潜伏时间或信号电平以提供最佳可靠性的操作。
应该理解，本文中使用术语“第一”、“第二”、“第三”等来将一个元件与另一个进行区分，并且元件不由这些术语限制。因此，在一示例性实施例中的“第一”元件在另一示例性实施例中可被描述为“第二”元件。
图1是示出根据本发明构思的示例性实施例的电子装置的框图。
参照图1，电子装置10包括片上系统100和DRAM 200。在片上系统100与DRAM 200之间提供用于数据和信号交换的多个通道310、320、330和340。
片上系统100可基于用户的请求执行各种应用。为了执行应用，片上系统100将所述应用加载至DRAM 200和执行所述应用。片上系统100可驱动操作系统(OS)并且可在操作系统上执行各种应用。这样，片上系统100可将数据写入DRAM 200中，或者可读取存储在DRAM200中的数据。
片上系统100可包括控制DRAM 200的存储器控制器。片上系统100可包括接收从DRAM 200提供的数据信号的多基准产生器125(本文中还称作多参考电压产生器125或者多参考电压产生器电路125)。多基准产生器125可被包括在存储器控制器中。片上系统100可通过对DRAM 200执行的训练操作确定用于从DRAM 200输出的数据的各个区块的参考电压。通过多基准产生器125产生用于各个区块的参考电压。当从启用区块交错的DRAM 200接收数据时，片上系统100可与区块交错周期同步地切换多个参考电压，因此提高从区块中的每一个接收到的数据的完整性。
片上系统100可在引导或特定情况下对DRAM 200执行训练。例如，片上系统100可在引导操作中或者在除引导操作之外的另一特定情况中对DRAM 200执行训练。片上系统100可通过训练操作提高与DRAM 200交换的数据或信号的可靠性。例如，片上系统100可在各种条件下将训练数据写入DRAM 200或者从DRAM 200读取训练数据，以确定最佳时钟时序或者参考电平的最佳电平。
例如，根据本发明构思的示例性实施例的片上系统100可将训练代码(下文中称作TC)加载至DRAM 200。训练代码TC用于训练DRAM 200。训练代码TC基本对应于用于执行软件训练的执行代码。如果在训练代码TC中发生错误，则整体训练操作可失效。因此，需要确保用于确保在片上系统100与DRAM 200之间发送的数据或信号的完整性的训练代码TC的完整性。
对训练代码TC的稳定性有影响的几个因素之一是DRAM 200的区块交错。例如，DRAM 200的通道CH0至CHn-1中的每一个周期性地执行区块交错，以提高访问性能。通过区块交错，将一条数据按照大小划分至多个交错单元(下文中称作IU)并且将其存储在不同区块中。然而，通过区块交错，可将相对大的大小的训练代码TC划分至不同区块的晶片和存储于其中。在这种情况下，难以执行软件训练。
在示例性实施例中，在DRAM 200的软件训练中，片上系统100通过将训练代码TC加载至第一区块和训练第二区块来确定第二区块的参考电压。然后，片上系统100通过将训练代码TC加载至第二区块和训练第一区块来确定第一区块的参考电压。在示例性实施例中，可禁用区块交错或者交错单元IU的大小可在针对各个区块执行训练之前调整。片上系统100可通过针对DRAM 200的训练操作针对各个区块不同地确定参考电压的电平。这里，用于各个区块的参考电压意指用于从DRAM 200的各个区块接收数据的电压。可通过利用通过训练操作确定的值设置多基准产生器125，以产生用于各个区块的参考电压。将参照以下附图详细描述调整第一区块和第二区块的交错大小或禁用区块交错的方法。
片上系统100响应于各个主智能属性(IP)块的请求而访问DRAM200。片上系统100可响应于用于访问DRAM 200的请求而与选通信号DQS同步地传递数据信号DQ。可替换地，片上系统100可接收与选通信号DQS同步地从DRAM 200输出的数据信号DQ。例如，在示例性实施例中，片上系统100可根据区块交错方式动态地改变用于接收从DRAM 200输出的数据的参考电压的电平。因此，片上系统100可利用多基准电压来补偿以区块为单位发生的数据信号的特征差异。结果，可提高在读操作中从DRAM 200输出的数据的完整性。
将DRAM 200设为电子装置10的主要存储器。可在电子装置10的引导操作中将操作系统OS或应用程序加载至DRAM 200。例如，当片上系统100启动时，基于引导次序将存储在贮存装置中的OS映像加载至DRAM 200。可由操作系统支持片上系统100的整体输入/输出操作。相似地，可将用户选择的或者用于基本服务的应用程序加载至DRAM 200。另外，DRAM200可用作存储从例如相机的图像传感器提供的图像数据的缓冲器存储器。
DRAM 200可为可以字节为单位访问的易失性存储器。可替换地，DRAM 200可为可覆写非易失性存储器装置。例如，DRAM 200可通过诸如PRAM、MRAM、ReRAM、FRAM或NOR闪速存储器的非易失性RAM实施。当驱动电子装置10时，在DRAM 200中存储操作系统OS、运行的应用程序、待更新的数据等。DRAM 200可按照其中堆叠了多个芯片的多芯片封装件的形式或者按照模块的形式实施。然而，制造DRAM 200的方式不限于本文的公开。
通道310、320、330和340提供片上系统100与DRAM 200之间的数据或信号的传输路径。通道310、320、330和340中的每一个提供允许DRAM 200和片上系统100独立地发送数据的数据路径。例如，在通过第一通道310发送数据信号DQ和选通信号DQS的同时，可通过第二通道320发送另一数据信号DQ和另一选通信号DQS。例如，通道310、320、330和340中的每一个可包括多个区块。在一个通道中，可通过区块执行交错。
本文描述了其中加载了训练代码TC的DRAM 200和利用训练代码TC训练DRAM 200的片上系统100的构造。例如，在示例性实施例中，片上系统100可选择用于接收以区块为单位从DRAM 200发送的数据的参考电压。另外，片上系统100可通过训练操作确定用于各个区块的最佳参考电压，并且可利用确定的参考电压接收DRAM 200的输出数据。可通过上述构造和功能提高DRAM 200的输出数据的完整性。
图2是示出根据本发明构思的示例性实施例的片上系统的结构的框图。
参照图2，在示例性实施例中，片上系统100连接至DRAM 200和贮存装置170。片上系统100也可连接至例如液晶显示装置或者触摸面板的装置。
在示例性实施例中，片上系统100包括中央处理单元(CPU)110、DRAM控制器120(本文中还称作DRAM控制器电路120或存储器控制器电路120)、图形处理单元(GPU)130、用户接口(UI)控制器140、贮存接口150、静态随机存取存储器(SRAM)160和系统互连器180。应该理解，片上系统100的组件不限于图2所示的组件。例如，片上系统100还可包括用于处理图像数据的硬件编解码器、安全块等。
CPU 110执行将在片上系统100中执行的软件(例如，应用程序、操作系统、装置驱动器等)。CPU 110可执行加载至DRAM 200的操作系统OS。CPU 110可基于操作系统OS执行将被驱动的各种应用程序。例如，CPU 110可取回和执行加载至SRAM 160或DRAM 200的训练代码TC。CPU 110可控制DRAM控制器120以执行根据训练代码TC的执行而请求的DRAM 200的训练操作。例如，CPU 110可为同构多核处理器或异构多核处理器。
DRAM控制器120提供DRAM 200与片上系统100之间的接口。DRAM控制器120可响应于CPU 110或任何其它IP块的请求而访问DRAM 200。例如，DRAM控制器120可响应于CPU 110的请求将数据写入DRAM 200中。可替换地，DRAM控制器120可从DRAM 200读数据，并且可将读取的数据传递至CPU 110或贮存接口150。对于训练操作，DRAM控制器120可禁用与DRAM200关联的区块交错或者可调整交错单元的大小。另外，在训练操作中，响应于CPU 110的请求，DRAM控制器120可禁用通道交错或者可调整通道交错的单位。
在示例性实施例中，DRAM控制器120包括多基准产生器125。通过片上系统100的训练操作，可检测DRAM 200的各个区块的数据信号的电压电平，并且可针对DRAM 200的各个区块确定用于对数据采样的最佳电平的参考电压。可设置多基准产生器125以产生所确定的参考电压。当软件训练结束时，DRAM控制器120可选择用于接收以区块为单位从DRAM 200发送的数据的参考电压。将参照图3详细地描述多基准产生器125的示例性结构。
GPU 130响应于CPU 110的请求执行各种图形操作。例如，GPU 130可将处理请求的数据转换为适于显示的数据。GPU 130具有适于平行处理的操作结构，在平行处理中重复处理相似操作。因此，GPU 130具有可用于执行要求高速并行处理的各种操作以及图形操作的结构。
用户接口控制器140控制对用户接口装置(例如，键盘、触摸面板和显示器)的用户输入和来自用户接口装置的输出。例如，用户接口控制器140可在CPU 110的控制下显示用于将数据输入显示器的键盘屏幕。可替换地，用户接口控制器140可控制显示器，以显示用户请求的数据。用户接口控制器140可将从诸如键盘、鼠标和触摸面板的用户输入装置提供的数据解码为用户输入数据。
贮存接口150响应于CPU 110的请求控制贮存装置170。例如，贮存接口150提供片上系统100与贮存装置170之间的接口。例如，通过贮存接口150在贮存装置170中存储通过CPU 110处理的数据。另外，可通过贮存接口150将存储在贮存装置170中的数据提供至CPU110。通过根据本发明构思的示例性实施例的训练操作确定的参数可通过贮存接口150存储在贮存装置170中。
可提供SRAM 160作为CPU 110的工作存储器。例如，可将用于执行引导或代码的引导加载器加载至SRAM 160。例如，可将训练代码TC加载至SRAM 160以用于训练操作。例如，可将与用于确保与DRAM 200的基本通信的粗略训练关联的训练代码TC加载至SRAM 160。
系统互连器180是提供片上系统100中的片上网络的系统总线。例如，系统互连器180可包括数据总线、地址总线和控制总线。数据总线是数据通过其移动的路径。数据总线可主要提供通过其访问DRAM 200或贮存装置170的存储器访问路径。地址总线提供IP块之间的地址交换路径。控制总线提供通过其在IP块之间传递控制信号的路径。然而，系统互连器180的构造不限于此，并且系统互连器180还可包括例如用于有效管理的仲裁装置。
将贮存装置170设为片上系统100的贮存介质。贮存装置170可存储应用程序、OS映像174和各种其它类型的数据。例如，在示例性实施例中，将用于训练DRAM 200的训练代码TC存储在贮存装置170的特定区中。然而，应该理解，在示例性实施例中，也可将训练代码TC存储在除贮存装置170之外的任何其它非易失性存储器中。另外，贮存装置170可存储作为软件训练的结果而获得的各种操作参数。例如，在示例性实施例中，将针对各个区块分配并且作为DRAM 200的训练结果获得的参考电压信息172存储在贮存装置170中。贮存装置170可通过存储卡(例如，MMC、eMMC、SD和微SD)实施。贮存装置170可包括具有高存储能力的NAND式闪速存储器。可替换地，贮存装置170可包括诸如PRAM、MRAM、ReRAM或FRAM的下一代非易失性存储器，或者NOR闪速存储器。可替换地，贮存装置170可设置在片上系统100中的嵌入式存储器。
根据以上描述，片上系统100可针对对DRAM 200执行训练的目的而将训练代码TC加载至SRAM 160或DRAM 200。为了将训练代码TC加载至DRAM 200，DRAM控制器120可禁用DRAM 200的区块交错模式。可替换地，为了将训练代码TC加载至DRAM 200，DRAM控制器120可调整DRAM 200的区块交错单元的大小。在示例性实施例中，可优化用于从DRAM 200采样数据的各个区块的参考电压。因此，可提高从DRAM 200发送的数据的完整性。
图3是示出根据本发明构思的示例性实施例的包括图2所示的多基准产生器的DRAM控制器的框图。
参照图3，在示例性实施例中，DRAM控制器120包括多基准产生器125、数据接收器126(本文中还称作数据接收器电路126)和缓冲器127。
在示例性实施例中，多基准产生器125包括至少两个参考电压产生器121和122(本文中还称作参考电压产生器电路121和122)、基准选择开关123和基准控制器124(本文中还称作参考电压控制器124或参考电压控制器电路124)。参考电压产生器121和122分别独立地产生参考电压Vref1和Vref2。例如，第一参考电压产生器121产生第一参考电压Vref1，第二参考电压产生器122产生第二参考电压Vref2。第二参考电压Vref2的电平独立于第一参考电压Vref1的电平。
在示例性实施例中，通过DRAM 200的训练操作来确定作为与第一区块RANK0相对应的晶片的数据信号电平的最佳值的第一参考电压Vref1的电平。在这种情况下，通过训练信息TI 1设置第一参考电压产生器121以产生所确定的电平的第一参考电压Vref1。相似地，通过训练操作来确定作为与第二区块RANK1相对应的晶片的数据信号电平的最佳值的第二参考电压Vref2的电平。通过训练信息TI2设置第二参考电压产生器122以产生所确定的电平的第二参考电压Vref2。
接着，当训练操作结束并且恢复DRAM 200的区块交错模式时，在将数据写入DRAM200时以指定的交错大小为单位交替地选择区块RANK0和RANK1。相似地，在从DRAM 200读数据时在指定的区块交错周期启用区块RANK0和RANK1。例如，在示例性实施例中，在读操作中，多基准产生器125与DRAM 200的区块交错周期RIP同步地产生不同电平或独立电平的读参考电压Vref1和Vref2，并且将读参考电压Vref1和Vref2提供至数据接收器126。基准控制器124参照诸如区块交错周期RIP的信息控制基准选择开关123。将通过基准选择开关123选择的参考电压Vref(例如，第一参考电压Vref1或第二参考电压Vref2)提供至数据接收器126。
在读操作中，数据接收器126从DRAM 200接收通过第一通道310发送的读数据。读数据是按照区块交错方式输出的数据。数据接收器126可参照针对各个区块设为最佳值的参考电压Vref与区块交错周期RIP同步地对从DRAM 200发送的读数据进行采样。可将通过数据接收器126采样的读数据R_DATA存储在缓冲器127中，并且随后可作为目标块请求数据传递。
以上参照图3描述包括多基准产生器125的DRAM控制器120的示例性构造。然而，多基准产生器125的构造或控制方式不限于以上描述。例如，多基准产生器125的构造或控制方式可根据本发明构思的示例性实施例不同地改变。
图4是示出根据本发明构思的示例性实施例的DRAM 200的通道和区块结构的框图。
参照图4，在示例性实施例中，DRAM 200经通过其独立地执行数据交换的多个通道CH0、CH1、…、CHn-1与DRAM控制器120连接。以具有不同模拟特征的区块为单位划分通道CH0、CH1、…、CHn-1。
在示例性实施例中，按照通道交错方式通过DRAM控制器120管理DRAM 200。例如，在其中DRAM控制器120将数据写入DRAM 200中的情况下，可在交错单元中划分写请求的数据。假设交错单元IU是128字节，以128字节为单位划分写请求的数据，以分别对应于通道CH0、CH1、…、CHn-1，并且按照预定次序通过对应的通道在存储器晶片中写入划分后的数据。例如，假设通道交错次序为“CH0→CH1→CH2→CH3→…→CHn-1”，可按照流水线方式将128字节的交错单元IU的划分后的数据发送至各个通道。为了在读操作中输出数据，可按照如上所述的相同方式选择通道。应该理解，以128字节为单位划分写请求的数据是示例性的，并且本发明构思的示例性实施例不限于此。
另外，通道以区块为单位交错。例如，如果选择包括两个区块RANK0和RANK1的通道CH0，则DRAM控制器120激活用于选择所述两个区块RANK0和RANK1之一的芯片选择信号(CS0和CS1之一)。在经通道CH0访问的DRAM 200的第一部分210中包括RANK0和RANK1。第一区块RANK0包括存储器区212，第二区块RANK1包括存储器区214。接着，可与选通信号DQS同步传递数据信号DQ。在这种情况下，通过两个区块RANK0和RANK1共享用于传递选通信号DQS和数据信号DQ的信号线，并且由芯片选择信号CS0和CS1选择所述两个区块RANK0和RANK1之一。
相似地，如果选择包括两个区块RANK0和RANK1的通道CH1，则DRAM控制器120激活用于选择所述两个区块RANK0和RANK1之一的芯片选择信号(CS2和CS3之一)。经通道CH1访问的DRAM 200的第二部分220中包括RANK0和RANK1。第一区块RANK0包括存储器区222，并且第二区块RANK1包括存储器区224。接着，可与选通信号DQS同步地传递数据信号DQ。在这种情况下，通过两个区块RANK0和RANK1共享用于传递选通信号DQS和数据信号DQ的信号线，并且由芯片选择信号CS2和CS3选择所述两个区块RANK0和RANK1之一。
在示例性实施例中，与DRAM 200的各个区块相对应的晶片调整用于接收从片上系统100提供的写数据的参考电压。通过写训练操作设置用于确保写数据的完整性的最佳参考电压。
参照比较例，在片上系统的DRAM控制器中，可难以根据区块交错在读操作中针对各个区块设置最佳参考电压。参照本发明构思的示例性实施例，DRAM控制器120包括针对对读数据进行采样的目的提供独立电平的参考电压的多基准产生器125。在示例性实施例中，多基准产生器125设为在软件训练中针对各个区块检测最佳参考电压，以及产生因此检测到的用于各个区块的最佳参考电压。
图5是示出根据本发明构思的示例性实施例的多基准产生器的特征的示图。
参照图5，示出了分别通过DRAM 200的第一区块RANK0和第二区块RANK1输出的数据信号的眼图230和眼图240。为了便于解释，省略了与检测眼图230和240中的每一个的单位间隔UI的中心的训练操作关联的描述。假设利用加载至SRAM 160的训练代码在执行训练时已完成用于检测中心的训练操作。
眼图230示出了与连接至DRAM 200的通道CH0的第一区块RANK0相对应的存储器晶片的输出数据的信号特征。眼图240示出了与连接至DRAM 200的通道CH0的第二区块RANK1相对应的存储器晶片的输出数据的信号特征。从眼图230和240中可以理解，用于确保读数据的完整性的参考电压的电平针对各个区块变化。
如果在片上系统100中仅利用参考电压Vref1对从DRAM 200发送的数据进行采样，则可确保第一区块RANK0的读数据的完整性。然而，从第二区块RANK1输出的数据的最佳参考电压Vref2相对于参考电压Vref1具有电压差ΔV。因此，可难以确保从第二区块RANK1输出的数据的完整性。
根据本发明构思的示例性实施例的片上系统100通过训练操作针对各个区块检测最佳参考电压。根据本发明构思的示例性实施例的片上系统100利用多基准产生器125针对各个区块提供最佳参考电压。当训练完成时，在读操作中，片上系统100可与区块交错周期RIP同步地切换用于从DRAM 200输出的数据的参考电压。
图6是示出根据本发明构思的示例性实施例的DRAM的软件训练方法的流程图。
参照图6，DRAM 200的软件训练操作包括粗略训练操作和精细训练操作。粗略训练操作涉及将训练代码加载至SRAM 160(参照图2)和执行训练代码的过程，并且精细训练操作涉及将训练代码加载至DRAM 200和执行训练代码的过程。
在操作S110中，电子装置10启动。例如，当电子装置10的电源开关接通或者当通过装置复位执行初始化时可执行引导操作。
在操作S120中，对电子装置10的总输入/输出(I/O)接口执行训练。在对DRAM 200执行实际训练之前，可在操作S120中执行用于确保最小可靠性的训练操作。在示例性实施例中，可省略训练输入/输出接口的过程。
在操作S130中，对DRAM 200执行粗略训练操作。对粗略训练操作，片上系统100将训练代码加载至SRAM 160。可通过利用加载至SRAM 160的训练代码来确保用于访问DRAM200的最小可靠性。例如，可通过粗略训练操作来调整DRAM 200的数据信号和控制信号的延迟或者数据信号窗的中心值。
在操作S140中，对DRAM 200执行用于确定精细操作参数的精细训练操作。在示例性实施例中，精细训练操作是用于更精细地调整通过粗略训练操作确定的参数的操作。可替换地，在示例性实施例中，精细训练操作是用于从粗略训练操作中确定不同类型的操作参数的软件训练操作。针对精细训练操作提供的训练代码TC可具有相对大的大小。因此，可将用于执行精细训练操作的训练代码TC加载至DRAM200的任一个区块。这样，对于精细训练，可禁用DRAM 200的区块交错，或者可调整交错单元的大小。如果完成了精细训练操作，则片上系统100可禁用区块交错并且可将通过训练获得的参数信息(包括用于各个区块的参考电压)存储在贮存装置170中。
接着，在复位情况下，可跳过用于DRAM 200的训练，并且可利用存储在贮存装置170中的参数信息执行初始化。例如，在下面的复位操作中，可使用作为训练操作的结果获得并存储在贮存装置170中的参数跳过软件训练过程。
根据本发明构思的示例性实施例，将训练代码TC加载至用于训练的DRAM 200而不是SRAM 160。因此，去除了在训练代码TC加载至SRAM 160时可出现的对训练代码TC的大小的限制，从而允许改进的软件训练(例如，相对于各种功能和性能)的实施。另外，由于训练代码TC被加载至DRAM 200，DRAM 200的速度高于通过系统互连器180或总线访问的SRAM160的速度，因此加载和取回训练代码TC所需的时间缩短。因此，根据示例性实施例，提高了DRAM 200的软件训练速度。
图7是示出根据本发明构思的示例性实施例的图6的粗略训练过程的流程图。
参照图7，通过将训练代码TC加载至SRAM 160执行DRAM 200的粗略训练操作(操作S130)。
在操作S131中，针对对DRAM 200执行粗略训练的目的，片上系统100将第一训练代码TC加载至SRAM 160。第一训练代码TC可为用于将数据输入至DRAM 200/从DRAM 200输出数据的基本设置的训练代码TC。例如，可通过粗略训练操作调整DRAM 200的数据信号和控制信号的延迟或者数据信号窗的中心值。
在操作S133中，片上系统100执行加载至SRAM 160的第一训练代码TC。在第一训练代码TC中可包括用于检测DRAM 200的数据信号和控制信号的状态的整体训练次序。例如，随着第一训练代码TC被执行，可检测DRAM 200的基本输入/输出路径的参数或者时钟信号的延迟状态。片上系统100可基于检测结果确定时钟、数据选通信号DQS或者数据信号DQ的延迟值。
在操作S135中，片上系统100利用通过第一训练代码TC的执行确定的参数来设置DRAM 200。例如，利用通过第一训练代码TC的执行确定的参数来设置DRAM 200的操作特征。利用通过第一训练代码TC的执行确定的参数设置的DRAM 200可处于其中可进行基本数据输入/输出的状态。
上面参照图6描述根据本发明构思的示例性实施例的粗略训练过程。然而，其中执行粗略训练的方式不限于以上描述。例如，在示例性实施例中，粗略训练方式和精细训练方式可改变为针对DRAM 200的不同参数的训练方式。例如，如果粗略训练操作涉及用于检测与DRAM 200的时钟或延迟关联的参数的最佳值的操作，则稍后将描述的精细训练操作可涉及用于优化信号的电平的训练操作。
图8是示出根据本发明构思的示例性实施例的图6的精细训练操作(操作S140)的详细过程的流程图。
参照图8，在精细训练操作中将第二训练代码TC加载至DRAM 200。在示例性实施例中，为了将第二训练代码TC加载至DRAM 200，禁用DRAM 200的区块交错或者调整区块交错的大小。
在操作S141中，片上系统100检测DRAM 200的区块状态。例如，片上系统100可读取DRAM 200的ID信息或串行存在检测(SPD)信息，并且可基于读取的信息检查DRAM 200的区块状态。例如，片上系统100检测分配至一个通道的DRAM 200的区块的数量。
为了将训练代码TC(例如，第二训练代码TC)加载至DRAM 200，在操作S142中，片上系统100可禁用区块交错模式或者可调整交错单元的大小。例如，在其中将两个区块分配至一个通道的情况下，如果禁用区块交错模式，则在DRAM 200的存储器映射中通过连续地址表达一个区块。例如，片上系统100可仅将第二训练代码TC写入与任一个区块相对应的存储器区中，而不用划分第二训练代码TC。可替换地，如果调整区块交错大小，则交错单元的大小可增大。在这种情况下，可确定交错单元的大小足够大以加载整个第二训练代码TC。
在操作S143中，片上系统100在区块交错禁用/调整状态下将第二训练代码TC加载至DRAM 200。例如，片上系统100在禁用区块交错模式或者调整交错单元的大小的同时将第二训练代码TC加载至DRAM 200。片上系统100将第二训练代码TC加载至对应于一个区块的存储器区。这里，包括在DRAM 200的各个通道中的区块的数量可不同。然而，为了便于解释，假设包括在一个通道中的区块的数量为2。
在操作S144中，片上系统100可访问加载了第二训练代码TC的区块，可取回第二训练代码TC，并且可执行取回的第二训练代码TC。例如，执行训练操作的CPU 110可取回和执行DRAM 200的第二训练代码TC。随着第二训练代码TC的执行，可对包括在未加载第二训练代码TC的至少一个区块中的存储器区或者对未加载第二训练代码TC的晶片执行训练。例如，在其中第二训练代码TC被加载至第一区块RANK0的情况下，可对与第二区块RANK1相对应的晶片或存储器区执行训练。可将训练数据写至第二区块RANK1和从第二区块RANK1中读取训练数据。片上系统100可评价读取的训练数据，以确定最佳参数。例如，根据本发明构思的示例性实施例的片上系统100可通过DRAM 200的读训练操作来检测DRAM 200的输出数据信号的信号电平。可根据输出数据的信号电平确定针对各个区块的最佳参考电压Vref。
在操作S145中，片上系统100确定是否训练了DRAM 200的所有区块。例如，片上系统100可确定是否完成了与包括在DRAM 200中的所有通道和通道的所有区块关联的软件训练。如果还有待训练的区块(否)，则过程前进至操作S146。可替换地，如果所有区块均已被训练(是)，则处理前进至操作S147。
在操作S146中，片上系统100新选择待训练的目标区块。例如，在其中仅存在两个区块的情况下，可将先前加载了训练代码的区块设为用于训练的目标区块。一旦选择了用于训练的目标区块，过程就前进至操作S143以对目标区块执行训练。
在操作S147中，片上系统100在贮存装置170中存储作为训练操作的结果获得的操作参数。例如，片上系统100选择用于各个区块的参考电压Vref并且在贮存装置170中存储用于各个区块的选择的参考电压Vref。
在操作S148中，片上系统100在先前在操作S142中禁用DRAM200的区块交错的情况下恢复DRAM 200的区块交错(例如，再启用DRAM 200的区块交错)，或者在操作S142中调整了交错单元的情况下将交错单元的大小变回在调整交错单元之前其先前大小。例如，片上系统100可复位电子装置10并且可利用作为训练结果获得的参数来设置DRAM 200。在这种情况下，再启用DRAM 200的区块交错。
上面描述了根据本发明构思的示例性实施例的精细训练过程。在以上描述中，在精细训练操作中禁用区块交错。然而，本发明构思的示例性实施例不限于此。例如，在示例性实施例中，也禁用通道交错。
图9是根据本发明构思的示例性实施例的示出了用于描述在禁用DRAM的区块交错时获得的效果的存储器映射的示图。
参照图9，DRAM 200的各个通道由按照区块交错方式访问的多个区块构成。如果禁用区块交错，则可利用连续地址访问DRAM 200的存储器映射。
参照与其中启用区块交错的状态相对应的存储器映射(a)，利用交错单元IU将数据写至DRAM 200和从DRAM 200读取数据。例如，在写数据的情况下，将一条数据划分为交错单元IU，并且将交错单元的划分后的数据分别分散至和写至各区块中。例如，在其中通过通道CH0写64KB数据的情况下，64KB数据可分为两块32KB的数据。可将划分后的32KB数据的块按次序写入第一区块RANK0的存储器区212a和第二区块RANK1的存储器区214a。区块RANK0和RANK1可分别对应于不同的DRAM芯片(或晶片)。在其中在通道CH0中包括两个区块RANK0和RANK1的情况下，可在写数据的操作中根据交错次序交替地选择区块RANK0和RANK1。在读操作中，可按照与上述的相同方式选择区块，并且可将从按照交错方式选择的区块中读取的数据传递至片上系统100。
然而，如果禁用区块交错，则通道CH0的存储器区如存储器映射(b)所示地映射。如果禁用区块交错，则不使用交错单元IU。例如，如果禁用区块交错，则可在选择的存储器区或选择的芯片(或晶片)中连续写入写数据。例如，假设对应于第一区块RANK0和第二区块RANK1中的每一个的存储器区为512MB。在这种情况下，在存储器映射(b)中，可利用连续地址映射对应于第一区块RANK0的存储器区212b，并且可利用连续地址映射对应于第二区块RANK1的存储器区214b。因此，在示例性实施例中，即使在DRAM 200中写入大小大于交错单元(例如，32KB)的大小的训练代码TC，也可将训练代码TC存储在一个区块中，而不分散。
如上所述，根据本发明构思的示例性实施例，在禁用区块交错之后，可将训练代码TC加载至一个区块，并且可对其它区块执行训练。
图10是示出当禁用区块交错时将训练代码TC和训练数据加载至DRAM 200的方法的示图。
参照图10，可将训练代码TC至少两次加载至DRAM 200的被禁用区块交错的对应区块。
首先，为了训练第二区块RANK1，将训练代码TC加载至第一区块RANK0。可将训练代码TC写入第一区块RANK0的存储器区212的一部分中。例如，可将第一区块RANK0的存储器区212分配至加载了训练代码TC的代码区，并且可将第二区块RANK1的存储器区214分配至加载了训练数据的目标区。在该状态下，随着训练代码TC的执行，可对第二区块RANK1执行训练。在这种情况下，在示例性实施例中，检测用于对从第二区块RANK1输出的数据进行采样的最佳参考电压Vref2。
在交换区块之后，为了训练第一区块RANK0，将训练代码TC加载至第二区块RANK1。可将训练代码TC写入第二区块RANK1的存储器区214的一部分中。例如，可将第二区块RANK1的存储器区214分配至加载了训练代码TC的代码区，并且可将第一区块RANK0的存储器区212分配至加载了训练数据的目标区。在该状态下，随着训练代码TC的执行，对第一区块RANK0执行训练。在这种情况下，检测用于对从第一区块RANK0输出的数据进行采样的最佳参考电压Vref1。
图11是示出根据本发明构思的示例性实施例的包括执行训练操作的DRAM控制器的电子装置10的引导操作的流程图。
参照图11，在诸如复位情况的情况下，根据本发明构思的示例性实施例的电子装置10利用存储在贮存装置170中的值来设置DRAM200的操作参数，而不执行软件训练。因此，电子装置10被高速引导。
在操作S210中，电子装置10检测通电状态。例如，电子装置10检测根据用户的强制复位的通电或者根据系统的复位请求的通电。
在操作S220中，电子装置10确定当前执行的引导过程是否对应于冷引导。例如，电子装置10可确定当前引导是在电力中断之后开始的冷引导还是其中在保持电力的同时复位电子装置10的整体操作状态的热引导。在其中当前引导对应于冷引导(是)的情况下，过程前进至操作S230。可替换地，在其中当前引导不对应于冷引导(否)的情况下，过程前进至操作S260。
在操作S230中，电子装置10执行用于确定或调整DRAM 200的整体操作参数的训练操作。训练操作S230可包括上述粗略训练操作和精细训练操作。电子装置10可通过训练操作确定和设置DRAM 200的数据信号、控制信号和时钟信号的值。另外，电子装置10可执行训练操作，以确定用于感测DRAM 200的输出数据的用于各个区块的上述参考电压Vref1和Vref2。
在操作S240中，电子装置10在贮存装置170中保存(或存储)作为训练操作的结果获得的训练参数。存储在贮存装置170中的训练参数包括用于各个区块的参考电压Vref1和Vref2。
在操作S250中，电子装置10利用作为训练操作的结果获得的训练参数来设置DRAM200和DRAM控制器120的构造。例如，电子装置10可通过用于DRAM 200的写训练操作来设置DRAM 200中的操作参数。另外，电子装置10可通过针对DRAM 200的读训练操作来设置在DRAM控制器120中产生的参考电压Vref1和Vref2的电平。
在操作S260中，电子装置10访问其中存储(或保存)DRAM 200的训练结果值的贮存装置170。电子装置10从贮存装置170读取训练结果值。然后，电子装置10设置DRAM 200和DRAM控制器120的构造(例如，设置DRAM 200和DRAM控制器120的操作特征)。在这种情况下，也可设置通过包括在DRAM控制器120中的多基准产生器125产生的参考电压Vref1和Vref2的电平。
上面描述了根据本发明构思的示例性实施例的电子装置10的引导过程。可在其中新确定DRAM 200的操作参数的冷引导情况下对DRAM 200执行训练。在特定情况下，可需要相对长的时间对DRAM 200执行训练。因此，电子装置10可在除冷引导情况之外的一些情况(诸如复位情况或强制初始化情况)下跳过训练过程。因为已经在贮存装置170中存储通过训练操作获得的最佳操作参数，所以可跳过训练过程。
图12是示出根据本发明构思的示例性实施例的存储器装置的训练操作的流程图。参照图12，可在不使用SRAM 160的情况下训练根据本发明构思的示例性实施例的DRAM200。例如，在示例性实施例中，将用于训练DRAM 200的训练代码TC仅加载至DRAM 200。
在操作S310中，电子装置10启动。例如，电子装置10的电源开关可接通，或者当通过硬件复位执行初始化操作时可执行引导操作。
在操作S320中，对电子装置10的总输入/输出接口执行训练。在对DRAM 200执行训练之前，可在操作S320中执行用于确保最小可靠性的训练操作。在示例性实施例中，可省略训练输入/输出接口的过程。
在操作S330中，片上系统100禁用DRAM 200的区块交错模式。可替换地，片上系统100调整用于DRAM 200的区块交错的数据大小。如上所述，根据本发明构思的示例性实施例，当禁用区块交错时，可将整个训练代码TC加载至DRAM 200的一个区块。另外，即使设为区块交错的交错单元的大小被调整为大于训练代码TC的大小，也可将整个训练代码TC存储在一个区块中。
在操作S340中，片上系统100将训练代码TC加载至DRAM 200的第一区块RANK0。这里，为了便于描述，假设包括在DRAM 200的各个通道中的区块数量为2。
在操作S350中，片上系统100访问加载了训练代码TC的第一区块RANK0，取回训练代码TC，并且执行取回的训练代码TC。例如，执行训练操作的CPU 110可取回和执行DRAM200的训练代码TC。随着训练代码TC的执行，可对包括在未加载训练代码TC的第二区块RANK1中的存储器区或者对未加载训练代码TC的晶片执行训练。可将训练数据写入第二区块RANK1的存储器区和从第二区块RANK1的存储器区中读取训练数据。片上系统100可评价读取的训练数据，以确定最佳参数。例如，根据本发明构思的示例性实施例的片上系统100可通过DRAM 200的读训练操作来检测DRAM 200的输出数据信号的信号电平。可根据输出数据的信号电平来确定用于各个区块的最佳参考电压Vref。
在操作S360中，片上系统100将训练代码TC加载至DRAM 200的第二区块RANK1。
在操作S370中，片上系统100访问加载了训练代码TC的第二区块RANK1，取回训练代码TC，并且执行取回的训练代码TC。随着训练代码TC的执行，可对包括在未加载训练代码TC的第一区块RANK0中的存储器区或者对未加载训练代码TC的晶片执行训练。可将训练数据写入第一区块RANK0的存储器区和从第一区块RANK0的存储器区中读取训练数据。片上系统100可评价读取的训练数据，以确定最佳参数。例如，可从读取的训练数据中确定第一区块RANK0的最佳参考电压Vref。
在操作S380中，片上系统100利用通过训练操作确定的训练参数来设置DRAM 200和DRAM控制器120的构造。例如，可针对包括在DRAM 200中的各个区块设置写数据的参考电压。另外，可设置通过包括在DRAM控制器120中的多基准产生器125产生的参考电压Vref1和Vref2的电平。
在操作S390中，片上系统100恢复DRAM 200的交错操作模式。此外，片上系统100在贮存装置170中存储(或保存)作为训练结果获得的操作参数。片上系统100在贮存装置170中存储用于DRAM 200的各个区块的参考电压Vref1和Vref2。在复位或热引导操作中，存储在贮存装置170中的参数可用于按次序将DRAM 200和DRAM控制器120初始化，而不用训练过程。
上面参照图12描述了其中训练方法不使用SRAM 160的示例性实施例。例如，就针对特定目的提供的片上系统100包括其容量不足够大以存储训练代码TC的SRAM 160的情况而言，可通过利用参照图12描述的根据示例性实施例的训练方法来确保DRAM 200的可靠性。
图13是示出根据本发明构思的示例性实施例的便携式终端的框图。
参照图13，根据本发明构思的示例性实施例的便携式终端1000包括图像处理单元1100、无线收发器单元1200、音频处理单元1300、DRAM 1400、非易失性存储器装置1500、用户接口1600和控制器1700。
图像处理单元1100包括透镜1110、图像传感器1120、图像信号处理器1130和显示单元1140。无线收发器单元1200包括天线1210、收发器1220和调制器/解调器(调制解调器)1230。音频处理单元1300包括音频处理器1310、麦克风1320和扬声器1330。
这里，控制器1700可包括与图1的片上系统100相同的组件。例如，控制器1700可包括用于与DRAM 1400进行数据交换的DRAM控制器1750。DRAM控制器1750可利用区块交错模式访问DRAM 1400。控制器1700可通过软件训练调整用于与DRAM 1400通信的参数。例如，在软件训练中，控制器1700可禁用区块交错，可仅将训练代码加载至一个区块，并且可对其它区块执行训练，如上所述。通过上述训练操作，可在包括在DRAM控制器1750中的多基准产生器中优化用于各个区块的参考电压。
根据本发明构思的示例性实施例，可在用于DRAM的训练的训练代码被加载至DRAM之后执行训练代码。因此，可实施可靠性更高的存储器训练，而不用限制训练代码的大小。另外，可通过构造能够训练用于对DRAM的输出数据进行采样的各个区块的参考电压的片上系统，来实施数据完整性高的电子装置。
在本发明构思的领域中，按照常规做法，根据功能块、单元和/或模块，在附图中描述并示出示例性实施例。本领域技术人员应该理解，通过可利用基于半导体的制造技术或者其它制造技术形成的诸如逻辑电路、分立的组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路在物理上实现这些块、单元和/或模块。在通过微处理器或类似元件实现块、单元和/或模块的情况下，可利用软件(例如，微代码)来对它们进行编程以执行本文讨论的各种功能，并且可通过固件和/或软件可选地驱动它们。可替换地，各个块、单元和/或模块可通过专用硬件来实现，或者实现为用于执行一些功能的专用硬件与用于执行其它功能的处理器(例如，一个或多个编程的微处理器和关联电路)的组合。另外，在不脱离本发明构思的范围的情况下，示例性实施例的各个块、单元和/或模块可在物理上分为两个或更多个相互配合的和分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，示例性实施例的块、单元和/或模块可在物理上组合为更多个复杂的块、单元和/或模块。
虽然已参照本发明构思的示例性实施例描述了本发明构思，但是本领域普通技术人员应该清楚，在不脱离所附权利要求阐述的本发明构思的精神和范围的情况下可对其作出各种改变和修改。

Claims (24)

1.一种电子装置，包括：
存储器装置，其包括第一区块和第二区块；以及
片上系统，其与所述存储器装置交换数据，
其中，所述片上系统将第一训练代码加载至所述第一区块，并且利用加载至所述第一区块的所述第一训练代码对所述第二区块执行第一训练操作，并且将所述第一训练代码加载至所述第二区块，并且利用加载至所述第二区块的所述第一训练代码对所述第一区块执行第二训练操作，
其中，所述片上系统产生用于对所述第一区块的输出数据进行采样的第一参考电压，并且产生用于对所述第二区块的输出数据进行采样的第二参考电压，
其中，所述片上系统基于对所述第二区块执行所述第一训练操作的第一结果以及对所述第一区块执行所述第二训练操作的第二结果来产生所述第一参考电压和所述第二参考电压。
2.根据权利要求1所述的电子装置，其中，在执行所述第一训练操作和所述第二训练操作之前，所述片上系统禁用或调整所述存储器装置的区块交错模式。
3.根据权利要求1所述的电子装置，其中，所述第一区块对应于第一晶片中的存储器区，并且所述第二区块对应于第二晶片中的存储器区。
4.根据权利要求1所述的电子装置，其中，所述片上系统包括：
存储器控制器，其控制所述存储器装置并产生所述第一参考电压和所述第二参考电压，
其中，根据执行所述第一训练操作的所述第一结果和执行所述第二训练操作的所述第二结果来调整所述第一参考电压和所述第二参考电压的电压电平。
5.根据权利要求4所述的电子装置，其中，所述存储器控制器包括：
数据接收器，其利用所述第一参考电压和所述第二参考电压对所述第一区块的输出数据和所述第二区块的输出数据进行采样；以及
多参考电压产生器，其与区块交错周期同步地将所述第一参考电压和所述第二参考电压选择性地提供至所述数据接收器。
6.根据权利要求5所述的电子装置，其中，所述多参考电压产生器包括：
第一参考电压产生器，其产生所述第一参考电压，其中，根据对所述第一区块执行所述第二训练操作的所述第二结果来调整所述第一参考电压；
第二参考电压产生器，其产生所述第二参考电压，其中，根据对所述第二区块执行所述第一训练操作的所述第一结果来调整所述第二参考电压；
基准选择开关，其选择所述第一参考电压和所述第二参考电压中待传递至所述数据接收器的一个参考电压；以及
基准控制器，其与所述区块交错周期同步地控制所述选择开关。
7.根据权利要求1所述的电子装置，其中，所述片上系统还包括：
静态随机存取存储器，其中加载有用于训练所述存储器装置的第二训练代码。
8.根据权利要求7所述的电子装置，其中，在通过执行所述第二训练代码对所述存储器装置执行粗略训练操作之后，所述片上系统执行加载至所述存储器装置的所述第一训练代码。
9.根据权利要求1所述的电子装置，还包括：
贮存装置，其存储所述第一参考电压和所述第二参考电压的电压电平的值，其中，根据所述第一训练操作的所述第一结果和所述第二训练操作的所述第二结果来调整所述第一参考电压和所述第二参考电压。
10.根据权利要求9所述的电子装置，其中，所述片上系统从所述贮存装置接收所述第一参考电压和所述第二参考电压的电压电平的值，并且利用接收到的值初始化所述存储器装置。
11.一种电子装置的训练方法，所述电子装置包括片上系统和存储器装置，所述方法包括以下步骤：
禁用所述存储器装置的区块交错模式；
将训练代码加载至所述存储器装置的第一区块；
通过执行加载至所述第一区块的所述训练代码对所述存储器装置的第二区块执行第一训练操作；
将所述训练代码加载至所述第二区块；
通过执行加载至所述第二区块的所述训练代码对所述第一区块执行第二训练操作；以及
在贮存装置中存储对所述第一区块执行所述第二训练操作的结果和对所述第二区块执行所述第一训练操作的结果，
其中，执行所述第一训练操作和所述第二训练操作的结果包括：用于对所述第一区块的输出数据进行采样的第一参考电压和用于对所述第二区块的输出数据进行采样的第二参考电压。
12.根据权利要求11所述的方法，其中，所述第一区块和所述第二区块连接至相同的存储器通道。
13.根据权利要求11所述的方法，还包括以下步骤：
设置控制所述存储器装置以基于区块交错周期交替地产生所述第一参考电压和所述第二参考电压的存储器控制器。
14.根据权利要求11所述的方法，还包括以下步骤：
恢复所述存储器装置的所述区块交错模式。
15.根据权利要求11所述的方法，其中，在所述电子装置的引导操作中读取存储在所述贮存装置中的结果，并且将该结果用于初始化所述存储器装置。
16.一种电子装置，包括：
存储器装置，其包括多个区块，其中基于区块交错模式访问所述存储器装置；以及
片上系统，其对所述存储器装置执行训练操作，其中所述片上系统包括：
多个参考电压产生器，其产生用于对所述多个区块的输出数据彼此独立地进行采样的多个参考电压。
17.根据权利要求16所述的电子装置，其中，所述片上系统通过所述训练操作设置分别通过所述多个参考电压产生器产生的所述多个参考电压的电压电平。
18.根据权利要求16所述的电子装置，其中，所述片上系统禁用所述区块交错模式，以执行所述训练操作。
19.根据权利要求16所述的电子装置，还包括：
贮存装置，其存储执行所述训练操作的结果，
其中，所述片上系统使用存储在所述贮存装置中的所述多个参考电压产生器的值，以在引导时初始化所述存储器装置。
20.根据权利要求16所述的电子装置，其中，所述多个区块连接至相同的通道，
其中，所述片上系统利用从所述多个参考电压中的选中的参考电压对从所述存储器装置通过所述相同的通道传递的数据进行采样，
其中，通过基于区块交错周期切换所述多个参考电压产生器的输出来产生所述选中的参考电压。
21.一种电子装置的训练方法，该电子装置包括片上系统和存储器装置，所述方法包括以下步骤：
通过所述片上系统将第一训练代码加载至所述存储器装置的第一区块；
利用加载至所述第一区块的所述第一训练代码通过所述片上系统对所述存储器装置的第二区块执行第一训练操作；
通过所述片上系统将所述第一训练代码加载至所述第二区块；
利用加载至所述第二区块的所述第一训练代码通过所述片上系统对所述存储器装置的第一区块执行第二训练操作；
通过所述片上系统产生用于对所述第一区块的输出数据进行采样的第一参考电压；以及
通过所述片上系统产生用于对所述第二区块的输出数据进行采样的第二参考电压，
其中，基于对所述第二区块执行所述第一训练操作的第一结果和对所述第一区块执行所述第二训练操作的第二结果来产生所述第一参考电压和所述第二参考电压。
22.根据权利要求21所述的方法，还包括以下步骤：
在执行所述第一训练操作和所述第二训练操作之前通过所述片上系统禁用所述存储器装置的区块交错模式。
23.根据权利要求21所述的方法，还包括以下步骤：
在执行所述第一训练操作和所述第二训练操作之前，通过所述片上系统调整所述存储器装置的区块交错模式。
24.根据权利要求21所述的方法，其中，所述第一区块对应于第一晶片中的存储器区，并且所述第二区块对应于第二晶片中的存储器区。
CN201811473813.7A 2017-12-04 2018-12-04 对存储器装置执行训练的电子装置及其训练方法 Active CN109871340B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0165305 2017-12-04
KR1020170165305A KR102447493B1 (ko) 2017-12-04 2017-12-04 랭크 단위로 메모리 장치를 트레이닝하는 전자 장치 및 그것의 메모리 트레이닝 방법

Publications (2)

Publication Number Publication Date
CN109871340A CN109871340A (zh) 2019-06-11
CN109871340B true CN109871340B (zh) 2024-02-13

Family

ID=66659462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811473813.7A Active CN109871340B (zh) 2017-12-04 2018-12-04 对存储器装置执行训练的电子装置及其训练方法

Country Status (3)

Country Link
US (2) US10566075B2 (zh)
KR (1) KR102447493B1 (zh)
CN (1) CN109871340B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447493B1 (ko) 2017-12-04 2022-09-26 삼성전자주식회사 랭크 단위로 메모리 장치를 트레이닝하는 전자 장치 및 그것의 메모리 트레이닝 방법
KR102679215B1 (ko) 2018-10-30 2024-06-28 삼성전자주식회사 복수의 트레이닝들을 동시에 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치
KR102679157B1 (ko) 2018-10-30 2024-06-27 삼성전자주식회사 모드 레지스터 쓰기 명령을 이용하여 쓰기 클럭의 듀티 사이클의 트레이닝을 수행하는 시스템 온 칩, 시스템 온 칩의 동작 방법, 및 시스템 온 칩을 포함하는 전자 장치
KR20210026353A (ko) 2019-08-30 2021-03-10 삼성전자주식회사 메모리 장치 트레이닝 방법 및 이를 포함한 전자 기기 및 전자 시스템
CN114729073B (zh) 2019-11-27 2023-09-29 大阪有机化学工业株式会社 (甲基)丙烯酸酯、固化性树脂组合物及固化物
KR20210069514A (ko) * 2019-12-03 2021-06-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 트레이닝 방법
CN113450852B (zh) * 2020-03-25 2022-04-12 长鑫存储技术有限公司 半导体存储器的训练方法及相关设备
US11587603B2 (en) * 2020-09-30 2023-02-21 Infineon Technologies LLC Local reference voltage generator for non-volatile memory
KR20220085237A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 스토리지 컨트롤러, 스토리지 장치 및 스토리지 장치의 동작 방법
KR20220165535A (ko) 2021-06-08 2022-12-15 삼성전자주식회사 데이터 트레이닝을 수행하는 메모리 컨트롤러, 이를 포함하는 시스템 온 칩 및 메모리 컨트롤러의 동작방법
US11967396B2 (en) 2022-04-27 2024-04-23 Nvidia Corp. Multi-rank receiver
US11973501B2 (en) 2022-04-27 2024-04-30 Nvidia Corp. Digitally controlled unified receiver for multi-rank system
US11978496B2 (en) * 2022-04-27 2024-05-07 Nvidia Corp. Distributed global and local reference voltage generation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200818211A (en) * 2006-06-22 2008-04-16 Samsung Electronics Co Ltd A semiconductor device, a parallel interface system and methods thereof
CN102804156A (zh) * 2009-06-17 2012-11-28 超威半导体公司 动态随机存取存储器通道控制器的并行训练
CN106133710A (zh) * 2014-06-27 2016-11-16 超威半导体公司 用于训练存储器物理层接口的集成控制器
CN106531204A (zh) * 2015-09-10 2017-03-22 爱思开海力士有限公司 用于设置参考电压的电路和包括所述电路的半导体器件
CN107274921A (zh) * 2016-03-31 2017-10-20 三星电子株式会社 基准电压自训练的方法和电路以及存储器系统

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7036053B2 (en) 2002-12-19 2006-04-25 Intel Corporation Two dimensional data eye centering for source synchronous data transfers
US7991096B1 (en) 2003-06-02 2011-08-02 Silicon Image, Inc. Data sampling method and apparatus using through-transition counts to reject worst sampling position
KR100604836B1 (ko) * 2004-02-26 2006-07-26 삼성전자주식회사 어드레스 버스 라인 상에 동시 양방향 입출력（ｓｂｄｉ／ｏ）회로를 채용하는 메모리 시스템
US7647467B1 (en) 2006-05-25 2010-01-12 Nvidia Corporation Tuning DRAM I/O parameters on the fly
US7991098B2 (en) 2007-10-31 2011-08-02 Micron Technology, Inc. Method and apparatus for training the reference voltage level and data sample timing in a receiver
US20120272013A1 (en) * 2011-04-25 2012-10-25 Ming-Shi Liou Data access system with at least multiple configurable chip select signals transmitted to different memory ranks and related data access method thereof
US8850155B2 (en) 2011-12-19 2014-09-30 Advanced Micro Devices, Inc. DDR 2D Vref training
US8934317B2 (en) * 2012-01-13 2015-01-13 Samsung Electronics Co., Ltd. Semiconductor memory devices having internal clock signals and memory systems including such memory devices
US9563597B2 (en) * 2012-03-19 2017-02-07 Rambus Inc. High capacity memory systems with inter-rank skew tolerance
KR20140037443A (ko) 2012-09-18 2014-03-27 삼성전자주식회사 메모리 장치 및 그 튜닝 방법
KR20150113587A (ko) * 2014-03-31 2015-10-08 에스케이하이닉스 주식회사 반도체 장치
US9721660B2 (en) * 2014-10-24 2017-08-01 Microsoft Technology Licensing, Llc Configurable volatile memory without a dedicated power source for detecting a data save trigger condition
US9720825B2 (en) * 2014-12-19 2017-08-01 Dell Products, Lp System and method for performance optimal partial rank/bank interleaving for non-symmetrically populated DIMMs across DDR channels
US9401721B1 (en) 2015-06-16 2016-07-26 Advanced Micro Devices, Inc. Reference voltage generation and tuning
US9558850B1 (en) 2015-12-01 2017-01-31 International Business Machines Corporation Efficient calibration of a data eye for memory devices
US10446255B2 (en) * 2016-06-13 2019-10-15 International Business Machines Corporation Reference voltage calibration in memory during runtime
KR102447493B1 (ko) 2017-12-04 2022-09-26 삼성전자주식회사 랭크 단위로 메모리 장치를 트레이닝하는 전자 장치 및 그것의 메모리 트레이닝 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200818211A (en) * 2006-06-22 2008-04-16 Samsung Electronics Co Ltd A semiconductor device, a parallel interface system and methods thereof
CN102804156A (zh) * 2009-06-17 2012-11-28 超威半导体公司 动态随机存取存储器通道控制器的并行训练
CN106133710A (zh) * 2014-06-27 2016-11-16 超威半导体公司 用于训练存储器物理层接口的集成控制器
CN106531204A (zh) * 2015-09-10 2017-03-22 爱思开海力士有限公司 用于设置参考电压的电路和包括所述电路的半导体器件
CN107274921A (zh) * 2016-03-31 2017-10-20 三星电子株式会社 基准电压自训练的方法和电路以及存储器系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于训练方式的存储器时钟信号的自适应同步;陆辰鸿;胡越黎;周俊;;上海大学学报(自然科学版)(第04期);全文 *

Also Published As

Publication number Publication date
US10991446B2 (en) 2021-04-27
US10566075B2 (en) 2020-02-18
KR102447493B1 (ko) 2022-09-26
US20200152287A1 (en) 2020-05-14
CN109871340A (zh) 2019-06-11
US20190172516A1 (en) 2019-06-06
KR20190065789A (ko) 2019-06-12

Similar Documents

Publication Publication Date Title
CN109871340B (zh) 对存储器装置执行训练的电子装置及其训练方法
US10592448B2 (en) Master-slave system, command execution method and data access method with use of serial peripheral interface (SPI)
CN107621959B (zh) 电子装置及其软件训练方法、计算系统
US9978430B2 (en) Memory devices providing a refresh request and memory controllers responsive to a refresh request
US20140169114A1 (en) Volatile memory devices, memory systems including the same and related methods
KR102701812B1 (ko) 휘발성 메모리를 캐쉬로 사용하는 비휘발성 메모리 시스템
JP2022028890A (ja) メモリアドレス指定方法と関連するコントローラ、メモリデバイス、及びホスト
US11442664B2 (en) Memory system and method of operating the same
KR20190073101A (ko) 선택적으로 메모리를 부팅시키도록 구성되는 램 컨트롤러 및 그 동작 방법
US9275692B2 (en) Memory, memory controllers, and methods for dynamically switching a data masking/data bus inversion input
US10885950B2 (en) Method and memory system for optimizing on-die termination settings of multi-ranks in a multi-rank memory device
US11726683B2 (en) Storage system and operating method for moving data between storage devices thereof
US20200089413A1 (en) Storage device and control method
US11211102B2 (en) Method and memory system for optimizing on-die termination settings of multi-ranks in a multi-rank memory device
KR102464305B1 (ko) 반도체 장치
CN111045596A (zh) 存储器装置及其操作方法
KR20190105869A (ko) 메모리 컨트롤러 및 그 동작 방법
US11106559B2 (en) Memory controller and memory system including the memory controller
KR20230151422A (ko) 멀티-랭크들의 온-다이 터미네이션(odt) 셋팅을 최적화하는 메모리 시스템, 메모리 시스템의 동작 방법 및 메모리 컨트롤러
TW202349388A (zh) 記憶體系統、主機系統以及操作記憶體系統的方法
CN116954493A (zh) 存储器系统、存储器系统的操作方法及电子装置
KR20240003648A (ko) 메모리 시스템 및 그에 포함된 메모리 컨트롤러의 동작 방법
KR20240049864A (ko) 메모리 시스템 및 그 동작 방법
KR20230139248A (ko) 메모리 컨트롤러 및 그것을 포함하는 메모리 시스템
KR20230127824A (ko) 시스템 온 칩, 그것의 버스 파워 게이팅 방법 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant