CN109860368A - 一种发光二极管外延片、芯片及其制备方法 - Google Patents

Abstract

本发明公开了一种发光二极管外延片、芯片及其制备方法，属于半导体技术领域。所述发光二极管外延片包括衬底、N型半导体层、有源层、P型半导体层和接触层，所述N型半导体层、所述有源层、所述P型半导体层和所述接触层依次层叠在所述衬底上；所述接触层的材料采用锑烯。本发明通过采用锑烯形成接触层，锑烯层内的缺陷态很少，载流子在锑烯层内的迁移率很高，有利于实现P型半导体层和电极之间的欧姆接触，不会造成电流拥堵，可以改善发光二极管的串联电阻，而且对有源层发出的光线吸收较少，可以从整体上提升整个发光二极管的光效。

Description

一种发光二极管外延片、芯片及其制备方法

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管外延片、芯片及其制备方法。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。氮化镓(GaN)具有良好的热导性能，同时具有耐高温、耐酸碱、高硬度等优良特性，使氮化镓(GaN)基LED受到越来越多的关注和研究。

外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层，N型半导体层、有源层和P型半导体层依次层叠在衬底上。衬底用于为外延材料提供生长表面，N型半导体层用于提供进行复合发光的电子，P型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。

为了与电极形成良好的欧姆接触，P型半导体层上还设有接触层。接触层一般为P型或N型的高掺杂层，通过半导体表面重掺杂获得超薄势垒。超薄势垒对载流子无阻挡能力，载流子可以自由穿过势垒，形成很大的隧道电流，从而获得欧姆接触(不产生明显的附加阻挡，电流在接触层上产生的压降小于在器件本身上所产生的压降)。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

接触层重掺杂会引入过多的缺陷态，这些缺陷态一方面会束缚载流子的移动，造成电流拥堵，并且电流密度越大，电流拥堵效应越明显；另一方面会吸收有源层发出的光，降低发光二极管的出光效率。而且接触层的带隙满足吸光条件，也会吸收有源层发出的光，进一步降低发光二极管的出光效率，影响整个发光二极管的光效。

发明内容

本发明实施例提供了一种发光二极管外延片、芯片及其制备方法，能够解决现有技术接触层重掺杂会引入过多的缺陷态，造成电流拥堵和发光二极管的出光效率降低的问题。所述技术方案如下：

第一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、有源层、P型半导体层和接触层，所述N型半导体层、所述有源层、所述P型半导体层和所述接触层依次层叠在所述衬底上；所述接触层的材料采用锑烯。

可选地，所述接触层的厚度为3nm～25nm。

优选地，所述P型半导体层的厚度为所述接触层的厚度的10倍～50倍。

第二方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、接触层、N型电极和P型电极，所述N型半导体层、所述有源层、所述P型半导体层和所述接触层依次层叠在所述衬底上，所述接触层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述接触层上，所述接触层的材料采用锑烯。

第三方面，本发明实施例提供了一种发光二极管外延片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上依次形成N型半导体层、有源层、P型半导体层和接触层，所述接触层的材料采用锑烯。

可选地，所述接触层采用分子束外延方法形成。

优选地，采用分子束外延方法形成所述接触层，包括：

在所述P型半导体层形成之后，将所述衬底放入反应室内，并对所述反应室进行抽真空；

控制蒸发形成的锑原子束在所述P型半导体层上沉积，形成所述接触层。

更优选地，所述反应室内的温度为20℃～250℃。

更优选地，所述接触层的沉积速率为0.5nm/min～5nm/min。

第四方面，本发明实施例提供了一种发光二极管芯片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上依次形成N型半导体层、有源层、P型半导体层和接触层，所述接触层的材料采用锑烯；

在所述接触层上开设延伸至所述N型半导体层的凹槽；

在所述凹槽内的N型半导体层上设置N型电极，在所述P型半导体层上设置P型电极。

本发明实施例提供的技术方案带来的有益效果是：

通过采用锑烯形成接触层，锑烯层内的缺陷态很少，载流子在锑烯层内的迁移率很高，有利于实现P型半导体层和电极之间的欧姆接触，不会造成电流拥堵，可以改善发光二极管的串联电阻，而且对有源层发出的光线吸收较少，可以从整体上提升整个发光二极管的光效。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管外延片的结构示意图；

图2是本发明实施例提供的一种发光二极管芯片的结构示意图；

图3是本发明实施例提供的一种发光二极管外延片的制备方法的流程图；

图4是本发明实施例提供的一种发光二极管芯片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、N型半导体层20、有源层30、P型半导体层40和接触层50，N型半导体层20、有源层30、P型半导体层40和接触层50依次层叠在衬底10上。

在本实施例中，接触层50的材料采用锑烯。

本发明实施例通过采用锑烯形成接触层，锑烯层内的缺陷态很少，载流子在锑烯层内的迁移率很高，有利于实现P型半导体层和电极之间的欧姆接触，不会造成电流拥堵，可以改善发光二极管的串联电阻，而且对有源层发出的光线吸收较少，可以从整体上提升整个发光二极管的光效。

可选地，接触层50的厚度可以为3nm～25nm，如10nm。与氮化镓基材料形成的接触层相比，接触层的厚度减少了，可以进一步减少接触层吸收的光线，提高发光二极管的出光效率。

优选地，P型半导体层40的厚度可以为接触层50的厚度的10倍～50倍，如30倍。由于载流子在锑烯形成的接触层内的迁移率很高，因此在同样的厚度下，接触层能够匹配的P型半导体层的厚度增加了。

更优选地，P型半导体层40的厚度可以为100nm～800nm，如400nm。

具体地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。N型半导体层20的材料可以采用N型掺杂(如硅)的氮化镓。有源层30可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，如In_xGa_1-xN，0＜x＜1，量子垒的材料可以采用氮化镓。P型半导体层40的材料可以采用P型掺杂(如镁)的氮化镓。

进一步地，N型半导体层20的厚度可以为1μm～5μm，优选为3μm；N型半导体层20中N型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10¹⁹cm^-3，优选为5*10¹⁸cm^-3。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～15个，优选为10个。P型半导体层40中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该发光二极管外延片还可以包括缓冲层61，缓冲层61设置在衬底10和N型半导体层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。

具体地，缓冲层61的材料可以采用未掺杂的氮化镓。

进一步地，缓冲层61的厚度可以为15nm～35nm，优选为25nm。

优选地，如图1所示，该发光二极管外延片还可以包括未掺杂氮化镓层62，未掺杂氮化镓层62设置在缓冲层61和N型半导体层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，未掺杂氮化镓层62的厚度可以为1μm～5μm，优选为3μm。

可选地，如图1所示，该发光二极管外延片还可以包括应力释放层70，应力释放层70设置在N型半导体层20和有源层30之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高LED的内量子效率，进而提高LED的发光效率。

具体地，应力释放层70的材料可以采用镓铟铝氮(AlInGaN)，可以有效释放蓝宝石和氮化镓晶格失配产生的应力，改善外延片的晶体质量，提高LED的发光效率。

优选地，应力释放层70中铝组分的摩尔含量可以小于或等于0.2，应力释放层70中铟组分的摩尔含量可以小于或等于0.05，以避免造成不良影响。

进一步地，应力释放层70的厚度可以为50nm～500nm，优选为300nm。

可选地，如图1所示，该发光二极管外延片还可以包括电子阻挡层81，电子阻挡层81设置在有源层30和P型半导体层40之间，以避免电子跃迁到P型半导体层中与空穴进行非辐射复合，降低LED的发光效率。

具体地，电子阻挡层81的材料可以采用P型掺杂的氮化铝镓(AlGaN)，如Al_yGa_1-yN，0.1＜y＜0.5。

进一步地，电子阻挡层81的厚度可以为50nm～150nm，优选为100nm。

优选地，如图1所示，该发光二极管外延片还可以包括低温P型层82，低温P型层82设置在有源层30和电子阻挡层81之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温P型层82的材料可以为与P型半导体层40的材料相同。在本实施例中，低温P型层82的材料可以为P型掺杂的氮化镓。

进一步地，低温P型层82的厚度可以为10nm～50nm，优选为30nm；低温P型层82中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

本发明实施例提供了一种发光二极管芯片。图2为本发明实施例提供的一种发光二极管芯片的结构示意图。参见图2，该发光二极管芯片包括衬底10、N型半导体层20、有源层30、P型半导体层40、接触层50、N型电极100和P型电极200，N型半导体层20、有源层30、P型半导体层40和接触层50依次层叠在衬底10上，接触层50上设有延伸至N型半导体层20的凹槽，N型电极100设置在凹槽内的N型半导体层20上，P型电极200设置在接触层50上。

在本实施例中，接触层50的材料采用锑烯。

本发明实施例通过采用锑烯形成接触层，载流子在锑烯层内的迁移率很高，因此可以将P型电极直接设置在接触层上，减少设置氧化铟锡等材料形成的透明导电薄膜，从而避免透明导电薄膜对有源层发出的光线的吸收，有效提升发光二极管的出光效率。

具体地，衬底10、N型半导体层20、有源层30、P型半导体层40、接触层50可以与图1所示的发光二极管外延片中的衬底、N型半导体层、有源层、P型半导体层、接触层相同，在此不再一一详述。

进一步地，该发光二极管芯片也可以包括缓冲层、未掺杂氮化镓层、应力释放层、电子阻挡层、低温P型层中的一个或多个，具体情况可以与图1所示的发光二极管外延片相同，在此不再一一详述。

具体地，N型电极100和P型电极200均可以采用包括金(Au)层、铝(Al)层、铜(Cu)层、镍(Ni)层、铂(Pt)层、铬(Cr)层和钛(Ti)中的一个或多个。

本发明实施例提供了一种发光二极管外延片的制备方法，适用于制备图1所示的发光二极管外延片。图3为本发明实施例提供的一种发光二极管外延片的制备方法的流程图。参见图3，该制备方法包括：

步骤101：提供一衬底。

可选地，该步骤101可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，在氢气气氛中对衬底进行1分钟～10分钟(优选为5分钟)退火处理；

对衬底进行氮化处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤102：在衬底上依次形成N型半导体层、有源层、P型半导体层和接触层。

在本实施例中，接触层的材料采用锑烯。

可选地，接触层可以采用分子束外延(英文：Molecular beam epitaxy，简称：MBE)方法形成。通过分子束外延方法形成接触层，可以方便得到所需的层状锑烯，解决溶液法在外延片上实现的不便。

优选地，采用分子束外延方法形成接触层，可以包括：

在P型半导体层形成之后，将衬底放入反应室内，并对反应室进行抽真空；

控制蒸发形成的锑原子束在P型半导体层上沉积，形成接触层。

在超高真空中进行接触层的沉积，可以避免外延过程中的沾污，形成质量较好的接触层。而且通过控制锑原子束在沉积区域上扫描，即可使锑原子束形成所需的层状薄膜。

具体地，反应室内的真空度可以为10^-8torr～10^-6torr。

进一步地，在将衬底放入反应室内之后，可以对P型半导体层的表面进行处理，以清洁P型半导体层的表面。

更优选地，反应室内的温度可以为20℃～250℃。反应温度较低，可以降低界面上热膨胀引入的晶格失配效应和衬底杂质对沉积材料的扩散。

更优选地，接触层的沉积速率可以为0.5nm/min～5nm/min。生长速率较慢，有利于实现精确控制厚度、结构与成分。

具体地，该步骤102可以包括：

第一步，控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长N型半导体层；

第二步，在N型半导体层上生长有源层；其中，量子阱的生长温度为720℃～829℃(优选为760℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为850℃～959℃(优选为900℃)，压力为100torr～500torr(优选为300torr)；

第三步，控制温度为850℃～1080℃(优选为960℃)，压力为100torr～300torr(优选为200torr)，在有源层上生长P型半导体层；

第四步，在P型半导体层上形成接触层。

可选地，在第一步之前，该制备方法还可以包括：

在衬底上生长缓冲层。

相应地，N型半导体层生长在缓冲层上。

具体地，在衬底上生长缓冲层，可以包括：

控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底上生长缓冲层；

控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

优选地，在衬底上生长缓冲层之后，该制备方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，N型半导体层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长未掺杂氮化镓层。

可选地，在第二步之前，该制备方法还可以包括：

在N型半导体层上生长应力释放层。

相应地，有源层生长在应力释放层上。

具体地，在N型半导体层上生长应力释放层，可以包括：

控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在N型半导体层上生长应力释放层。

可选地，在第三步之前，该制备方法还可以包括：

在有源层上生长电子阻挡层。

相应地，P型半导体层生长在电子阻挡层上。

具体地，在有源层上生长电子阻挡层，可以包括：

控制温度为850℃～1080℃(优选为960℃)，压力为200torr～500torr(优选为350torr)，在有源层上生长电子阻挡层。

优选地，在有源层上生长电子阻挡层之前，该制备方法还可以包括：

在有源层上生长低温P型层。

相应地，电子阻挡层生长在低温P型层上。

具体地，在有源层上生长低温P型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温P型层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：Metal-organic Chemical Vapor Deposition，简称：MOCVD)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，硅源选用硅烷，镁源选用二茂镁。

本发明实施例提供了一种发光二极管芯片的制备方法，适用于制备图2所示的发光二极管芯片。图4为本发明实施例提供的一种发光二极管芯片的制备方法的流程图。参见图4，该制备方法包括：

步骤201：提供一衬底。

具体地，该步骤201可以与步骤101相同，在此不再详述。

步骤202：在衬底上依次形成N型半导体层、有源层、P型半导体层和接触层。

在本实施例中，接触层的材料采用锑烯。

具体地，该步骤202可以与步骤102相同，在此不再详述。

步骤203：在接触层上开设延伸至N型半导体层的凹槽。

具体地，该步骤203可以包括：

采用光刻技术在接触层上形成一定图形的光刻胶，光刻胶设置在接触层除凹槽所在区域之外的区域上；

采用感应耦合等离子体刻蚀(英文：Inductive Coupled Plasma Etch，简称：ICP)设备干法刻蚀没有光刻胶覆盖的接触层、P型半导体层和有源层，形成凹槽；

去除光刻胶。

在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：

铺设一层光刻胶；

通过一定图形的掩膜版对光刻胶进行曝光；

将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。

步骤204：在凹槽内的N型半导体层上设置N型电极，在P型半导体层上设置P型电极。

具体地，该步骤204可以包括：

采用光刻技术在凹槽内和接触层上形成一定图形的光刻胶，光刻胶设置在凹槽内除N型电极所在区域之外的区域、以及接触层上除P型电极所在区域之外的区域上；

采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在在光刻胶、N型半导体层和接触层上铺设金属材料；

去除光刻胶和铺设在光刻胶上的金属材料，N型半导体层上的金属材料形成N型电极，接触层上的金属材料形成P型电极。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管外延片，所述发光二极管外延片包括衬底、N型半导体层、有源层、P型半导体层和接触层，所述N型半导体层、所述有源层、所述P型半导体层和所述接触层依次层叠在所述衬底上；其特征在于，所述接触层的材料采用锑烯。

2.根据权利要求1所述的发光二极管外延片，其特征在于，所述接触层的厚度为3nm～25nm。

3.根据权利要求2所述的发光二极管外延片，其特征在于，所述P型半导体层的厚度为所述接触层的厚度的10倍～50倍。

4.一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、接触层、N型电极和P型电极，所述N型半导体层、所述有源层、所述P型半导体层和所述接触层依次层叠在所述衬底上，所述接触层上设有延伸至所述N型半导体层的凹槽，所述N型电极设置在所述凹槽内的N型半导体层上，所述P型电极设置在所述接触层上，其特征在于，所述接触层的材料采用锑烯。

5.一种发光二极管外延片的制备方法，其特征在于，所述制备方法包括：

提供一衬底；

在所述衬底上依次形成N型半导体层、有源层、P型半导体层和接触层，所述接触层的材料采用锑烯。

6.根据权利要求5所述的制备方法，其特征在于，所述接触层采用分子束外延方法形成。

7.根据权利要求6所述的制备方法，其特征在于，采用分子束外延方法形成所述接触层，包括：

在所述P型半导体层形成之后，将所述衬底放入反应室内，并对所述反应室进行抽真空；

控制蒸发形成的锑原子束在所述P型半导体层上沉积，形成所述接触层。

8.根据权利要求7所述的制备方法，其特征在于，所述反应室内的温度为20℃～250℃。

9.根据权利要求7或8所述的制备方法，其特征在于，所述接触层的沉积速率为0.5nm/min～5nm/min。

10.一种发光二极管芯片的制备方法，其特征在于，所述制备方法包括：

提供一衬底；

在所述衬底上依次形成N型半导体层、有源层、P型半导体层和接触层，所述接触层的材料采用锑烯；

在所述接触层上开设延伸至所述N型半导体层的凹槽；

在所述凹槽内的N型半导体层上设置N型电极，在所述P型半导体层上设置P型电极。