CN109860066A - 用于接合半导体装置的方法 - Google Patents

用于接合半导体装置的方法 Download PDF

Info

Publication number
CN109860066A
CN109860066A CN201810495733.5A CN201810495733A CN109860066A CN 109860066 A CN109860066 A CN 109860066A CN 201810495733 A CN201810495733 A CN 201810495733A CN 109860066 A CN109860066 A CN 109860066A
Authority
CN
China
Prior art keywords
upside
down mounting
module
mounting surface
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810495733.5A
Other languages
English (en)
Other versions
CN109860066B (zh
Inventor
蔡延佐
廖鄂斌
田馥纲
陈佳吟
邱文智
薛仰志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109860066A publication Critical patent/CN109860066A/zh
Application granted granted Critical
Publication of CN109860066B publication Critical patent/CN109860066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Wire Bonding (AREA)

Abstract

一种用于接合半导体装置的方法和设备。在实施例中，所述方法可包含：将第一管芯附接到倒装模块的倒装头，使用倒装模块倒装第一管芯，在倒装第一管芯之后从倒装模块去除第一管芯，在去除第一管芯之后检查倒装模块的倒装头是否污染，在检查倒装头之后使用就地清洁模块来清洁倒装头，以及在清洁倒装头之后将第二管芯附接到倒装头。

Description

用于接合半导体装置的方法
技术领域
本揭露的实施例是有关于一种用于接合半导体装置的方法。
背景技术
集成电路的半导体工艺和先进封装的共同要求是将集成电路管芯组装到衬底以形成完整的装置。集成电路管芯通常包含有源电路装置和无源电路装置，例如在半导体工艺中制造的晶体管和电容器。多个连接器端子在集成电路管芯的有源表面上形成。将管芯组装到衬底需先将集成电路管芯与半导体晶圆分离；各个集成电路管芯中随后安装与衬底上对应的连接器端子以与相应焊垫或焊盘形成电性连接和物理连接。
在一个工艺中，执行“倒装芯片(flip-chip)”接合。在半导体工艺中，单个集成电路管芯在半导体晶圆上制造。随后通过晶圆切割或“单体化”工艺使管芯与半导体晶圆分离。随后通过“取放”工具将集成电路管芯从晶圆安装胶带或其它支撑件去除。衬底具有配置成与集成电路管芯的连接器端子对准的焊盘或焊垫。集成电路管芯与衬底对准且随后一同进行物理接触。回焊工艺用于使集成电路的连接器端子电性连接且物理连接到衬底上的焊垫/焊盘。
发明内容
本发明的一实施例揭露一种用于接合半导体装置的方法，包括：将第一管芯附接到倒装模块的倒装头；使用所述倒装模块倒装所述第一管芯；在所述翻转所述第一管芯之后，从所述倒装模块去除所述第一管芯；在所述去除所述第一管芯之后，检查所述倒装模块的所述倒装头是否受污染；在所述检查所述倒装头之后，使用就地清洁模块清洁所述倒装头；以及在所述清洁所述倒装头之后，将第二管芯附接到所述倒装头。
本发明的一实施例揭露一种用于接合半导体装置的方法，包括：就地检查倒装模块的倒装表面是否污染，其中所述检查所述倒装表面包括：捕获所述倒装表面的表面图像；将所述表面图像与参考图像进行比较；以及确定所述倒装表面受污染的百分比；以及当所述受污染的所述倒装表面的百分比大于非零阈值时，就地清洁所述倒装模块的所述倒装表面。
本发明的一实施例揭露一种用于接合半导体装置的设备，包括：倒装模块，包括倒装表面，所述倒装表面面向第一方向，所述倒装表面可在所述第一方向与和所述第一方向相对的第二方向之间旋转；检查模块，用于就地检查所述倒装模块的所述倒装表面是否污染；以及清洁模块，用于就地清洁所述倒装模块的所述倒装表面。
附图说明
当结合附图阅读时，从以下详细描述最好地理解本发明的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述的清楚起见，可任意增大或减小各种特征的尺寸。
图1A示出根据一些实施例的接合设备的横截面视图。
图1B示出根据一些实施例的翻转模块和包含多个管芯的晶圆的横截面视图。
图2示出根据一些实施例的检查模块和倒装头的横截面视图。
图3示出根据一些实施例的倒装头和粘着性清洁模块的横截面视图。
图4示出根据一些实施例的倒装头和粘着性液体模块的横截面视图。
图5A和图5B示出根据一些实施例的接合工具头和管芯的横截面视图。
图6A和图6B示出根据一些实施例的上覆检查模块和包含多个管芯的晶圆的透视图和俯视图。
图7示出根据一些实施例的检查和清洁方法的流程图。
附图标号说明
100：接合设备；
101：倒装模块；
103：半导体管芯；
105：管芯支撑件；
107：箭头；
109：倒装头；
111：倒装表面；
113：连接器端子；
117：装载锁定腔室；
121：清洁模块；
201：检查模块；
301：粘着性清洁模块；
303：粘着性材料；
305：粘着性材料承载架；
401：液体清洁模块；
403：液体清洁溶液；
405：清洁溶液承载架；
501：接合工具；
503：接合工具表面；
601：上覆检查模块；
603：图案；
605：半导体晶圆；
700：方法；
701：步骤；
703：步骤；
705：步骤；
707：步骤；
709：步骤；
711：步骤。
具体实施方式
以下公开内容提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本发明。当然，这些只是实例且并不意图为限制性的。举例来说，在以下描述中，第一特征形成在第二特征上方或在第二特征上可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可形成在第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复参考标号和/或字母。此重复是出于简化和清楚的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
此外，为易于描述，可在本文中使用例如“在…下方(beneath)”、“在…下面(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”和其类似物的空间相对术语以描述如图中所示的一个元件或特征与另一元件或特征的关系。除图中所描绘的定向以外，空间相关术语意图包涵元件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处在其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
图1A示出接合设备100的横截面视图。接合设备100包含装载锁定腔室117、倒装模块101、检查模块201、清洁模块121、接合工具501以及上覆检查模块601。接合设备100用于取放工艺，在所述工艺中，将安装在管芯支撑件105上的半导体管芯103从管芯支撑件105去除、倒装、放置在半导体晶圆605上以及接合到半导体晶圆605。因此，接合设备100可用于形成系统集成芯片(system on integrated chip；SoIC)。
然而，尽管接合设备100可用于各种说明性实施例以形成SoIC，但本申请并不意图限于SoIC的形成。接合设备100可用于形成任何其它封装或半导体装置，例如片上系统(system on chip；SOC)、三维集成电路(three-dimensional integrated circuit；3D-IC)或其类似物。所有这些封装和装置全部意图包含在实施例的范围内。
装载锁定腔室117是接合设备100的腔室，其中例如管芯支撑件105和半导体晶圆605的工件可装载到接合设备100中以用于处理且在处理完成之后从接合设备100卸载。举例来说，如图1A中所示，管芯支撑件105和半导体晶圆605可通过装载锁定腔室117装载到接合设备100中或从接合设备100卸载。除其它功能以外，装载锁定腔室117还充当真空/大气交换腔室，在不破坏接合设备100的各种处理腔室内的大气条件(例如真空)的情况下，允许将工件装载到接合设备100中以及从接合设备100卸载。晶圆可从装载锁定腔室117传送到接合设备100的各种腔室(未分别示出)和/或模块。
为开始在接合设备100内的接合工艺，通过装载锁定腔室117将管芯支撑件105装载到接合设备100中。管芯支撑件105具有安装在其顶部表面上的多个半导体管芯103。半导体管芯103中的每一个管芯包含多个连接器端子113(在图1A中由标记为113的方块表示)，所述连接器端子113用于使半导体管芯103的电子电路连接到半导体晶圆605中的电子电路。如图1A中所示，当半导体管芯103安装在管芯支撑件105上时，连接器端子113安置在半导体管芯103的上部表面上，半导体管芯103的上部表面为安装到管芯支撑件105的半导体管芯103的相对表面。
图1B示出倒装模块101和安装在管芯支撑件105上的半导体管芯103的放大横截面视图。管芯支撑件105可包括半导体管芯103以粘着方式安装到其上的晶圆安装胶带，以及支撑晶圆安装胶带和半导体管芯103的框架。根据各种实施例，晶圆安装胶带可包括紫外(ultra-violet；UV)晶圆安装胶带或另一胶带，所述胶带的粘着强度可弱化以使得半导体管芯103可易于从管芯支撑件105去除。
单个半导体管芯103可包括例如衬底、有源电路层、层间介电(inter-layerdielectric；ILD)层以及金属间介电(inter-metal dielectric；IMD)层(未分别示出)的半导体层。举例来说，半导体管芯103可包括例如硅衬底、绝缘体上硅衬底或其类似物的衬底(未分别示出)。半导体管芯103可进一步包括例如包含n型金属-氧化物半导体(n-typemetal-oxide semiconductor；NMOS)装置和/或p型金属-氧化物半导体(p-type metal-oxide semiconductor；PMOS)装置的晶体管、电容器、电阻器、二极管、光电二极管、熔断器和其类似物的多种电子电路(未分别示出)。电子电路可互连以执行一或多种功能。所述功能可包含存储、处理、感测、放大、电力分配、输入/输出或其类似功能。然而，仅出于说明性目的而提供上文实例以进一步阐明本发明的应用且并不意图以任何方式限制实施例。
倒装模块101将半导体管芯103依次倒装且从管芯支撑件105传送到接合工具501(见图1A)。更具体地说，倒装模块101包含具有倒装表面111的倒装头109。倒装模块101可包含例如真空工具(在图1B中由延伸穿过倒装头109的虚线真空孔表示)的附接机构，所述附接机构使半导体管芯103中的一个管芯附接到倒装头109的倒装表面111。在具体实施例中，通过使倒装头109的倒装表面111与半导体管芯103相接触且通过倒装模块101的真空工具将真空施加到半导体管芯103而将半导体管芯103中的一个管芯附接到倒装模块101。然而，可采用任何合适将半导体管芯103附接到倒装模块101的倒装表面111的方法。
倒装头109的倒装表面111可由例如硅橡胶、聚合材料、有机材料或其类似物的材料形成，且可塑形成容纳待倒装半导体管芯103中的一个管芯。举例来说，倒装表面111可具有圆形、矩形、方形或其类似形状。倒装表面111可具有约0.1mm与约10mm(例如约5mm)之间的宽度或直径。然而，可采用任何合适的形状或尺寸。
一旦半导体管芯103附接到倒装表面111，那么倒装模块101便定位半导体管芯103以用于传送到接合工具501。在一个实施例中，倒装模块101可旋转以倒装半导体管芯103(如由箭头107所示)。在将半导体管芯103中的每一个管芯倒装或以其它方式定位之后，连接器端子113面向与其原始位置相反的方向。这确保了当半导体管芯103通过接合工具501放置在半导体晶圆605上时，连接器端子113正面朝向半导体晶圆605。
现在返回到图1A，一旦半导体管芯103已经倒装，那么随后便将半导体管芯103传送到接合工具501的接合工具表面503。接合工具501可包含例如真空工具(在图1A中由延伸穿过接合工具501的虚线真空孔表示)的附接机构，所述附接机构可用于将半导体管芯103附接到接合工具501的接合工具表面503。在具体实施例中，通过使接合工具表面503与半导体管芯103相接触(在与连接器端子113相对的一侧上)并通过接合工具501的真空工具将真空施加到半导体管芯103而将半导体管芯103附接到接合工具501。一旦半导体管芯103附接到接合工具表面503，将半导体管芯103从倒装模块101的倒装表面111释放，例如通过释放由倒装模块101所施加的真空。
然而，如果在倒装模块101的倒装表面111上存在污染且所述污染未去除，那么可能将所述污染从倒装表面111转移到半导体管芯103，或所述污染会导致在从倒装模块101到接合工具501的传送工艺期间时错位。在任一情况下，污染可能导致半导体管芯103与半导体晶圆605之间的不良对准或不良接合，导致接合良率下降。倒装表面111可能通过各种方法被污染，如颗粒落在倒装表面111，半导体管芯103的非优化清洁引起的残留物保留在倒装表面111上，通过接触较脏表面和其类似方法。
因此，一旦半导体管芯103从倒装模块101的倒装表面111释放，那么倒装表面111便可移动到检查模块201以用于检查，以便确定是否在倒装表面111上存在污染。如图1A中所示，在实施例中，检查模块201可安置在接合设备100中。这可允许检查模块201在倒装模块101的倒装表面111上就地执行检查工艺。
图2示出在检查工艺期间的倒装头109和检查模块201的放大横截面视图。检查模块201可包括光学显微镜、红外显微镜、扫描电子显微镜(scanning electron microscope；SEM)、扫描探针显微镜(scanning probe microscope；SPM)、紫外检测器或其类似物。检查模块201通过捕获倒装表面111的表面图像且将所捕获表面图像与清洁参考图像进行比较来检测倒装模块101的倒装表面111上的污染。所捕获表面图像和清洁参考图像可以是视觉图像、红外图像或其类似图像。检查模块201可将两个图像进行比较以便确定倒装表面111受污染的百分比。
在检查模块201包括光学显微镜或红外显微镜的实施例中，所述检查模块201可进一步包括相机(未分别示出)。相机可用于捕获倒装表面111的表面图像。在检查模块201包括扫描电子显微镜或扫描探针显微镜的其它实施例中，所述扫描电子显微镜或所述扫描探针显微镜可以光栅扫描模式扫描倒装表面111且基于此扫描产生表面图像。
在实施例中，清洁参考图像(用于比较目的)可由检查模块201来捕获。根据至少一个实施例，检查模块201可通过捕获已确定为清洁的倒装表面111的表面图像来产生清洁参考图像，例如在处理任何半导体管芯103之前的时间点。根据其它实施例，检查模块201可捕获倒装表面111的表面图像，且操作员可检查表面图像以确保所捕获表面图像清洁，进而产生清洁参考图像。检查模块201可以与所捕获表面图像相同的方式来捕获清洁参考图像，从而使得所捕获表面图像可与清洁参考图像进行比较。根据至少一个实施例，来自检查模块201的不同检查模块(例如光学显微镜、红外显微镜、扫描电子显微镜、扫描探针显微镜或其类似物)可用于捕获清洁参考图像。可采用用于产生清洁参考图像的任何合适的方法。
所捕获表面图像和清洁参考图像可储存为包括多个像素的光栅图像。一旦存储，那么检查模块201便可通过检测所捕获表面图像与清洁参考图像之间的任何变化来比较所捕获表面图像与清洁参考图像。举例来说，检查模块201可将所捕获表面图像的每一像素与清洁参考图像的相应像素进行比较，且确定发现变化的像素的数量。检查模块201可随后通过由有变化的像素的数量来除以像素的总数含来计算受污染的倒装表面111所占的百分比。然而，可使用用于检测存在于倒装表面111上的污染的任何合适的方法。
如果检查模块201判断受污染的倒装表面111受污染的的百分比大于阈值，那么就通过清洁模块121来清洁倒装表面111。举例来说，如果倒装表面111受污染的百分比大于约1％、约5％、约10％或类似百分比的非零阈值，那么可由清洁模块121清洁倒装表面111。然而，可采用任何合适的阈值。
在一个实施例中，在每一个半导体管芯103倒装之后，检查模块201可检查倒装表面111。在另一实施例中，在某一数量的半导体管芯103倒装之后，检查模块201可检查倒装表面111。举例来说，检查模块201可在每当两个到十五个之间的半导体管芯103倒装时(例如每当五个或十个半导体管芯103倒装时)检查倒装表面111。然而，可采用任何合适的检查频率。此外，检查模块201可在倒装表面111已由清洁模块121(在下文进一步描述)清洁之后再检查倒装表面111，以便确定倒装表面111是否已充分清洁。可采用任何合适的模式或工艺来检查倒装表面111。
返回到图1A，一旦检查模块201确定应清洁倒装表面111，那么便由倒装模块101将倒装表面111移动到清洁模块121，所述清洁模块121也位于就地位置。在实施例中，清洁模块121可包括粘着性清洁模块和/或液体清洁模块。举例来说，图3示出清洁模块121包括粘着性清洁模块301的实施例的放大横截面视图。粘着性清洁模块301包括粘着性材料303和粘着性材料承载架305，粘着性材料303安装在所述粘着材料承载架305上。粘着性材料303可包括例如胶带或其它粘性材料的粘着性材料。更具体地说，粘着性材料303可包括树脂、胶带、压敏胶带(例如透明胶带(Scotch Tape))或其类似物。粘着性材料303可具有约1μm与约100μm之间(例如约10μm)的厚度。
根据若干实施例，可将粘着性材料303大小设定成清洁倒装表面111的整个表面或倒装表面111的一或多个部分。如此，尽管粘着性材料303的具体尺寸至少部分地取决于倒装表面111的大小(其可至少部分地取决于半导体管芯103的大小)，但在具体实施例中，粘着性材料303可具有约1mm与约50mm之间(例如约10mm)的宽度。粘着性材料303可具有约1mm与约50mm之间(例如约10mm)的长度。然而，可采用任何合适的尺寸。
粘着性材料承载架305可承载粘着性材料303中的一种或多种。粘着性材料承载架305可由适用于支撑粘着性材料303的任何材料制成。举例来说，在至少一个实施例中，粘着性材料承载架305包括聚合物、玻璃、陶瓷、金属或其它合适的材料。粘着性材料承载架305的大小可与粘着性材料303相同或更大。举例来说，在一些实施例中，粘着性材料承载架305可具有约2mm与约52mm之间(例如约12mm)的宽度以及约2mm与约52mm之间(例如约12mm)的长度。可采用具有任何合适尺寸的任何合适的粘着性材料承载架305。
倒装表面111可由粘着性清洁模块301通过使倒装表面111与粘着性材料303的表面相接触来清洁，从而使得存在于倒装表面111上的污染物粘着于粘着性材料303的表面且由此从倒装表面111去除。在一个实施例中，倒装表面111可与粘着性材料303一次接触以将污染物从倒装表面111去除。在另一实施例中，倒装表面111可与粘着性材料303多次接触以便充分地清洁倒装表面111。举例来说，倒装表面111可与粘着性材料303接触介于一次与十次之间(例如五次)。可采用任何合适的模式或工艺以使用粘着性清洁模块301来清洁倒装表面111。
根据各种实施例，可使用施加的压力使倒装表面111与粘着性材料303相接触。举例来说，可使用介于约0.5N与约50N之间(例如约5N)的所施加压力使倒装表面111与粘着性材料303相接触。此外，倒装表面111可与粘着性材料303持续一段预定时间接触。根据一些实施例，预定时间可介于约0.1秒与约10秒之间(例如约3秒)。可采用时间与压力的任何合适的组合以使用粘着性清洁模块301来清洁倒装表面111。
图4示出另一实施例的放大横截面视图，其中清洁模块121包括液体清洁模块401。液体清洁模块401包括液体清洁溶液403以及含有液体清洁溶液403的清洁溶液承载架405。液体清洁溶液403可通过物理去除、物理溶解或化学溶解将污染物从倒装表面111去除。举例来说，根据一些实施例，液体清洁溶液403可通过物理去除将污染物从倒装表面111去除，且液体清洁溶液可包括水或其类似物。根据其它实施例，液体清洁溶液403可通过物理溶解将污染物从倒装表面111去除，且液体清洁溶液403可包括例如丙酮、异丙醇(isopropylalcohol；IPA)或其类似物的溶剂。在又其它实施例中，液体清洁溶液403可通过化学溶解将污染物从倒装表面111去除，且液体清洁溶液403可包括腐蚀性物质。然而，任何合适的液体可用作液体清洁溶液403。
清洁溶液承载架405可配置成容纳液体清洁溶液403。清洁溶液承载架405可由适用于容纳液体清洁溶液403的任何材料制成。举例来说，在至少一个实施例中，清洁溶液承载架405包括金属(例如不锈钢)、陶瓷、玻璃或其它合适的材料。在各种实施例中，清洁溶液承载架405可由对液体清洁溶液403惰性的材料制成。然而，可采用任何合适的清洁溶液承载架405。
根据若干实施例，清洁溶液承载架405可设定尺寸以使得液体清洁溶液403可清洁倒装表面111的整个表面。如此，尽管清洁溶液承载架405的具体尺寸至少部分地取决于倒装表面111的大小(其可至少部分地取决于半导体管芯103的大小)，但在具体实施例中，清洁溶液承载架405可具有约5mm与约50mm之间(例如约10mm)的宽度。清洁溶液承载架405可具有约5mm与约50mm之间(例如约10mm)的长度。清洁溶液承载架405可具有包围液体清洁溶液403的壁，所述壁具有约0.5mm与约5mm之间(例如约1mm)的厚度。然而，可采用任何合适的尺寸。
可由液体清洁模块401通过使倒装表面111浸没在液体清洁溶液403中来清洁倒装表面111，从而使得存在于倒装模块101的倒装表面111上的污染物从倒装表面111去除到清洁溶液403。在液体清洁溶液403包含溶剂的实施例中，可将污染物物理溶解入液体清洁溶液403中。此外，在液体清洁溶液403包含腐蚀性物质的实施例中，可将污染物化学溶解入液体清洁溶液403中。
在一个实施例中，可将倒装表面111浸没在液体清洁溶液403中一次以将污染物从倒装表面111去除。在另一实施例中，可将倒装表面111浸没在液体清洁溶液403中多次，以便充分地清洁倒装表面111。举例来说，可将倒装表面111浸没在液体清洁溶液403中介于一次与十次之间(例如五次)。可采用任何合适的模式或工艺以使用液体清洁溶液403来清洁倒装表面111。
可将倒装表面111浸没至液体清洁溶液403的表面下方预定深度。举例来说，可将倒装表面111浸没在液体清洁溶液403的表面下方介于约0.1mm与约5mm之间(例如约1mm)的深度。此外，可将倒装表面111浸没在液体清洁溶液403中持续一段预定时间。根据一些实施例，预定时间可介于约0.1秒与约10秒之间(例如约3秒)。可采用时间与浸没深度的任何合适的组合以使用液体清洁模块401来清洁倒装表面111。
在通过液体清洁模块401清洁之后，可使倒装表面111干燥。根据实施例，可通过向倒装表面111施加例如异丙醇的化学干燥剂来使倒装表面111干燥。根据各种实施例，可通过蒸发或任何其它工艺来使倒装表面111干燥。可通过向倒装表面111施加风或热来使倒装表面111更快速地干燥。可采用任何合适的工艺来使倒装表面111干燥。
根据各种实施例，清洁模块121可包括粘着性清洁模块301、液体清洁模块401，粘着性清洁模块301和液体清洁模块401两者、其任何组合(例如多个粘着性清洁模块301和/或多个液体清洁模块401)或其类似物。根据一些实施例，每当检查模块201确定倒装表面111受污染的百分比大于阈值时，可通过粘着性清洁模块301和液体清洁模块401两者来清洁倒装表面111。根据其它实施例，在由检查模块201初始确定倒装表面111受污染的百分比保持大于阈值时，可通过粘着性清洁模块301或液体清洁模块401中的任一个来清洁倒装模块101的倒装表面111。如果检查模块201在再检查倒装表面111时确定受污染的倒装表面111的百分比大于阈值，那么可随后通过粘着性清洁模块301或液体清洁模块401中的另一个来清洁倒装表面111。可采用粘着性清洁模块301和液体清洁模块401的任何合适的模式或工艺来清洁倒装表面111。
根据各种实施例，检查模块201与清洁模块121(其可包括粘着性清洁模块301和/或液体清洁模块401)相组合可检测并清洁存在于倒装模块101的倒装表面111上的任何污染物。因此，检查模块201和清洁模块121可确保不将污染物转移到半导体管芯103且避免由倒装表面111上的污染物所导致的任何错位。这确保将在半导体管芯103与半导体晶圆605之间形成良好接合且防止接合良率下降。
返回到图1A，在半导体管芯103已从倒装模块101传送到接合工具501之后，接合工具501将半导体管芯103与其接合的半导体晶圆605上欲接合的理想位置对准。接合工具501随后使半导体管芯103朝下移动到半导体晶圆605的表面上，从而使得半导体管芯103的连接器端子113接触如形成于半导体晶圆605的表面上的接合焊垫(未分别示出)的连接器端子。
半导体晶圆605可包含硅衬底，或如插入件衬底(interposer substrate)的其它合适的结构。在一些实施例中，半导体晶圆605可包括由硅形成的衬底，但其还可由其它第III族、第IV族和/或第V族元素形成，例如硅、锗、镓、砷和其组合。衬底可包括块状衬底或绝缘体上硅(silicon-on-insulator；SOI)衬底。
半导体晶圆605还可包含形成于衬底的上部表面上的多个半导体管芯(未分别示出)。根据至少一个实施例，可将半导体晶圆605的半导体管芯制造成与半导体管芯103结合工作。半导体晶圆605的半导体管芯可包含如形成于其上部表面上的多个接合焊垫的连接器端子。
一旦半导体管芯103已与半导体晶圆605对准且物理接触，那么便可将热和/或压力施加到半导体管芯103以便将半导体管芯103接合到半导体晶圆605。在实施例中，半导体管芯103可通过混合式接合(hybrid bonding)而接合到半导体晶圆605。然而，任何合适的接合可用于将半导体管芯103接合到半导体晶圆605，例如直接表面接合(即氧化物到氧化物接合)、金属到金属接合、焊接接合或其类似接合。
在采用混合式接合的实施例中，可将压力施加到半导体管芯103以将半导体管芯103接合到半导体晶圆605。也可将半导体管芯103加热到指定温度。可持续将热和/或压力施加到半导体管芯103维持一预定时间。然而，可采用任何合适的温度、压力以及时间以将半导体管芯103接合到半导体晶圆605。
根据实施例，半导体管芯103中的每一个管芯可依次接合到半导体晶圆605。举例来说，在半导体管芯103放置在半导体晶圆605的表面上之后，可由接合工具501将压力施加到每一个半导体管芯103。此外，在半导体管芯103放置在半导体晶圆605上之后，可将热施加到每一个半导体管芯103。因此，半导体管芯103可依次接合到半导体晶圆605的表面。
根据另一实施例，多个半导体管芯103可同时接合到半导体晶圆605。举例来说，可执行半每一个管导体管芯103的初始放置，且随后可采用压力板(未分别示出)以将压力同时施加到多个半导体管芯103中的每一个管芯。压力板也可将热施加到多个半导体管芯103。因此，多个半导体管芯103可同时接合到半导体晶圆605的表面。然而，任何合适的工艺可用于将半导体管芯103接合到半导体晶圆605。
图5A示出接合工具501的放大横截面视图。如图5A中所示，接合工具501包含接合工具表面503。在通过倒装模块101将半导体管芯103中的每一个管芯倒装之后，将半导体管芯103传送到接合工具501。如先前所论述，接合工具501可包含如可用于将半导体管芯103附接到接合工具501的接合工具表面503的真空工具的附接机构。
接合工具表面503具有粗糙表面，以使得接合工具表面503的表面粗糙度大于约0.5μm。根据各种其它实施例，接合工具表面503的表面粗糙度可介于约0.5μm与约50μm之间(例如约1μm)。接合工具表面503可由如金属、陶瓷、聚合物或其类似物的材料形成。接合工具表面503可为圆形、矩形、方形或其类似形状。接合工具表面503可具有约0.5mm与约50mm之间(例如约5mm)的宽度或直径。
图5B示出接合工具501和半导体管芯103中的一个管芯的放大横截面视图。如图5B中所示，粗糙接合工具表面503防止接合工具表面503与半导体管芯103的顶部表面之间的完全接触。接合工具表面503与半导体管芯103之间的完全接触可在接合工具501的真空工具的真空孔以外的部分引发接合工具表面503与半导体管芯103之间的真空压力。这所引发的接合工具表面503与半导体管芯103之间的真空压力可能造成界面凸出。此界面凸出可能导致半导体管芯103与半导体晶圆605之间的不良接合，且可能导致接合良率下降。
然而，因为接合工具表面503具有粗糙表面，因此所引发的真空压力降低或防止所述真空压力在接合工具表面503与半导体管芯103之间形成。此外，降低或防止所述界面凸出在半导体管芯103中形成。因此，可在半导体管芯103与半导体晶圆605之间实现更好接合，且降低或防止因界面凸出所致的接合良率下降。
返回到图1A，在每一半导体管芯103接合到半导体晶圆605之后，上覆检查模块601可检查半导体管芯103和形成于半导体晶圆605的表面上的图案(例如对准标记)的相对位置。图6A为上覆检查模块601和半导体晶圆605的放大透视图。如图6A中所示，多个半导体管芯103接合到半导体晶圆605的表面。半导体晶圆605的表面包含多个图案603。图案603可以是对准标记且可由上覆检查模块601使用以便检测接合到半导体晶圆605的半导体管芯103中的每一个管芯的对准和位置。在各种实施例中，上覆检查模块601可包括红外光学显微镜、视觉光学显微镜或其类似物。上覆检查模块601可检测形成于半导体晶圆605的表面上的图案603的位置和/或半导体管芯103中的每一个管芯的位置，以便确定半导体晶圆605与半导体管芯103中的每一个管芯之间的相对定位。
图6B为具有形成于其表面上的图案603(未按比例绘制)的半导体晶圆605和接合到其表面的半导体管芯103的放大俯视视图。上覆检查模块601可用于确保每一个半导体管芯103放置在相对于半导体晶圆605的表面上的图案603的正确位置中。在半导体管芯103安装在半导体晶圆605的表面上之后，上覆检查模块601可检查半导体管芯103与半导体晶圆605的相对位置以确保恰当对准。
上覆检查模块601可通过首先确定第一半导体管芯103相对于半导体晶圆605的实际位置来检查并校正半导体管芯103与半导体晶圆605的相对位置。上覆检查模块601随后将实际位置与第一半导体管芯103在半导体晶圆605上的理想位置进行比较。上覆检查模块601随后计算位移，其为第一半导体管芯103的实际位置与第一半导体管芯103在半导体晶圆605的表面上的理想位置之间的差。
一旦位移确定，那么上覆检查模块601便向接合工具501(在图5A和图5B中示出)发送指示第一半导体管芯103的位移的信号。接合工具501基于由上覆检查模块601所得出的第一半导体管芯103的位移来校正待放置的第二半导体管芯103的位置。然而，任何合适的方法可用于校正半导体管芯103放置在半导体晶圆605上的位移。
半导体管芯103可对于上覆检查模块601所发出的光线而言为透明，从而使得形成于半导体晶圆605上的图案603可由上覆检查模块601穿过半导体管芯103来检测。根据各种实施例，在每一半导体管芯103接合到半导体晶圆605的表面之后，或在某一数量的半导体管芯103(例如五个、十个等)接合到半导体晶圆605之后，上覆检查模块可检查半导体管芯103相对于半导体晶圆605的位置。因此，上覆检查模块601可确保半导体管芯103在半导体晶圆605的表面上的恰当放置和接合。上覆检查模块601可进一步确保即刻矫正任何异常管芯放置。
图7示出检查和清洁用于倒装半导体管芯的倒装模块中的倒装头的倒装表面的方法700的流程图。在步骤701中，倒装模块执行指定数量的倒装操作。在每一倒装操作中，倒装模块可倒装半导体管芯且将半导体管芯传递到接合工具。根据各种实施例，在步骤701中，倒装模块可执行一个、五个或十个倒装操作。倒装模块可通过使用真空工具以将倒装表面附接到待倒装半导体管芯来倒装每一个半导体管芯。倒装模块可随后围绕旋转轴旋转以便倒装半导体管芯。
接合工具还可包含真空工具。可通过使用接合工具的真空工具将半导体管芯传送到接合工具，从而将接合工具的接合工具表面附接到每一半导体管芯。可随后通过停止倒装模块的真空力以将半导体管芯从倒装模块的表面释放。
在步骤703中，在已执行指定数量的倒装操作之后，检查倒装表面是否有污染物。倒装表面可由检查模块检查。检查模块可包括光学显微镜、红外显微镜或其类似物。检查模块通过捕获倒装表面的表面图像且将所捕获的表面图像与清洁的倒装表面的参考表面图像进行比较来检测倒装表面。
在步骤705中，检查模块确定受污染的倒装表面受污染的百分比是否大于阈值。阈值可为约1％、约5％、约10％或其类似值。如果检查模块确定倒装表面受污染的百分比大于阈值，那么检查模块便将倒装表面发送到步骤707以进行清洁。另一方面，如果检查模块确定受污染的倒装表面的百分比小于阈值，那么检查模块便将倒装表面发送到步骤709以继续执行倒装操作。
在步骤707中，清洁倒装表面。倒装表面可由粘着性清洁模块和/或液体清洁模块来清洁。粘着性清洁模块可包含如粘着剂或胶带的粘着性材料。液体清洁模块可包含例如水的液体清洁溶液。当由粘着性清洁模块清洁倒装表面时，倒装表面可与粘着性材料相接触以便将污染物从倒装表面去除。倒装表面可与粘着性材料接触一次或多次，例如两次、五次或十次。当由液体清洁模块清洁倒装表面时，倒装表面可浸没在液体清洁溶液中。倒装表面可浸没在液体清洁溶液中一次或多次，例如两次、五次或十次。
当同时包含粘着性清洁模块和液体清洁模块时，倒装表面可首先通过粘着性清洁模块或液体清洁模块的一者来清洁并随后通过粘着性清洁模块或液体清洁模块中的另一者来清洁。根据各种其它实施例，当同时包含粘着性清洁模块和液体清洁模块时，倒装表面可首先通过粘着性清洁模块或液体清洁模块的一者来清洁，并随后由检查模块检查。如果检查模块确定倒装表面受污染的百分比大于阈值，那么倒装表面便可由粘着性清洁模块或液体清洁模块中的另一者来清洁。
在倒装表面由粘着性清洁模块和/或液体清洁模块清洁之后，倒装模块可继续在步骤709中执行倒装操作，或(可选择性地)在步骤711中由检查模块再检查以确定倒装表面受污染的百分比是否小于阈值。如果检查模块确定受污染的倒装表面的百分比大于阈值，那么便重复步骤705以及所有后续步骤。
一旦倒装表面已充分清洁，那么倒装模块便行进到步骤709且继续执行倒装操作。此方法确保检测并去除存在于倒装表面上的任何污染物，从而使得避免将污染物传送到待接合的半导体管芯且不干扰半导体管芯的定位。这使得半导体管芯与半导体晶圆之间良好接合且防止接合良率下降。
在实施例中，一种用于接合半导体装置的方法包含：将第一管芯附接到倒装模块的倒装头，使用倒装模块倒装第一管芯，在倒装第一管芯之后从倒装模块去除第一管芯，在去除第一管芯之后检查倒装模块的倒装头是否受污染，在检查倒装头之后使用就地清洁模块来清洁倒装头，以及在清洁倒装头之后将第二管芯附接到倒装头。在实施例中，倒装头通过光学显微法检查。在实施例中，检查倒装头包含捕获倒装头的表面图像，将表面图像与参考图像进行比较，以及基于将表面图像与参考图像进行比较来确定污染物百分比。在实施例中，所述方法进一步包含将污染物百分比与污染百分比阈值进行比较。在实施例中，当污染百分比大于污染百分比阈值时，清洁倒装头。在实施例中，通过将倒装头与粘着性材料相接触来清洁倒装头。在实施例中，通过将倒装头的至少一部分浸没在清洁溶液中来清洁倒装头。在实施例中，所述方法进一步包含在清洁倒装头之后且在附接第二管芯之前，再次检查倒装头是否污染。
根据另一实施例，一种用于接合半导体装置的方法包含就地检查倒装模块的倒装表面是否污染。检查倒装表面包含捕获倒装表面的表面图像，将表面图像与参考图像进行比较，以及确定受污染的倒装表面的百分比。所述方法进一步包含当受污染的倒装表面的百分比大于非零阈值时，就地清洁倒装模块的倒装表面。在实施例中，所述方法进一步包含将第一管芯附接到倒装模块。在实施例中，所述方法进一步包含将第一管芯附接到接合工具的接合工具表面，所述接合工具表面具有大于0.5μm的表面粗糙度。在实施例中，所述方法进一步包含从倒装模块去除第一管芯，在从倒装模块去除第一管芯之后将第一管芯定位在半导体晶圆上方，将第一管芯接合到半导体晶圆，检查第一管芯相对于半导体晶圆的位置，以及基于第一管芯相对于半导体晶圆的位置来改变第二管芯在半导体晶圆上方的放置。在实施例中，通过红外光学显微法来检查第一管芯相对于半导体晶圆的位置。在实施例中，阈值为5％。在实施例中，倒装表面由粘着性清洁模块来清洁。在实施例中，倒装表面由液体清洁模块来清洁。
根据又另一实施例，一种用于接合半导体装置的设备包含倒装模块。倒装模块包含倒装表面，所述倒装表面面向第一方向，所述倒装表面可在第一方向与和第一方向相对的第二方向之间旋转。所述设备进一步包含用于就地检查倒装模块的倒装表面是否污染的检查模块，以及用于就地清洁倒装模块的倒装表面的清洁模块。在实施例中，清洁模块包含粘着性材料。在实施例中，清洁模块包含清洁溶液。在实施例中，检查模块包含光学显微镜。
前文概述若干实施例的特征以使得所属领域技术人员可更好地理解本发明的各方面。所属领域的技术人员应了解，其可易于使用本发明作为用于设计或修改其它工艺的基础以及用于实施本文中所引入的实施例的相同目的和/或实现相同优势的结构。所属领域的技术人员也应认识到这类等效构造并不脱离本发明的精神和范围，且其可在不脱离本发明的精神和范围的情况下在本文中进行各种改变、替代以及更改。

Claims (1)

1.一种用于接合半导体装置的方法，包括：
将第一管芯附接到倒装模块的倒装头；
使用所述倒装模块倒装所述第一管芯；
在所述翻转所述第一管芯之后，从所述倒装模块去除所述第一管芯；
在所述去除所述第一管芯之后，检查所述倒装模块的所述倒装头是否受污染；
在所述检查所述倒装头之后，使用就地清洁模块清洁所述倒装头；以及
在所述清洁所述倒装头之后，将第二管芯附接到所述倒装头。
CN201810495733.5A 2017-11-30 2018-05-22 用于接合半导体装置的方法 Active CN109860066B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592916P 2017-11-30 2017-11-30
US62/592,916 2017-11-30
US15/925,206 US10269611B1 (en) 2017-11-30 2018-03-19 Method and apparatus for bonding semiconductor devices
US15/925,206 2018-03-19

Publications (2)

Publication Number Publication Date
CN109860066A true CN109860066A (zh) 2019-06-07
CN109860066B CN109860066B (zh) 2022-11-15

Family

ID=66174837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810495733.5A Active CN109860066B (zh) 2017-11-30 2018-05-22 用于接合半导体装置的方法

Country Status (3)

Country Link
US (3) US10269611B1 (zh)
CN (1) CN109860066B (zh)
TW (1) TWI710067B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269611B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for bonding semiconductor devices
US11552043B2 (en) * 2019-03-27 2023-01-10 Pyxis Cf Pte. Ltd. Post bond inspection of devices for panel packaging
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
CN114688974B (zh) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统
US20230045223A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement pattern and method for measuring overlay shift of bonded wafers
CN115863234B (zh) * 2023-03-03 2023-05-26 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种全自动共晶贴片设备及其工作流程

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262489B1 (en) * 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
US20060012018A1 (en) * 2004-07-13 2006-01-19 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
CN1802775A (zh) * 2003-05-01 2006-07-12 快速研究股份有限公司 采用匹配装置的器件探测
CN101236911A (zh) * 2008-03-04 2008-08-06 日月光半导体制造股份有限公司 倒装片接合工艺
CN101295658A (zh) * 2007-04-24 2008-10-29 三星Techwin株式会社 加热芯片的设备、倒装芯片接合器及接合倒装芯片的方法
CN103137832A (zh) * 2013-03-13 2013-06-05 深圳市晨日科技有限公司 Led一体化制造工艺
CN103464401A (zh) * 2012-06-08 2013-12-25 盛美半导体设备（上海）有限公司 用于倒装芯片清洗的方法与装置
US20140224281A1 (en) * 2011-09-22 2014-08-14 Acm Research (Shanghai) Inc. Methods and apparatus for cleaning flip chip assemblies
CN104241150A (zh) * 2013-06-18 2014-12-24 三星泰科威株式会社 倒装芯片贴装机以及利用该贴装机的贴装方法
CN105092326A (zh) * 2015-07-21 2015-11-25 中国工程物理研究院计量测试中心 倒装芯片封装器件开封方法
US20170330856A1 (en) * 2015-07-14 2017-11-16 Goertek, Inc. Assembling method, manufacturing method, device and electronic apparatus of flip-die

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005008726A2 (en) * 2003-07-09 2005-01-27 Newport Corporation Flip chip device assembly machine
TW201425917A (zh) * 2012-12-27 2014-07-01 Hon Hai Prec Ind Co Ltd 檢測系統
US10269611B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for bonding semiconductor devices

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262489B1 (en) * 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
CN1802775A (zh) * 2003-05-01 2006-07-12 快速研究股份有限公司 采用匹配装置的器件探测
US20060012018A1 (en) * 2004-07-13 2006-01-19 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
CN101295658A (zh) * 2007-04-24 2008-10-29 三星Techwin株式会社 加热芯片的设备、倒装芯片接合器及接合倒装芯片的方法
CN101236911A (zh) * 2008-03-04 2008-08-06 日月光半导体制造股份有限公司 倒装片接合工艺
US20140224281A1 (en) * 2011-09-22 2014-08-14 Acm Research (Shanghai) Inc. Methods and apparatus for cleaning flip chip assemblies
CN103464401A (zh) * 2012-06-08 2013-12-25 盛美半导体设备（上海）有限公司 用于倒装芯片清洗的方法与装置
CN103137832A (zh) * 2013-03-13 2013-06-05 深圳市晨日科技有限公司 Led一体化制造工艺
CN104241150A (zh) * 2013-06-18 2014-12-24 三星泰科威株式会社 倒装芯片贴装机以及利用该贴装机的贴装方法
US20170330856A1 (en) * 2015-07-14 2017-11-16 Goertek, Inc. Assembling method, manufacturing method, device and electronic apparatus of flip-die
CN105092326A (zh) * 2015-07-21 2015-11-25 中国工程物理研究院计量测试中心 倒装芯片封装器件开封方法

Also Published As

Publication number Publication date
TWI710067B (zh) 2020-11-11
TW201926583A (zh) 2019-07-01
US20200373185A1 (en) 2020-11-26
CN109860066B (zh) 2022-11-15
US20190244851A1 (en) 2019-08-08
US10748803B2 (en) 2020-08-18
US10867831B1 (en) 2020-12-15
US10269611B1 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
CN109860066A (zh) 用于接合半导体装置的方法
US20240021572A1 (en) Die processing
US10985302B2 (en) Pick-and-remove system with deformable contact surface
US10872873B2 (en) Method for bonding wafers and bonding tool
US9093447B2 (en) Chip on wafer bonder
US20130153116A1 (en) Joint system, substrate processing system, and joint method
CN102204427A (zh) 拾取放置机器
Sanchez et al. Collective die direct bonding for photonic on silicon
Jouve et al. Die to wafer direct hybid bonding demonstration with high alignment accuracy and electrical yields
Amandine et al. Self-Assembly process for 3D Die-to-Wafer using direct bonding: A step forward toward process automatisation
KR20150104036A (ko) 접합 시스템 및 접합 방법
TW201804558A (zh) 電子零件搬送裝置及電子零件檢查裝置
KR20170058070A (ko) 검사 장치용 기판 세정 모듈 및 이를 구비하는 프로브 스테이션
US7989229B2 (en) Tactile surface inspection during device fabrication or assembly
TWI489100B (zh) 用光學辨識系統檢查基板污染的裝置及其方法
KR100905782B1 (ko) 반도체 패키지의 비파괴-파괴 검사 방법 및 장치
CN117916873A (zh) 产生及准备电子组件的方法及装置
Dragoi et al. CMOS-compatible aligned fusion wafer bonding
JP2014155914A (ja) 半導体モジュールの洗浄方法、カメラモジュールの洗浄方法、半導体モジュールの製造方法およびカメラモジュールの製造方法
CN113192874A (zh) 框架夹具、半导体封装件制造设备和制造半导体封装件的方法
Dragoi et al. Aligned Fusion Wafer Bonding for CMOS-MEMS and 3D Wafer-Level Integration Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant