TWI710067B - 用於接合半導體裝置的方法 - Google Patents

用於接合半導體裝置的方法 Download PDF

Info

Publication number
TWI710067B
TWI710067B TW107117121A TW107117121A TWI710067B TW I710067 B TWI710067 B TW I710067B TW 107117121 A TW107117121 A TW 107117121A TW 107117121 A TW107117121 A TW 107117121A TW I710067 B TWI710067 B TW I710067B
Authority
TW
Taiwan
Prior art keywords
flip
chip
module
die
head
Prior art date
Application number
TW107117121A
Other languages
English (en)
Other versions
TW201926583A (zh
Inventor
蔡延佐
鄂斌 廖
田馥綱
陳佳吟
邱文智
薛仰志
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201926583A publication Critical patent/TW201926583A/zh
Application granted granted Critical
Publication of TWI710067B publication Critical patent/TWI710067B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種用於接合半導體裝置的方法和設備。在實施例中，所述方法可包含：將第一晶粒附接到倒裝模組的倒裝頭，使用倒裝模組倒裝第一晶粒，在倒裝第一晶粒之後從倒裝模組去除第一晶粒，在去除第一晶粒之後檢查倒裝模組的倒裝頭是否污染，在檢查倒裝頭之後使用就地清潔模組來清潔倒裝頭，以及在清潔倒裝頭之後將第二晶粒附接到倒裝頭。

Description

用於接合半導體裝置的方法
本揭露的實施例是有關於一種用於接合半導體裝置的方法。
積體電路的半導體製程和先進封裝的共同要求是將積體電路晶粒組裝到基板以形成完整的裝置。積體電路晶粒通常包含有源電路裝置和無源電路裝置，例如在半導體製程中製造的電晶體和電容器。多個連接器端子在積體電路晶粒的有源表面上形成。將晶粒組裝到基板需先將積體電路晶粒與半導體晶圓分離；各個積體電路晶粒中隨後安裝與基板上對應的連接器端子以與相應焊墊或焊盤形成電性連接和物理連接。
在一個製程中，執行“倒裝晶片（flip-chip）”接合。在半導體製程中，單個積體電路晶粒在半導體晶圓上製造。隨後藉由晶圓切割或“單體化”製程使晶粒與半導體晶圓分離。隨後藉由“取放”工具將積體電路晶粒從晶圓安裝膠帶或其它支撐件去除。基板具有配置成與積體電路晶粒的連接器端子對準的焊盤或焊墊。積體電路晶粒與基板對準且隨後一同進行物理接觸。回焊製程用於使積體電路的連接器端子電性連接且物理連接到基板上的焊墊/焊盤。
本發明的一實施例提供一種用於接合半導體裝置的方法，包括將第一晶粒附接到倒裝模組的倒裝頭；使用所述倒裝模組倒裝所述第一晶粒；在所述翻轉所述第一晶粒之後，從所述倒裝模組去除所述第一晶粒；在所述去除所述第一晶粒之後，檢查所述倒裝模組的所述倒裝頭是否受污染；在所述檢查所述倒裝頭之後，使用就地清潔模組清潔所述倒裝頭；以及在所述清潔所述倒裝頭之後，將第二晶粒附接到所述倒裝頭。
本發明的一實施例提供一種用於接合半導體裝置的方法，包括：就地檢查倒裝模組的倒裝表面是否污染，其中所述檢查所述倒裝表面包括：捕獲所述倒裝表面的表面圖像；將所述表面圖像與參考圖像進行比較；以及確定所述倒裝表面受污染的百分比；以及當所述受污染的所述倒裝表面的百分比大於非零閾值時，就地清潔所述倒裝模組的所述倒裝表面。
本發明的一實施例提供一種用於接合半導體裝置的設備，包括：包括倒裝表面的倒裝模組，所述倒裝表面面向第一方向，所述倒裝表面可在所述第一方向與和所述第一方向相對的第二方向之間旋轉；檢查模組，用於就地檢查所述倒裝模組的所述倒裝表面是否污染；以及清潔模組，用於就地清潔所述倒裝模組的所述倒裝表面。
以下公開內容提供用於實施本發明的不同特徵的許多不同實施例或實例。下文描述元件和佈置的具體實例以簡化本發明。當然，這些只是實例且並不意圖為限制性的。舉例來說，在以下描述中，第一特徵形成在第二特徵上方或在第二特徵上可包含第一特徵與第二特徵直接接觸地形成的實施例，且還可包含額外特徵可形成在第一特徵與第二特徵之間從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本發明可在各種實例中重複參考標號和/或字母。此重複是出於簡化和清楚的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。
此外，為易於描述，可在本文中使用例如“在…下方（beneath）”、“在…下面（below）”、“下部的（lower）”、“在…上方（above）”、“上部的（upper）”和其類似物的空間相對術語以描述如圖中所示的一個元件或特徵與另一元件或特徵的關係。除圖中所描繪的定向以外，空間相關術語意圖包涵元件在使用或操作中的不同定向。設備可以其它方式定向（旋轉90度或處在其它定向），且本文中所使用的空間相對描述詞同樣可相應地進行解釋。
圖1A示出接合設備100的橫截面視圖。接合設備100包含裝載鎖定腔室117、倒裝模組101、檢查模組201、清潔模組121、接合工具501以及上覆檢查模組601。接合設備100用於取放製程，在所述製程中，將安裝在晶粒支撐件105上的半導體晶粒103從晶粒支撐件105去除、倒裝、放置在半導體晶圓605上以及接合到半導體晶圓605。因此，接合設備100可用於形成系統集體晶片（system on integrated chip；SoIC）。
然而，儘管接合設備100可用於各種說明性實施例以形成SoIC，但本申請並不意圖限於SoIC的形成。接合設備100可用於形成任何其它封裝或半導體裝置，例如片上系統（system on chip；SOC）、三維積體電路（three-dimensional integrated circuit；3D-IC）或其類似物。所有這些封裝和裝置全部意圖包含在實施例的範圍內。
裝載鎖定腔室117是接合設備100的腔室，其中例如晶粒支撐件105和半導體晶圓605的工件可裝載到接合設備100中以用於處理且在處理完成之後從接合設備100卸載。舉例來說，如圖1A中所示，晶粒支撐件105和半導體晶圓605可藉由裝載鎖定腔室117裝載到接合設備100中或從接合設備100卸載。除其它功能以外，裝載鎖定腔室117還充當真空/大氣交換腔室，在不破壞接合設備100的各種處理腔室內的大氣條件（例如真空）的情況下，允許將工件裝載到接合設備100中以及從接合設備100卸載。晶圓可從裝載鎖定腔室117傳送到接合設備100的各種腔室（未分別示出）和/或模組。
為開始在接合設備100內的接合製程，藉由裝載鎖定腔室117將晶粒支撐件105裝載到接合設備100中。晶粒支撐件105具有安裝在其頂部表面上的多個半導體晶粒103。半導體晶粒103中的每一個晶粒包含多個連接器端子113（在圖1A中由標記為113的方塊表示），所述連接器端子113用於使半導體晶粒103的電子電路連接到半導體晶圓605中的電子電路。如圖1A中所示，當半導體晶粒103安裝在晶粒支撐件105上時，連接器端子113安置在半導體晶粒103的上部表面上，半導體晶粒103的上部表面為安裝到晶粒支撐件105的半導體晶粒103的相對表面。
圖1B示出倒裝模組101和安裝在晶粒支撐件105上的半導體晶粒103的放大橫截面視圖。晶粒支撐件105可包括半導體晶粒103以粘著方式安裝到其上的晶圓安裝膠帶，以及支撐晶圓安裝膠帶和半導體晶粒103的框架。根據各種實施例，晶圓安裝膠帶可包括紫外（ultra-violet；UV）晶圓安裝膠帶或另一膠帶，所述膠帶的粘著強度可弱化以使得半導體晶粒103可易於從晶粒支撐件105去除。
單個半導體晶粒103可包括例如基板、有源電路層、層間介電（inter-layer dielectric；ILD）層以及金屬間介電（inter-metal dielectric；IMD）層（未分別示出）的半導體層。舉例來說，半導體晶粒103可包括例如矽基板、絕緣體上矽基板或其類似物的基板（未分別示出）。半導體晶粒103可進一步包括例如包含n型金屬-氧化物半導體（n-type metal-oxide semiconductor；NMOS）裝置和/或p型金屬-氧化物半導體（p-type metal-oxide semiconductor；PMOS）裝置的電晶體、電容器、電阻器、二極體、光電二極體、熔斷器和其類似物的多種電子電路（未分別示出）。電子電路可互連以執行一或多種功能。所述功能可包含儲存、處理、感測、放大、電力分配、輸入/輸出或其類似功能。然而，僅出於說明性目的而提供上文實例以進一步闡明本發明的應用且並不意圖以任何方式限制實施例。
倒裝模組101將半導體晶粒103依次倒裝且從晶粒支撐件105傳送到接合工具501（見圖1A）。更具體地說，倒裝模組101包含具有倒裝表面111的倒裝頭109。倒裝模組101可包含例如真空工具（在圖1B中由延伸穿過倒裝頭109的虛線真空孔表示）的附接機構，所述附接機構使半導體晶粒103中的一個晶粒附接到倒裝頭109的倒裝表面111。在具體實施例中，藉由使倒裝頭109的倒裝表面111與半導體晶粒103相接觸且藉由倒裝模組101的真空工具將真空施加到半導體晶粒103而將半導體晶粒103中的一個晶粒附接到倒裝模組101。然而，可採用任何合適將半導體晶粒103附接到倒裝模組101的倒裝表面111的方法。
倒裝頭109的倒裝表面111可由例如矽橡膠、聚合材料、有機材料或其類似物的材料形成，且可塑形成容納待倒裝半導體晶粒103中的一個晶粒。舉例來說，倒裝表面111可具有圓形、矩形、方形或其類似形狀。倒裝表面111可具有約0.1 mm與約10 mm（例如約5 mm）之間的寬度或直徑。然而，可採用任何合適的形狀或尺寸。
一旦半導體晶粒103附接到倒裝表面111，那麼倒裝模組101便定位半導體晶粒103以用於傳送到接合工具501。在一個實施例中，倒裝模組101可旋轉以倒裝半導體晶粒103（如由箭頭107所示）。在將半導體晶粒103中的每一個晶粒倒裝或以其它方式定位之後，連接器端子113面向與其原始位置相反的方向。這確保了當半導體晶粒103藉由接合工具501放置在半導體晶圓605上時，連接器端子113正面朝向半導體晶圓605。
現在返回到圖1A，一旦半導體晶粒103已經倒裝，那麼隨後便將半導體晶粒103傳送到接合工具501的接合工具表面503。接合工具501可包含例如真空工具（在圖1A中由延伸穿過接合工具501的虛線真空孔表示）的附接機構，所述附接機構可用於將半導體晶粒103附接到接合工具501的接合工具表面503。在具體實施例中，藉由使接合工具表面503與半導體晶粒103相接觸（在與連接器端子113相對的一側上）並藉由接合工具501的真空工具將真空施加到半導體晶粒103而將半導體晶粒103附接到接合工具501。一旦半導體晶粒103附接到接合工具表面503，將半導體晶粒103從倒裝模組101的倒裝表面111釋放，例如藉由釋放由倒裝模組101所施加的真空。
然而，如果在倒裝模組101的倒裝表面111上存在污染且所述污染未去除，那麼可能將所述污染從倒裝表面111轉移到半導體晶粒103，或所述污染會導致在從倒裝模組101到接合工具501的傳送製程期間時錯位。在任一情況下，污染可能導致半導體晶粒103與半導體晶圓605之間的不良對準或不良接合，導致接合良率下降。倒裝表面111可能藉由各種方法被污染，如顆粒落在倒裝表面111，半導體晶粒103的非優化清潔引起的殘留物保留在倒裝表面111上，藉由接觸較髒表面和其類似方法。
因此，一旦半導體晶粒103從倒裝模組101的倒裝表面111釋放，那麼倒裝表面111便可移動到檢查模組201以用於檢查，以便確定是否在倒裝表面111上存在污染。如圖1A中所示，在實施例中，檢查模組201可安置在接合設備100中。這可允許檢查模組201在倒裝模組101的倒裝表面111上就地執行檢查製程。
圖2示出在檢查製程期間的倒裝頭109和檢查模組201的放大橫截面視圖。檢查模組201可包括光學顯微鏡、紅外顯微鏡、掃描電子顯微鏡（scanning electron microscope；SEM）、掃描探針顯微鏡（scanning probe microscope；SPM）、紫外檢測器或其類似物。檢查模組201藉由捕獲倒裝表面111的表面圖像且將所捕獲表面圖像與清潔參考圖像進行比較來檢測倒裝模組101的倒裝表面111上的污染。所捕獲表面圖像和清潔參考圖像可以是視覺圖像、紅外圖像或其類似圖像。檢查模組201可將兩個圖像進行比較以便確定倒裝表面111受污染的百分比。
在檢查模組201包括光學顯微鏡或紅外顯微鏡的實施例中，所述檢查模組201可進一步包括相機（未分別示出）。相機可用於捕獲倒裝表面111的表面圖像。在檢查模組201包括掃描電子顯微鏡或掃描探針顯微鏡的其它實施例中，所述掃描電子顯微鏡或所述掃描探針顯微鏡可以光柵掃描模式掃描倒裝表面111且基於此掃描產生表面圖像。
在實施例中，清潔參考圖像（用於比較目的）可由檢查模組201來捕獲。根據至少一個實施例，檢查模組201可藉由捕獲已確定為清潔的倒裝表面111的表面圖像來產生清潔參考圖像，例如在處理任何半導體晶粒103之前的時間點。根據其它實施例，檢查模組201可捕獲倒裝表面111的表面圖像，且操作員可檢查表面圖像以確保所捕獲表面圖像清潔，進而產生清潔參考圖像。檢查模組201可以與所捕獲表面圖像相同的方式來捕獲清潔參考圖像，從而使得所捕獲表面圖像可與清潔參考圖像進行比較。根據至少一個實施例，來自檢查模組201的不同檢查模組（例如光學顯微鏡、紅外顯微鏡、掃描電子顯微鏡、掃描探針顯微鏡或其類似物）可用於捕獲清潔參考圖像。可採用用於產生清潔參考圖像的任何合適的方法。
所捕獲表面圖像和清潔參考圖像可儲存為包括多個畫素的光柵影像。一旦儲存，那麼檢查模組201便可藉由檢測所捕獲表面圖像與清潔參考圖像之間的任何變化來比較所捕獲表面圖像與清潔參考圖像。舉例來說，檢查模組201可將所捕獲表面圖像的每一畫素與清潔參考圖像的相應畫素進行比較，且確定發現變化的畫素的數量。檢查模組201可隨後藉由有變化的畫素的數量來除以畫素的總數含來計算受污染的倒裝表面111所占的百分比。然而，可使用用於檢測存在於倒裝表面111上的污染的任何合適的方法。
如果檢查模組201判斷受污染的倒裝表面111受污染的的百分比大於閾值，那麼就藉由清潔模組121來清潔倒裝表面111。舉例來說，如果倒裝表面111受污染的百分比大於約1%、約5%、約10%或類似百分比的非零閾值，那麼可由清潔模組121清潔倒裝表面111。然而，可採用任何合適的閾值。
在一個實施例中，在每一個半導體晶粒103倒裝之後，檢查模組201可檢查倒裝表面111。在另一實施例中，在某一數量的半導體晶粒103倒裝之後，檢查模組201可檢查倒裝表面111。舉例來說，檢查模組201可在每當兩個到十五個之間的半導體晶粒103倒裝時（例如每當五個或十個半導體晶粒103倒裝時）檢查倒裝表面111。然而，可採用任何合適的檢查頻率。此外，檢查模組201可在倒裝表面111已由清潔模組121（在下文進一步描述）清潔之後再檢查倒裝表面111，以便確定倒裝表面111是否已充分清潔。可採用任何合適的模式或製程來檢查倒裝表面111。
返回到圖1A，一旦檢查模組201確定應清潔倒裝表面111，那麼便由倒裝模組101將倒裝表面111移動到清潔模組121，所述清潔模組121也位於就地位置。在實施例中，清潔模組121可包括粘著性清潔模組和/或液體清潔模組。舉例來說，圖3示出清潔模組121包括粘著性清潔模組301的實施例的放大橫截面視圖。粘著性清潔模組301包括粘著性材料303和粘著性材料承載架305，粘著性材料303安裝在所述粘著材料承載架305上。粘著性材料303可包括例如膠帶或其它粘性材料的粘著性材料。更具體地說，粘著性材料303可包括樹脂、膠帶、壓敏膠帶（例如透明膠帶（Scotch Tape））或其類似物。粘著性材料303可具有約1 µm與約100 µm之間（例如約10 µm）的厚度。
根據若干實施例，可將粘著性材料303大小設定成清潔倒裝表面111的整個表面或倒裝表面111的一或多個部分。如此，儘管粘著性材料303的具體尺寸至少部分地取決於倒裝表面111的大小（其可至少部分地取決於半導體晶粒103的大小），但在具體實施例中，粘著性材料303可具有約1 mm與約50 mm之間（例如約10 mm）的寬度。粘著性材料303可具有約1 mm與約50 mm之間（例如約10 mm）的長度。然而，可採用任何合適的尺寸。
粘著性材料承載架305可承載粘著性材料303中的一種或多種。粘著性材料承載架305可由適用於支撐粘著性材料303的任何材料製成。舉例來說，在至少一個實施例中，粘著性材料承載架305包括聚合物、玻璃、陶瓷、金屬或其它合適的材料。粘著性材料承載架305的大小可與粘著性材料303相同或更大。舉例來說，在一些實施例中，粘著性材料承載架305可具有約2 mm與約52 mm之間（例如約12 mm）的寬度以及約2 mm與約52 mm之間（例如約12 mm）的長度。可採用具有任何合適尺寸的任何合適的粘著性材料承載架305。
倒裝表面111可由粘著性清潔模組301藉由使倒裝表面111與粘著性材料303的表面相接觸來清潔，從而使得存在於倒裝表面111上的污染物粘著於粘著性材料303的表面且由此從倒裝表面111去除。在一個實施例中，倒裝表面111可與粘著性材料303一次接觸以將污染物從倒裝表面111去除。在另一實施例中，倒裝表面111可與粘著性材料303多次接觸以便充分地清潔倒裝表面111。舉例來說，倒裝表面111可與粘著性材料303接觸介於一次與十次之間（例如五次）。可採用任何合適的模式或製程以使用粘著性清潔模組301來清潔倒裝表面111。
根據各種實施例，可使用施加的壓力使倒裝表面111與粘著性材料303相接觸。舉例來說，可使用介於約0.5 N與約50 N之間（例如約5 N）的所施加壓力使倒裝表面111與粘著性材料303相接觸。此外，倒裝表面111可與粘著性材料303持續一段預定時間接觸。根據一些實施例，預定時間可介於約0.1秒與約10秒之間（例如約3秒）。可採用時間與壓力的任何合適的組合以使用粘著性清潔模組301來清潔倒裝表面111。
圖4示出另一實施例的放大橫截面視圖，其中清潔模組121包括液體清潔模組401。液體清潔模組401包括液體清潔溶液403以及含有液體清潔溶液403的清潔溶液承載架405。液體清潔溶液403可藉由物理去除、物理溶解或化學溶解將污染物從倒裝表面111去除。舉例來說，根據一些實施例，液體清潔溶液403可藉由物理去除將污染物從倒裝表面111去除，且液體清潔溶液可包括水或其類似物。根據其它實施例，液體清潔溶液403可藉由物理溶解將污染物從倒裝表面111去除，且液體清潔溶液403可包括例如丙酮、異丙醇（isopropyl alcohol；IPA）或其類似物的溶劑。在又其它實施例中，液體清潔溶液403可藉由化學溶解將污染物從倒裝表面111去除，且液體清潔溶液403可包括腐蝕性物質。然而，任何合適的液體可用作液體清潔溶液403。
清潔溶液承載架405可配置成容納液體清潔溶液403。清潔溶液承載架405可由適用於容納液體清潔溶液403的任何材料製成。舉例來說，在至少一個實施例中，清潔溶液承載架405包括金屬（例如不銹鋼）、陶瓷、玻璃或其它合適的材料。在各種實施例中，清潔溶液承載架405可由對液體清潔溶液403惰性的材料製成。然而，可採用任何合適的清潔溶液承載架405。
根據若干實施例，清潔溶液承載架405可設定尺寸以使得液體清潔溶液403可清潔倒裝表面111的整個表面。如此，儘管清潔溶液承載架405的具體尺寸至少部分地取決於倒裝表面111的大小（其可至少部分地取決於半導體晶粒103的大小），但在具體實施例中，清潔溶液承載架405可具有約5 mm與約50 mm之間（例如約10 mm）的寬度。清潔溶液承載架405可具有約5 mm與約50 mm之間（例如約10 mm）的長度。清潔溶液承載架405可具有包圍液體清潔溶液403的壁，所述壁具有約0.5 mm與約5 mm之間（例如約1 mm）的厚度。然而，可採用任何合適的尺寸。
可由液體清潔模組401藉由使倒裝表面111浸沒在液體清潔溶液403中來清潔倒裝表面111，從而使得存在於倒裝模組101的倒裝表面111上的污染物從倒裝表面111去除到清潔溶液403。在液體清潔溶液403包含溶劑的實施例中，可將污染物物理溶解入液體清潔溶液403中。此外，在液體清潔溶液403包含腐蝕性物質的實施例中，可將污染物化學溶解入液體清潔溶液403中。
在一個實施例中，可將倒裝表面111浸沒在液體清潔溶液403中一次以將污染物從倒裝表面111去除。在另一實施例中，可將倒裝表面111浸沒在液體清潔溶液403中多次，以便充分地清潔倒裝表面111。舉例來說，可將倒裝表面111浸沒在液體清潔溶液403中介於一次與十次之間（例如五次）。可採用任何合適的模式或製程以使用液體清潔溶液403來清潔倒裝表面111。
可將倒裝表面111浸沒至液體清潔溶液403的表面下方預定深度。舉例來說，可將倒裝表面111浸沒在液體清潔溶液403的表面下方介於約0.1 mm與約5 mm之間（例如約1 mm）的深度。此外，可將倒裝表面111浸沒在液體清潔溶液403中持續一段預定時間。根據一些實施例，預定時間可介於約0.1秒與約10秒之間（例如約3秒）。可採用時間與浸沒深度的任何合適的組合以使用液體清潔模組401來清潔倒裝表面111。
在經過液體清潔模組401清潔之後，可使倒裝表面111乾燥。根據實施例，可藉由向倒裝表面111施加例如異丙醇的化學乾燥劑來使倒裝表面111乾燥。根據各種實施例，可藉由蒸發或任何其它製程來使倒裝表面111乾燥。可藉由向倒裝表面111施加風或熱來使倒裝表面111更快速地乾燥。可採用任何合適的製程來使倒裝表面111乾燥。
根據各種實施例，清潔模組121可包括粘著性清潔模組301、液體清潔模組401，粘著性清潔模組301和液體清潔模組401兩者、其任何組合（例如多個粘著性清潔模組301和/或多個液體清潔模組401）或其類似物。根據一些實施例，每當檢查模組201確定倒裝表面111受污染的百分比大於閾值時，可藉由粘著性清潔模組301和液體清潔模組401兩者來清潔倒裝表面111。根據其它實施例，在由檢查模組201初始確定倒裝表面111受污染的百分比保持大於閾值時，可藉由粘著性清潔模組301或液體清潔模組401中的任一個來清潔倒裝模組101的倒裝表面111。如果檢查模組201在再檢查倒裝表面111時確定受污染的倒裝表面111的百分比大於閾值，那麼可隨後藉由粘著性清潔模組301或液體清潔模組401中的另一個來清潔倒裝表面111。可採用粘著性清潔模組301和液體清潔模組401的任何合適的模式或製程來清潔倒裝表面111。
根據各種實施例，檢查模組201與清潔模組121（其可包括粘著性清潔模組301和/或液體清潔模組401）相組合可檢測並清潔存在於倒裝模組101的倒裝表面111上的任何污染物。因此，檢查模組201和清潔模組121可確保不將污染物轉移到半導體晶粒103且避免由倒裝表面111上的污染物所導致的任何錯位。這確保將在半導體晶粒103與半導體晶圓605之間形成良好接合且防止接合良率下降。
返回到圖1A，在半導體晶粒103已從倒裝模組101傳送到接合工具501之後，接合工具501將半導體晶粒103與其接合的半導體晶圓605上欲接合的理想位置對準。接合工具501隨後使半導體晶粒103朝下移動到半導體晶圓605的表面上，從而使得半導體晶粒103的連接器端子113接觸如形成於半導體晶圓605的表面上的接合焊墊（未分別示出）的連接器端子。
半導體晶圓605可包含矽基板，或如插入件基板（interposer substrate）的其它合適的結構。在一些實施例中，半導體晶圓605可包括由矽形成的基板，但其還可由其它第III族、第IV族和/或第V族元素形成，例如矽、鍺、鎵、砷和其組合。基板可包括塊狀基板或絕緣體上矽（silicon-on-insulator；SOI）基板。
半導體晶圓605還可包含形成於基板的上部表面上的多個半導體晶粒（未分別示出）。根據至少一個實施例，可將半導體晶圓605的半導體晶粒製造成與半導體晶粒103結合工作。半導體晶圓605的半導體晶粒可包含如形成於其上部表面上的多個接合焊墊的連接器端子。
一旦半導體晶粒103已與半導體晶圓605對準且物理接觸，那麼便可將熱和/或壓力施加到半導體晶粒103以便將半導體晶粒103接合到半導體晶圓605。在實施例中，半導體晶粒103可藉由混合式接合（hybrid bonding）而接合到半導體晶圓605。然而，任何合適的接合可用於將半導體晶粒103接合到半導體晶圓605，例如直接表面接合（即氧化物到氧化物接合）、金屬到金屬接合、焊接接合或其類似接合。
在採用混合式接合的實施例中，可將壓力施加到半導體晶粒103以將半導體晶粒103接合到半導體晶圓605。也可將半導體晶粒103加熱到指定溫度。可持續將熱和/或壓力施加到半導體晶粒103維持一預定時間。然而，可採用任何合適的溫度、壓力以及時間以將半導體晶粒103接合到半導體晶圓605。
根據實施例，半導體晶粒103中的每一個晶粒可依次接合到半導體晶圓605。舉例來說，在半導體晶粒103放置在半導體晶圓605的表面上之後，可由接合工具501將壓力施加到每一個半導體晶粒103。此外，在半導體晶粒103放置在半導體晶圓605上之後，可將熱施加到每一個半導體晶粒103。因此，半導體晶粒103可依次接合到半導體晶圓605的表面。
根據另一實施例，多個半導體晶粒103可同時接合到半導體晶圓605。舉例來說，可執行半每一個管導體晶粒103的初始放置，且隨後可採用壓力板（未分別示出）以將壓力同時施加到多個半導體晶粒103中的每一個晶粒。壓力板也可將熱施加到多個半導體晶粒103。因此，多個半導體晶粒103可同時接合到半導體晶圓605的表面。然而，可用任何合適的製程於將半導體晶粒103接合到半導體晶圓605。
圖5A示出接合工具501的放大橫截面視圖。如圖5A中所示，接合工具501包含接合工具表面503。在藉由倒裝模組101將半導體晶粒103中的每一個晶粒倒裝之後，將半導體晶粒103傳送到接合工具501。如先前所論述，接合工具501可包含如可用於將半導體晶粒103附接到接合工具501的接合工具表面503的真空工具的附接機構。
接合工具表面503具有粗糙表面，以使得接合工具表面503的表面粗糙度大於約0.5 µm。根據各種其它實施例，接合工具表面503的表面粗糙度可介於約0.5 µm與約50 µm之間（例如約1 µm）。接合工具表面503可由如金屬、陶瓷、聚合物或其類似物的材料形成。接合工具表面503可為圓形、矩形、方形或其類似形狀。接合工具表面503可具有約0.5 mm與約50 mm之間（例如約5 mm）的寬度或直徑。
圖5B示出接合工具501和半導體晶粒103中的一個晶粒的放大橫截面視圖。如圖5B中所示，粗糙接合工具表面503防止接合工具表面503與半導體晶粒103的頂部表面之間的完全接觸。接合工具表面503與半導體晶粒103之間的完全接觸可在接合工具501的真空工具的真空孔以外的部分引發接合工具表面503與半導體晶粒103之間的真空壓力。這所引發的接合工具表面503與半導體晶粒103之間的真空壓力可能造成介面凸出。此介面凸出可能導致半導體晶粒103與半導體晶圓605之間的不良接合，且可能導致接合良率下降。
然而，因為接合工具表面503具有粗糙表面，因此所引發的真空壓力降低或防止所述真空壓力在接合工具表面503與半導體晶粒103之間形成。此外，降低或防止所述介面凸出在半導體晶粒103中形成。因此，可在半導體晶粒103與半導體晶圓605之間實現更好接合，且降低或防止因介面凸出所致的接合良率下降。
返回到圖1A，在每一半導體晶粒103接合到半導體晶圓605之後，上覆檢查模組601可檢查半導體晶粒103和形成於半導體晶圓605的表面上的圖案（例如對準標記）的相對位置。圖6A為上覆檢查模組601和半導體晶圓605的放大透視圖。如圖6A中所示，多個半導體晶粒103接合到半導體晶圓605的表面。半導體晶圓605的表面包含多個圖案603。圖案603可以是對準標記且可由上覆檢查模組601使用以便檢測接合到半導體晶圓605的半導體晶粒103中的每一個晶粒的對準和位置。在各種實施例中，上覆檢查模組601可包括紅外光學顯微鏡、視覺光學顯微鏡或其類似物。上覆檢查模組601可檢測形成於半導體晶圓605的表面上的圖案603的位置和/或半導體晶粒103中的每一個晶粒的位置，以便確定半導體晶圓605與半導體晶粒103中的每一個晶粒之間的相對定位。
圖6B為具有形成於其表面上的圖案603（未按比例繪製）的半導體晶圓605和接合到其表面的半導體晶粒103的放大俯視視圖。上覆檢查模組601可用於確保每一個半導體晶粒103放置在相對於半導體晶圓605的表面上的圖案603的正確位置中。在半導體晶粒103安裝在半導體晶圓605的表面上之後，上覆檢查模組601可檢查半導體晶粒103與半導體晶圓605的相對位置以確保恰當對準。
上覆檢查模組601可藉由首先確定第一半導體晶粒103相對於半導體晶圓605的實際位置來檢查並校正半導體晶粒103與半導體晶圓605的相對位置。上覆檢查模組601隨後將實際位置與第一半導體晶粒103在半導體晶圓605上的理想位置進行比較。上覆檢查模組601隨後計算位移，其為第一半導體晶粒103的實際位置與第一半導體晶粒103在半導體晶圓605的表面上的理想位置之間的差。
一旦位移確定，那麼上覆檢查模組601便向接合工具501（在圖5A和圖5B中示出）發送指示第一半導體晶粒103的位移的信號。接合工具501基於由上覆檢查模組601所得出的第一半導體晶粒103的位移來校正待放置的第二半導體晶粒103的位置。然而，可利用任何合適的方法來校正半導體晶粒103放置在半導體晶圓605上的位移。
半導體晶粒103可對於上覆檢查模組601所發出的光線而言為透明，從而使得形成於半導體晶圓605上的圖案603可由上覆檢查模組601穿過半導體晶粒103來檢測。根據各種實施例，在每一半導體晶粒103接合到半導體晶圓605的表面之後，或在某一數量的半導體晶粒103（例如五個、十個等）接合到半導體晶圓605之後，上覆檢查模組可檢查半導體晶粒103相對於半導體晶圓605的位置。因此，上覆檢查模組601可確保半導體晶粒103在半導體晶圓605的表面上的恰當放置和接合。上覆檢查模組601可進一步確保即刻矯正任何異常晶粒放置。
圖7示出檢查和清潔用於倒裝半導體晶粒的倒裝模組中的倒裝頭的倒裝表面的方法700的流程圖。在步驟701中，倒裝模組執行指定數量的倒裝操作。在每一倒裝操作中，倒裝模組可倒裝半導體晶粒且將半導體晶粒傳遞到接合工具。根據各種實施例，在步驟701中，倒裝模組可執行一個、五個或十個倒裝操作。倒裝模組可藉由使用真空工具以將倒裝表面附接到待倒裝半導體晶粒來倒裝每一個半導體晶粒。倒裝模組可隨後圍繞旋轉軸旋轉以便倒裝半導體晶粒。
接合工具還可包含真空工具。可藉由使用接合工具的真空工具將半導體晶粒傳送到接合工具，從而將接合工具的接合工具表面附接到每一半導體晶粒。可隨後藉由停止倒裝模組的真空力以將半導體晶粒從倒裝模組的表面釋放。
在步驟703中，在已執行指定數量的倒裝操作之後，檢查倒裝表面是否有污染物。倒裝表面可由檢查模組檢查。檢查模組可包括光學顯微鏡、紅外顯微鏡或其類似物。檢查模組藉由捕獲倒裝表面的表面圖像且將所捕獲的表面圖像與清潔的倒裝表面的參考表面圖像進行比較來檢測倒裝表面。
在步驟705中，檢查模組確定受污染的倒裝表面受污染的百分比是否大於閾值。閾值可為約1%、約5%、約10%或其類似值。如果檢查模組確定倒裝表面受污染的百分比大於閾值，那麼檢查模組便將倒裝表面發送到步驟707以進行清潔。另一方面，如果檢查模組確定受污染的倒裝表面的百分比小於閾值，那麼檢查模組便將倒裝表面發送到步驟709以繼續執行倒裝操作。
在步驟707中，清潔倒裝表面。倒裝表面可由粘著性清潔模組和/或液體清潔模組來清潔。粘著性清潔模組可包含如粘著劑或膠帶的粘著性材料。液體清潔模組可包含例如水的液體清潔溶液。當由粘著性清潔模組清潔倒裝表面時，倒裝表面可與粘著性材料相接觸以便將污染物從倒裝表面去除。倒裝表面可與粘著性材料接觸一次或多次，例如兩次、五次或十次。當由液體清潔模組清潔倒裝表面時，倒裝表面可浸沒在液體清潔溶液中。倒裝表面可浸沒在液體清潔溶液中一次或多次，例如兩次、五次或十次。
當同時包含粘著性清潔模組和液體清潔模組時，倒裝表面可首先藉由粘著性清潔模組或液體清潔模組的一者來清潔並隨後藉由粘著性清潔模組或液體清潔模組中的另一者來清潔。根據各種其它實施例，當同時包含粘著性清潔模組和液體清潔模組時，倒裝表面可首先藉由粘著性清潔模組或液體清潔模組的一者來清潔，並隨後由檢查模組檢查。如果檢查模組確定倒裝表面受污染的百分比大於閾值，那麼倒裝表面便可由粘著性清潔模組或液體清潔模組中的另一者來清潔。
在倒裝表面由粘著性清潔模組和/或液體清潔模組清潔之後，倒裝模組可繼續在步驟709中執行倒裝操作，或（可選擇性地）在步驟711中由檢查模組再檢查以確定倒裝表面受污染的百分比是否小於閾值。如果檢查模組確定受污染的倒裝表面的百分比大於閾值，那麼便重複步驟705以及所有後續步驟。
一旦倒裝表面已充分清潔，那麼倒裝模組便行進到步驟709且繼續執行倒裝操作。此方法確保檢測並去除存在於倒裝表面上的任何污染物，從而使得避免將污染物傳送到待接合的半導體晶粒且不干擾半導體晶粒的定位。這使得半導體晶粒與半導體晶圓之間良好接合且防止接合良率下降。
在實施例中，一種用於接合半導體裝置的方法包含：將第一晶粒附接到倒裝模組的倒裝頭，使用倒裝模組倒裝第一晶粒，在倒裝第一晶粒之後從倒裝模組去除第一晶粒，在去除第一晶粒之後檢查倒裝模組的倒裝頭是否受污染，在檢查倒裝頭之後使用就地清潔模組來清潔倒裝頭，以及在清潔倒裝頭之後將第二晶粒附接到倒裝頭。在實施例中，倒裝頭藉由光學顯微法檢查。在實施例中，檢查倒裝頭包含捕獲倒裝頭的表面圖像，將表面圖像與參考圖像進行比較，以及基於將表面圖像與參考圖像進行比較來確定污染物百分比。在實施例中，所述方法進一步包含將污染物百分比與污染百分比閾值進行比較。在實施例中，當污染百分比大於污染百分比閾值時，清潔倒裝頭。在實施例中，藉由將倒裝頭與粘著性材料相接觸來清潔倒裝頭。在實施例中，藉由將倒裝頭的至少一部分浸沒在清潔溶液中來清潔倒裝頭。在實施例中，所述方法進一步包含在清潔倒裝頭之後且在附接第二晶粒之前，再次檢查倒裝頭是否污染。
根據另一實施例，一種用於接合半導體裝置的方法包含就地檢查倒裝模組的倒裝表面是否污染。檢查倒裝表面包含捕獲倒裝表面的表面圖像，將表面圖像與參考圖像進行比較，以及確定受污染的倒裝表面的百分比。所述方法進一步包含當受污染的倒裝表面的百分比大於非零閾值時，就地清潔倒裝模組的倒裝表面。在實施例中，所述方法進一步包含將第一晶粒附接到倒裝模組。在實施例中，所述方法進一步包含將第一晶粒附接到接合工具的接合工具表面，所述接合工具表面具有大於0.5 µm的表面粗糙度。在實施例中，所述方法進一步包含從倒裝模組去除第一晶粒，在從倒裝模組去除第一晶粒之後將第一晶粒定位在半導體晶圓上方，將第一晶粒接合到半導體晶圓，檢查第一晶粒相對於半導體晶圓的位置，以及基於第一晶粒相對於半導體晶圓的位置來改變第二晶粒在半導體晶圓上方的放置。在實施例中，藉由紅外光學顯微法來檢查第一晶粒相對於半導體晶圓的位置。在實施例中，閾值為5%。在實施例中，倒裝表面由粘著性清潔模組來清潔。在實施例中，倒裝表面由液體清潔模組來清潔。
根據又另一實施例，一種用於接合半導體裝置的設備包含倒裝模組。倒裝模組包含倒裝表面，所述倒裝表面面向第一方向，所述倒裝表面可在第一方向與和第一方向相對的第二方向之間旋轉。所述設備進一步包含用於就地檢查倒裝模組的倒裝表面是否污染的檢查模組，以及用於就地清潔倒裝模組的倒裝表面的清潔模組。在實施例中，清潔模組包含粘著性材料。在實施例中，清潔模組包含清潔溶液。在實施例中，檢查模組包含光學顯微鏡。
前文概述若干實施例的特徵以使得所屬領域技術人員可更好地理解本發明的各方面。所屬領域的技術人員應瞭解，其可易於使用本發明作為用於設計或修改其它製程的基礎以及用於實施本文中所引入的實施例的相同目的和/或實現相同優勢的結構。所屬領域的技術人員也應認識到這類等效構造並不脫離本發明的精神和範圍，且其可在不脫離本發明的精神和範圍的情況下在本文中進行各種改變、替代以及更改。
100‧‧‧接合設備101‧‧‧倒裝模組103‧‧‧半導體晶粒105‧‧‧晶粒支撐件107‧‧‧箭頭109‧‧‧倒裝頭111‧‧‧倒裝表面113‧‧‧連接器端子117‧‧‧裝載鎖定腔室121‧‧‧清潔模組201‧‧‧檢查模組301‧‧‧粘著性清潔模組303‧‧‧粘著性材料305‧‧‧粘著性材料承載架401‧‧‧液體清潔模組403‧‧‧液體清潔溶液405‧‧‧清潔溶液承載架501‧‧‧接合工具503‧‧‧接合工具表面601‧‧‧上覆檢查模組603‧‧‧圖案605‧‧‧半導體晶圓700‧‧‧方法701‧‧‧步驟703‧‧‧步驟705‧‧‧步驟707‧‧‧步驟709‧‧‧步驟711‧‧‧步驟。
當結合附圖閱讀時，從以下詳細描述最好地理解本發明的各方面。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為了論述的清楚起見，可任意增大或減小各種特徵的尺寸。 圖1A示出根據一些實施例的接合設備的橫截面視圖。 圖1B示出根據一些實施例的翻轉模組和包含多個晶粒的晶圓的橫截面視圖。 圖2示出根據一些實施例的檢查模組和倒裝頭的橫截面視圖。 圖3示出根據一些實施例的倒裝頭和粘著性清潔模組的橫截面視圖。 圖4示出根據一些實施例的倒裝頭和粘著性液體模組的橫截面視圖。 圖5A和圖5B示出根據一些實施例的接合工具頭和晶粒的橫截面視圖。 圖6A和圖6B示出根據一些實施例的上覆檢查模組和包含多個晶粒的晶圓的透視圖和俯視圖。 圖7示出根據一些實施例的檢查和清潔方法的流程圖。
100‧‧‧接合設備
101‧‧‧倒裝模組
103‧‧‧半導體晶粒
105‧‧‧晶粒支撐件
107‧‧‧箭頭
109‧‧‧倒裝頭
111‧‧‧倒裝表面
113‧‧‧連接器端子
117‧‧‧裝載鎖定腔室
121‧‧‧清潔模組
201‧‧‧檢查模組
501‧‧‧接合工具
503‧‧‧接合工具表面
601‧‧‧上覆檢查模組
605‧‧‧半導體晶圓

Claims (10)

  1. 一種用於接合半導體裝置的方法，包括：將第一晶粒附接到倒裝模組的倒裝頭；使用所述倒裝模組倒裝所述第一晶粒；在所述翻轉所述第一晶粒之後，從所述倒裝模組去除所述第一晶粒；在所述去除所述第一晶粒之後，檢查所述倒裝模組的所述倒裝頭是否受污染；在所述檢查所述倒裝頭之後，使用就地清潔模組清潔所述倒裝頭；以及在所述清潔所述倒裝頭之後，將第二晶粒附接到所述倒裝頭。
  2. 如申請專利範圍第1項所述之方法，其中所述檢查所述倒裝頭包括：捕獲所述倒裝頭的表面圖像；將所述表面圖像與參考圖像進行比較；以及基於所述將所述表面圖像與所述參考圖像進行比較來確定污染百分比。
  3. 如申請專利範圍第1項所述之方法，在所述清潔所述倒裝頭之後，將第二晶粒附接到所述倒裝頭，再次檢查所述倒裝頭是否污染。
  4. 一種用於接合半導體裝置的方法，包括： 就地檢查倒裝模組的倒裝表面是否污染，其中所述檢查所述倒裝表面包括：捕獲所述倒裝表面的表面圖像；將所述表面圖像與參考圖像進行比較；以及確定所述倒裝表面受污染的百分比；以及當所述受污染的所述倒裝表面的百分比大於非零閾值時，就地清潔所述倒裝模組的所述倒裝表面。
  5. 如申請專利範圍第4項所述之方法，更包括：從所述倒裝模組去除所述第一晶粒；在所述從所述倒裝模組去除所述第一晶粒之後將所述第一晶粒定位在半導體晶圓上方；將所述第一晶粒接合到所述半導體晶圓；檢查所述第一晶粒相對於所述半導體晶圓的位置；以及基於所述第一晶粒相對於所述半導體晶圓的所述位置來改變第二晶粒在所述半導體晶圓上方的放置位置。
  6. 一種用於接合半導體裝置的設備，包括：倒裝模組，包括倒裝表面，所述倒裝表面面向第一方向，所述倒裝表面可在所述第一方向與和所述第一方向相對的第二方向之間旋轉；檢查模組，用於就地檢查所述倒裝模組的所述倒裝表面是否污染；以及清潔模組，用於就地清潔所述倒裝模組的所述倒裝表面。
  7. 一種用於接合半導體裝置的方法，包括：將第一晶粒附接到倒裝模組的倒裝頭；使用所述倒裝模組倒裝所述第一晶粒；以及使用就地檢查模組檢查所述倒裝頭是否受污染；以及當所述倒裝頭的表面圖像的污染百分比大於污染百分比閾值時，清潔所述倒裝頭。
  8. 如申請專利範圍第7項所述之方法，其中所述檢查所述倒裝頭包括：捕獲所述倒裝頭的所述表面圖像；將所述表面圖像與參考圖像進行比較；以及基於所述將所述表面圖像與所述參考圖像進行比較來確定所述污染百分比。
  9. 一種用於接合半導體裝置的設備，包括：倒裝模組，包括倒裝表面，所述倒裝表面面向第一方向，所述倒裝表面可在所述第一方向與和所述第一方向相對的第二方向之間旋轉；檢查模組，用於就地檢查所述倒裝模組的所述倒裝表面是否污染；以及清潔模組，當所述檢查模組決定所述倒裝表面受到汙染時，用於就地清潔所述倒裝模組的所述倒裝表面。
  10. 一種用於接合半導體裝置的方法，包括：使用檢查模組就地檢查倒裝模組的倒裝表面是否污染；以及 當所述檢查模組確定所述受污染的所述倒裝表面的百分比大於非零閾值時，就地清潔所述倒裝模組的所述倒裝表面。
TW107117121A 2017-11-30 2018-05-18 用於接合半導體裝置的方法 TWI710067B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592916P 2017-11-30 2017-11-30
US62/592,916 2017-11-30
US15/925,206 2018-03-19
US15/925,206 US10269611B1 (en) 2017-11-30 2018-03-19 Method and apparatus for bonding semiconductor devices

Publications (2)

Publication Number Publication Date
TW201926583A TW201926583A (zh) 2019-07-01
TWI710067B true TWI710067B (zh) 2020-11-11

Family

ID=66174837

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107117121A TWI710067B (zh) 2017-11-30 2018-05-18 用於接合半導體裝置的方法

Country Status (3)

Country Link
US (3) US10269611B1 (zh)
CN (1) CN109860066B (zh)
TW (1) TWI710067B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269611B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for bonding semiconductor devices
US11552043B2 (en) * 2019-03-27 2023-01-10 Pyxis Cf Pte. Ltd. Post bond inspection of devices for panel packaging
US11817326B2 (en) * 2020-03-10 2023-11-14 Pyxis Cf Pte. Ltd. Precision reconstruction for panel-level packaging
CN114688974B (zh) * 2020-12-30 2023-09-01 Pyxis Cf私人有限公司 面板级封装中半导体裸片的贴片后检测方法和系统
US12057353B2 (en) * 2021-08-05 2024-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement pattern and method for measuring overlay shift of bonded wafers
CN115863234B (zh) * 2023-03-03 2023-05-26 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种全自动共晶贴片设备及其工作流程

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511543A (en) * 2003-07-09 2005-03-16 Newport Corp Flip chip device assembly machine
TW201425917A (zh) * 2012-12-27 2014-07-01 Hon Hai Prec Ind Co Ltd 檢測系統
TW201501225A (zh) * 2013-06-18 2015-01-01 Samsung Techwin Co Ltd 倒裝晶片裝載機及使用該裝載機之貼裝方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262489B1 (en) * 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
US6984996B2 (en) * 2003-05-01 2006-01-10 Celerity Research, Inc. Wafer probing that conditions devices for flip-chip bonding
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
KR101165029B1 (ko) * 2007-04-24 2012-07-13 삼성테크윈 주식회사 칩 가열장치, 이를 구비한 플립 칩 본더 및 이를 이용한플립 칩 본딩 방법
CN101236911A (zh) * 2008-03-04 2008-08-06 日月光半导体制造股份有限公司 倒装片接合工艺
KR101837070B1 (ko) * 2011-09-22 2018-03-09 에이씨엠 리서치 (상하이) 인코포레이티드 플립칩 조립체 클리닝 방법 및 장치
CN103464401B (zh) * 2012-06-08 2017-12-19 盛美半导体设备（上海）有限公司 用于倒装芯片清洗的方法与装置
CN103137832B (zh) * 2013-03-13 2017-03-15 深圳市晨日科技有限公司 Led一体化制造工艺
US10224307B2 (en) * 2015-07-14 2019-03-05 Goertek, Inc. Assembling method, manufacturing method, device and electronic apparatus of flip-die
CN105092326A (zh) * 2015-07-21 2015-11-25 中国工程物理研究院计量测试中心 倒装芯片封装器件开封方法
US10269611B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for bonding semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511543A (en) * 2003-07-09 2005-03-16 Newport Corp Flip chip device assembly machine
TW201425917A (zh) * 2012-12-27 2014-07-01 Hon Hai Prec Ind Co Ltd 檢測系統
TW201501225A (zh) * 2013-06-18 2015-01-01 Samsung Techwin Co Ltd 倒裝晶片裝載機及使用該裝載機之貼裝方法

Also Published As

Publication number Publication date
US10748803B2 (en) 2020-08-18
US20190244851A1 (en) 2019-08-08
CN109860066B (zh) 2022-11-15
US10867831B1 (en) 2020-12-15
US20200373185A1 (en) 2020-11-26
TW201926583A (zh) 2019-07-01
US10269611B1 (en) 2019-04-23
CN109860066A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
TWI710067B (zh) 用於接合半導體裝置的方法
US20240021572A1 (en) Die processing
US11587860B2 (en) Method of forming thin die stack assemblies
US10872873B2 (en) Method for bonding wafers and bonding tool
US7282391B1 (en) Method for precision assembly of integrated circuit chip packages
US20220302078A1 (en) System and Method for Bonding Semiconductor Devices
Amandine et al. Self-Assembly process for 3D Die-to-Wafer using direct bonding: A step forward toward process automatisation
US11923214B2 (en) Semiconductor packaging apparatus and method of manufacturing semiconductor device using the same
US8232183B2 (en) Process and apparatus for wafer-level flip-chip assembly
KR20240135291A (ko) 정렬 장치 및 이를 포함하는 웨이퍼 본딩 설비
KR20240087682A (ko) 전자 구성요소의 생산 및 제조를 위한 방법 및 장치