CN109857192A - 一种信号处理方法、装置、系统、设备及可读存储介质 - Google Patents
一种信号处理方法、装置、系统、设备及可读存储介质 Download PDFInfo
- Publication number
- CN109857192A CN109857192A CN201910145505.XA CN201910145505A CN109857192A CN 109857192 A CN109857192 A CN 109857192A CN 201910145505 A CN201910145505 A CN 201910145505A CN 109857192 A CN109857192 A CN 109857192A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- fundamental frequency
- target
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明公开了一种信号处理方法,该方法包括以下步骤:利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;接收目标外设对目标基频信号进行调制后产生的通信信号;利用系统主时钟输出的系统基频信号对通信信号进行处理。可见,在该方法可直接利用系统基频信号对目标外设发送的通信信号进行处理即可。也就是说,仅需配置处理如解析、信号质量处理,一种基频信号的处理方式即可,可降低系统芯片,如CPU、SOC的处理负担,提高系统的处理效率。本发明还公开了一种信号处理装置、系统、设备及可读存储介质,具有相应的技术效果。
Description
技术领域
本发明涉及通信技术领域,特别是涉及一种信号处理方法、装置、系统、设备及可读存储介质。
背景技术
目前,对服务器系统速度要求越来越高的趋势,即对通信信号的处理要求也越来越高。而信号处理离不开基频信号,目前服务器系统内皆配置有基频时钟结构。
通过额外的基频时钟(即独立时钟)产生芯片加在系统中可以提供更多的基频时钟频率选择,同时也不一定要通过系统主时钟来提供时钟讯号,节省了服务器系统上的接口与线缆量,让基频时钟的架构具有更多变化。但是,显而易见地,该架构需要在系统中配置需要处理(如解析、信号质量处理)两种基频信号的处理方式。无疑会增加系统芯片(如CPU、SOC)的处理负担,降低系统的处理效率。
综上所述,如何有效地缓减系统芯片的负担等问题,是目前本领域技术人员急需解决的技术问题。
发明内容
本发明的目的是提供一种信号处理方法、装置、系统、设备及可读存储介质,以缓减系统芯片的负担。
为解决上述技术问题,本发明提供如下技术方案:
一种信号处理方法,包括:
利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;
接收所述目标外设对所述目标基频信号进行调制后产生的通信信号;
利用所述系统主时钟输出的系统基频信号对所述通信信号进行处理。
优选地,所述频率同步的实现过程,包括:
所述系统主时钟与所述独立时钟之间交换传输参考时钟信号,以使所述系统主时钟与所述独立时钟保持频率同步。
优选地,所述系统主时钟与所述独立时钟之间交换传输参考时钟信号,以使所述系统主时钟与所述独立时钟保持频率同步,包括:
所述系统主时钟接收所述独立时钟发送的第一参考时钟信号,并利用所述第一参考时钟信号调整所述系统基频信号的频率;
所述独立时钟接收所述系统主时钟发送的所述第二参考时钟信号,并利用所述第二参考时钟信号调整所述目标基频信号的频率。
优选地,还包括:
对所述系统基频信号进行调制,获得目标通信信号;
将所述目标通信信号发送给所述目标外设。
优选地,在所述目标外设为PCIe设备时,所述接收所述目标外设对所述目标基频信号进行调制后产生的通信信号,包括:
利用PCIe插槽接收所述PCIe设备对所述目标基频信号进行调制后产生的通信信号。
优选地,还包括:
利用所述独立时钟,向所述目标外设提供与所述系统基频信号不同的基频信号。
一种信号处理装置,包括:
目标基频信号供应模块,用于利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;
通信信号接收模块,用于接收所述目标外设对所述目标基频信号进行调制后产生的通信信号;
通信信号处理模块,用于利用所述系统主时钟输出的系统基频信号对所述通信信号进行处理。
一种信号处理系统,包括:
系统主时钟、独立时钟、目标外设和CPU,其中,所述系统主时钟向所述CPU提供系统基频信号;所述系统主时钟与所述独立时钟互连并交换传输参考时钟信号,以保持频率同步;所述独立时钟向所述目标外设提供目标基频时钟信号;所述CPU与所述目标外设之间具备通信连接且通信信号的基频信号频率一致。
一种信号处理设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现上述信号处理方法的步骤。
一种可读存储介质,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现上述信号处理方法的步骤。
应用本发明实施例所提供的方法,利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;接收目标外设对目标基频信号进行调制后产生的通信信号;利用系统主时钟输出的系统基频信号对通信信号进行处理。
可见,该方法中,将系统主时钟和独立时钟互连,可实现系统主时钟和独立时钟的频率同步,进一步可向目标外设输出与系统主时钟输出的系统基频信号相同频率的目标基频信号。如此,便可直接利用系统基频信号对目标外设发送的通信信号进行处理即可。也就是说,仅需配置处理(如解析、信号质量处理)一种基频信号的处理方式即可,可降低系统芯片(如CPU、SOC)的处理负担,提高系统的处理效率。
除上述优点外,该独立时钟仍然具有可以提供更多的基频时钟频率选择,同时也不一定要通过系统主时钟来提供时钟讯号,节省了服务器系统上的接口与线缆量,让基频时钟的架构具有更多变化等优点。
相应地,本发明实施例还提供了与上述信号处理方法相对应的信号处理装置、系统、设备和可读存储介质,具有上述技术效果,在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为服务器基频时钟含独立时钟时的基本架构示意图;
图2为本发明实施例中一种信号处理方法的实施流程图;
图3为本发明实施例中一种信号处理装置的结构示意图;
图4为本发明实施例中一种信号处理系统的结构示意图;
图5为本发明实施例中一种信号处理设备的结构示意图;
图6为本发明实施例中一种信号处理设备的具体结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的核心是提供一种能够降低CPU或SOC处理负担的信号处理方法。该方法通过将独立时钟和系统主时钟并连并进行频率同步,向目标外设提供与系统基频信号频率一致的目标基频信号。而在现有技术中,请参考图1,图1为服务器基频时钟含独立时钟时的基本架构示意图,因clock1和clock2是不同的时钟提供的基频信号,时钟不同步,因此系统需同时设置处理通信信号1的处理方式和处理通信信号2的处理方式。可见,本发明实施例所提供的方法可在系统中仅处理一种频率的信号,可减轻系统负担,提高处理速度。
本发明的另一核心是提供一种与上述信号处理方法相对应的信号处理装置、系统、设备和可读存储介质。
实施例一:
请参考图2,图2为本发明实施例中一种信号处理方法的流程图,该方法可应用于具有外设的具体信号处理能力的设备中,如常见的计算机、服务器等设备中。该方法包括以下步骤:
S101、利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号。
在本发明实施例中,如图4所示,可在系统主时钟之外,设置独立时钟,并将系统主时钟与独立时钟互连,以保障时钟输出基频的频率(或取频率倒数,即周期)一致。在实际应用中,系统主时钟和独立时钟均可选用相同型号的时钟产生芯片(例如,可均选用基频时钟产生芯片)以保障系统主时钟和独立时钟之间的频率同步。
其中,系统主时钟和独立时钟之间的频率同步的实现过程,可具体包括系统主时钟与独立时钟之间交换传输参考时钟信号,以使系统主时钟与独立时钟保持频率同步。具体的,系统主时钟接收独立时钟发送的第一参考时钟信号,并利用第一参考时钟信号调整系统基频信号的频率;独立时钟接收系统主时钟发送的第二参考时钟信号,并利用第二参考时钟信号调整目标基频信号的频率。也就是说,对于系统主时钟和独立时钟而言,互相发送参考时钟信号,并根据接收对方发送的参考时钟信号,进一步基于接收到的参考时钟信号对自身的基频信号进行调整。调整基频信号时,即将基频信号的频率调整至与对方发送的参考时钟信号的频率一致。不断的交互参考时钟信号,便可不断地消除不同时钟之间的基频信号的频率差异,最终使得系统主时钟和独立时钟的基频时钟频率一致,即系统基频信号与目标基频信号频率相同。其中,参考时钟信号即可具体为各个时钟的基频信号。
利用独立时钟向目标外设提供目标基频信号,便可节省了服务器系统上的接口与线缆量,让基频时钟的架构具有更多变化。其中,外设即外部设备,指连在计算机主机以外的硬件设备,对数据和信息起着传输、转送和存储的作用,是计算机系统中的重要组成部分。目标外设即为除主机之外常见的输入设备、显示设备、打印设备、外部存储器和网络设备中的任意一种设备。
另外,还需说明的是,在本发明实施例中仅列举出当存在一个独立时钟和一个由独立时钟提供目标基频信号的目标外设为例进行说明,在实际应用中,一个独立时钟可为多个或多种外设提供目标基频信号。另外,还可增加独立时钟的个数,且各个独立时钟均可与系统主时钟相连接且频率同步,频率同步过程,基频信号提供模式也可参照与此,在此不再一一赘述。
S102、接收目标外设对目标基频信号进行调制后产生的通信信号。
目标外设在独立时钟提供的目标基频信号的基础上,可进行信息的加载和信号处理。具体的,即目标外设对目标基频信号进行调制,具体的信号调整方法可参照常见的信号调整过程,在此不再一一赘述。另外,本发明实施例对于目标外设在调制时,所加载的信息内容本身也不做限定。在目标外设完成信号调整之后,便可接收信号调制后产生的通信信号。
优选地,由于PCIe(PCI-Express(peripheral component interconnectexpress,一种高速串行计算机扩展总线标准)具有高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。因此,在本发明实施例中,目标外设可具体为PCIe设备,该PCIe设备通过PCIe插槽(Slot)与CPU或SOC(System on Chip,系统级芯片,也有称片上系统,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容)相连接。即,可利用PCIe插槽接收PCIe设备对目标基频信号进行调制后产生的通信信号。可提高信号传输效率。
S103、利用系统主时钟输出的系统基频信号对通信信号进行处理。
由于独立时钟与系统主时钟之间频率同步,因此独立时钟向目标外设通过的目标基频信号与系统主时钟向系统提供的系统基频信号的频率一致,因此,在接收到通信信号后,可直接利用系统基频信号对通信信号进行处理。
应用本发明实施例所提供的方法,利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;接收目标外设对目标基频信号进行调制后产生的通信信号;利用系统主时钟输出的系统基频信号对通信信号进行处理。
可见,在该方法中,将系统主时钟和独立时钟互连,可实现系统主时钟和独立时钟的频率同步,进一步可向目标外设输出与系统主时钟输出的系统基频信号相同频率的目标基频信号。如此,便可直接利用系统基频信号对目标外设发送的通信信号进行处理即可。也就是说,仅需配置处理(如解析、信号质量处理)一种基频信号的处理方式即可,可降低系统芯片(如CPU、SOC)的处理负担,提高系统的处理效率。
除上述优点外,该独立时钟仍然具有可以提供更多的基频时钟频率选择,同时也不一定要通过系统主时钟来提供时钟讯号,节省了服务器系统上的接口与线缆量,让基频时钟的架构具有更多变化等优点。
需要说明的是,基于上述实施例,本发明实施例还提供了相应的改进方案。在优选/改进实施例中涉及与上述实施例中相同步骤或相应步骤之间可相互参考,相应的有益效果也可相互参照,在本文的优选/改进实施例中不再一一赘述。
优选地,由于目标基频时钟与系统主时钟的频率一致,且目标外设可对目标基频时钟进行调制,相应地,目标外设可为对基于系统主时钟进行调整后的信号进行解调,已获得通信信息。因此,在于目标外设的通信交互或单向通信的过程中,也可对系统基频信号进行调制,获得目标通信信号;将目标通信信号发送给目标外设。可见,无论是对目标外设的通信信号进行处理,还是向目标外设进行交互通信或单向通信,均可仅以同一个频率的系统基频信号进行处理,即仅需设置一种频率的信号处理方式即可,可缩减系统芯片的负担,加快系统的信号处理效率。
优选地,在本发明实施例中,还可利用独立时钟,向目标外设提供与系统基频信号不同的基频信号。即利用额外的独立时钟可以提供更多的基频时钟频率选择,同时节省系统接口与线缆需求,让基频时钟的架构具有更多变化。另外,系统主时钟也可直接外设提供系统基频信号。即,在本发明实施例中,并不对系统主时钟输出的系统基频信号的使用对象进行限定,即系统基频信号既可提供给信号处理设备的CPU或SOC,也可提供给独立时钟进行频率同步,还可直接提供给外设进行应用。
实施例二:
相应于上面的方法实施例,本发明实施例还提供了一种信号处理装置,下文描述的信号处理装置与上文描述的信号处理方法可相互对应参照。
参见图3所示,该装置包括以下模块:
目标基频信号供应模块101,用于利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;
通信信号接收模块102,用于接收目标外设对目标基频信号进行调制后产生的通信信号;
通信信号处理模块103,用于利用系统主时钟输出的系统基频信号对通信信号进行处理。
应用本发明实施例所提供的装置,利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;接收目标外设对目标基频信号进行调制后产生的通信信号;利用系统主时钟输出的系统基频信号对通信信号进行处理。
可见,在该装置中,将系统主时钟和独立时钟互连,可实现系统主时钟和独立时钟的频率同步,进一步可向目标外设输出与系统主时钟输出的系统基频信号相同频率的目标基频信号。如此,便可直接利用系统基频信号对目标外设发送的通信信号进行处理即可。也就是说,仅需配置处理(如解析、信号质量处理)一种基频信号的处理方式即可,可降低系统芯片(如CPU、SOC)的处理负担,提高系统的处理效率。
除上述优点外,该独立时钟仍然具有可以提供更多的基频时钟频率选择,同时也不一定要通过系统主时钟来提供时钟讯号,节省了服务器系统上的接口与线缆量,让基频时钟的架构具有更多变化等优点。
在本发明的一种具体实施方式中,在该装置中,频率同步的实现过程,包括:系统主时钟与独立时钟之间交换传输参考时钟信号,以使系统主时钟与独立时钟保持频率同步。
在本发明的一种具体实施方式中,在该装置中,频率同步的实现过程,具体为系统主时钟接收独立时钟发送的第一参考时钟信号,并利用第一参考时钟信号调整系统基频信号的频率;独立时钟接收系统主时钟发送的第二参考时钟信号,并利用第二参考时钟信号调整目标基频信号的频率。
在本发明的一种具体实施方式中,还包括:
目标通信信号调整发送模块,用于对系统基频信号进行调制,获得目标通信信号;将目标通信信号发送给目标外设。
在本发明的一种具体实施方式中,通信信号接收模块102,具体用于在目标外设为PCIe设备时,利用PCIe插槽接收PCIe设备对目标基频信号进行调制后产生的通信信号。
在本发明的一种具体实施方式中,还包括:
其他基频信号提供模块,用于利用独立时钟,向目标外设提供与系统基频信号不同的基频信号。其中,其他基频信号供应模块中的基频信号为与目标基频信号的频率不同的基频信号。
实施例三:
相应于上面的方法实施例,本发明实施例还提供了一种信号处理系统,下文描述的信号处理系统与上文描述的信号处理方法可相互对应参照。
请参考图4,该系统包括:
系统主时钟100、独立时钟200、目标外设500(可通过300插槽接入)和CPU400,其中,系统主时钟向CPU提供系统基频信号;系统主时钟与独立时钟互连并交换传输参考时钟信号(Ref clock),以保持频率同步;独立时钟向目标外设提供目标基频时钟信号;CPU与目标外设之间具备通信连接且通信信号的基频信号频率一致。
其中,图示箭头方向表示信号走向。由于存在上述连接结构,因此在实际应用中,便可将上述实施例所描述的信号处理方法应用于本系统,即本系统具备可降低CPU的处理负担,提高处理效率等优点。
在本发明实施例中,系统主时钟也可向目前常见的基频信号供应模式,直接向外设(通过图示600插槽接入的设备)提供系统基频信号,在此不再一一赘述。另外,该系统中的CPU也可替换为SOC,同样具备相应技术效果。
实施例四:
相应于上面的方法实施例,本发明实施例还提供了一种信号处理设备,下文描述的一种信号处理设备与上文描述的一种信号处理方法可相互对应参照。
参见图5所示,该信号处理设备包括:
存储器D1,用于存储计算机程序;
处理器D2,用于执行计算机程序时实现上述方法实施例的信号处理方法的步骤。
具体的,请参考图6,图6为本实施例提供的一种信号处理设备的具体结构示意图,该信号处理设备可因配置或性能不同而产生比较大的差异,可以包括一个或一个以上处理器(central processing units,CPU)322(例如,一个或一个以上处理器)和存储器332,一个或一个以上存储应用程序342或数据344的存储介质330(例如一个或一个以上海量存储设备)。其中,存储器332和存储介质330可以是短暂存储或持久存储。存储在存储介质330的程序可以包括一个或一个以上模块(图示没标出),每个模块可以包括对数据处理设备中的一系列指令操作。更进一步地,中央处理器322可以设置为与存储介质330通信,在信号处理设备301上执行存储介质330中的一系列指令操作。
信号处理设备301还可以包括一个或一个以上电源326,一个或一个以上有线或无线网络接口350,一个或一个以上输入输出接口358,和/或,一个或一个以上操作系统341。例如,Windows ServerTM,Mac OS XTM,UnixTM,LinuxTM,FreeBSDTM等。
上文所描述的信号处理方法中的步骤可以由信号处理设备的结构实现。
实施例五:
相应于上面的方法实施例,本发明实施例还提供了一种可读存储介质,下文描述的一种可读存储介质与上文描述的一种信号处理方法可相互对应参照。
一种可读存储介质,可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现上述方法实施例的信号处理方法的步骤。
该可读存储介质具体可以为U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可存储程序代码的可读存储介质。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
Claims (10)
1.一种信号处理方法,其特征在于,包括:
利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;
接收所述目标外设对所述目标基频信号进行调制后产生的通信信号;
利用所述系统主时钟输出的系统基频信号对所述通信信号进行处理。
2.根据权利要求1所述的信号处理方法,其特征在于,所述频率同步的实现过程,包括:
所述系统主时钟与所述独立时钟之间交换传输参考时钟信号,以使所述系统主时钟与所述独立时钟保持频率同步。
3.根据权利要求2所述的信号处理方法,其特征在于,所述系统主时钟与所述独立时钟之间交换传输参考时钟信号,以使所述系统主时钟与所述独立时钟保持频率同步,包括:
所述系统主时钟接收所述独立时钟发送的第一参考时钟信号,并利用所述第一参考时钟信号调整所述系统基频信号的频率;
所述独立时钟接收所述系统主时钟发送的所述第二参考时钟信号,并利用所述第二参考时钟信号调整所述目标基频信号的频率。
4.根据权利要求1所述的信号处理方法,其特征在于,还包括:
对所述系统基频信号进行调制,获得目标通信信号;
将所述目标通信信号发送给所述目标外设。
5.根据权利要求1至4任一项所述的信号处理方法,其特征在于,在所述目标外设为PCIe设备时,所述接收所述目标外设对所述目标基频信号进行调制后产生的通信信号,包括:
利用PCIe插槽接收所述PCIe设备对所述目标基频信号进行调制后产生的通信信号。
6.根据权利要求5所述的信号处理方法,其特征在于,还包括:
利用所述独立时钟,向所述目标外设提供与所述系统基频信号不同的基频信号。
7.一种信号处理装置,其特征在于,包括:
目标基频信号供应模块,用于利用与系统主时钟互连且频率同步的独立时钟,向目标外设提供目标基频信号;
通信信号接收模块,用于接收所述目标外设对所述目标基频信号进行调制后产生的通信信号;
通信信号处理模块,用于利用所述系统主时钟输出的系统基频信号对所述通信信号进行处理。
8.一种信号处理系统,其特征在于,包括:
系统主时钟、独立时钟、目标外设和CPU,其中,所述系统主时钟向所述CPU提供系统基频信号;所述系统主时钟与所述独立时钟互连并交换传输参考时钟信号,以保持频率同步;所述独立时钟向所述目标外设提供目标基频时钟信号;所述CPU与所述目标外设之间具备通信连接且通信信号的基频信号频率一致。
9.一种信号处理设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至6任一项所述信号处理方法的步骤。
10.一种可读存储介质,其特征在于,所述可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述信号处理方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910145505.XA CN109857192B (zh) | 2019-02-27 | 2019-02-27 | 一种信号处理方法、装置、系统、设备及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910145505.XA CN109857192B (zh) | 2019-02-27 | 2019-02-27 | 一种信号处理方法、装置、系统、设备及可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109857192A true CN109857192A (zh) | 2019-06-07 |
CN109857192B CN109857192B (zh) | 2021-08-31 |
Family
ID=66899177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910145505.XA Active CN109857192B (zh) | 2019-02-27 | 2019-02-27 | 一种信号处理方法、装置、系统、设备及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109857192B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111474983A (zh) * | 2020-03-31 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 系统基频时钟信号处理方法及相关组件 |
CN116209068A (zh) * | 2023-02-23 | 2023-06-02 | 深圳市长丰影像器材有限公司 | 无线麦克风的信号发射方法、系统、设备及存储介质 |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1161609A (zh) * | 1996-02-28 | 1997-10-08 | 摩托罗拉公司 | 扩频时钟调制 |
CN1248841A (zh) * | 1998-08-26 | 2000-03-29 | 富士通株式会社 | 用于同步网络系统的时钟管理方法和传输设备 |
CN1588933A (zh) * | 2004-09-10 | 2005-03-02 | 深圳市中实科技有限公司 | 一种数字解调接收装置 |
US20050273590A1 (en) * | 2004-06-04 | 2005-12-08 | Asustek Computer Inc. | Multiple over-clocking main board and control method thereof |
US20070183552A1 (en) * | 2006-02-03 | 2007-08-09 | Sanders Anthony F | Clock and data recovery circuit including first and second stages |
CN101431333A (zh) * | 2007-11-07 | 2009-05-13 | 立积电子股份有限公司 | 多频带电子装置与多频带信号处理方法 |
CN101473373A (zh) * | 2006-06-19 | 2009-07-01 | 皇家飞利浦电子股份有限公司 | 光学记录设备 |
CN101825917A (zh) * | 2009-03-05 | 2010-09-08 | 富士通株式会社 | 时钟提供方法及信息处理设备 |
CN102136832A (zh) * | 2011-02-15 | 2011-07-27 | 上海华为技术有限公司 | 时钟信号检测方法及系统 |
CN102754348A (zh) * | 2010-02-22 | 2012-10-24 | 赛普拉斯半导体公司 | 时钟合成系统、电路和方法 |
CN103210689A (zh) * | 2011-08-11 | 2013-07-17 | 华为技术有限公司 | 对pcie设备进行时间同步的方法、装置和系统 |
US20140122915A1 (en) * | 2012-10-30 | 2014-05-01 | National Instruments Corporation | Backplane Clock Synchronization |
CN103873224A (zh) * | 2014-03-11 | 2014-06-18 | 中国电子科技集团公司第二十八研究所 | 一种基于ip网络的高精度时间同步系统的构建方法 |
US20140281612A1 (en) * | 2013-03-16 | 2014-09-18 | Ankush Varma | Measurement of performance scalability in a microprocessor |
CN107256192A (zh) * | 2017-05-31 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种时钟故障的监控方法、装置及服务器 |
CN107295627A (zh) * | 2016-04-01 | 2017-10-24 | 中国移动通信有限公司研究院 | 时间同步方法、时间同步装置及无线通信协议栈系统 |
CN207650692U (zh) * | 2017-12-29 | 2018-07-24 | 烟台易尚电子科技有限公司 | 基于PCIe接口的数据处理、波形产生和信号采集设备 |
CN109245842A (zh) * | 2017-07-10 | 2019-01-18 | 中兴通讯股份有限公司 | 时钟时间同步的方法、设备及计算机可读存储介质 |
-
2019
- 2019-02-27 CN CN201910145505.XA patent/CN109857192B/zh active Active
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1161609A (zh) * | 1996-02-28 | 1997-10-08 | 摩托罗拉公司 | 扩频时钟调制 |
CN1248841A (zh) * | 1998-08-26 | 2000-03-29 | 富士通株式会社 | 用于同步网络系统的时钟管理方法和传输设备 |
US20050273590A1 (en) * | 2004-06-04 | 2005-12-08 | Asustek Computer Inc. | Multiple over-clocking main board and control method thereof |
CN1588933A (zh) * | 2004-09-10 | 2005-03-02 | 深圳市中实科技有限公司 | 一种数字解调接收装置 |
US20070183552A1 (en) * | 2006-02-03 | 2007-08-09 | Sanders Anthony F | Clock and data recovery circuit including first and second stages |
CN101473373A (zh) * | 2006-06-19 | 2009-07-01 | 皇家飞利浦电子股份有限公司 | 光学记录设备 |
CN101431333A (zh) * | 2007-11-07 | 2009-05-13 | 立积电子股份有限公司 | 多频带电子装置与多频带信号处理方法 |
CN101825917A (zh) * | 2009-03-05 | 2010-09-08 | 富士通株式会社 | 时钟提供方法及信息处理设备 |
CN102754348A (zh) * | 2010-02-22 | 2012-10-24 | 赛普拉斯半导体公司 | 时钟合成系统、电路和方法 |
CN102136832A (zh) * | 2011-02-15 | 2011-07-27 | 上海华为技术有限公司 | 时钟信号检测方法及系统 |
CN103210689A (zh) * | 2011-08-11 | 2013-07-17 | 华为技术有限公司 | 对pcie设备进行时间同步的方法、装置和系统 |
US20140122915A1 (en) * | 2012-10-30 | 2014-05-01 | National Instruments Corporation | Backplane Clock Synchronization |
US20140281612A1 (en) * | 2013-03-16 | 2014-09-18 | Ankush Varma | Measurement of performance scalability in a microprocessor |
CN103873224A (zh) * | 2014-03-11 | 2014-06-18 | 中国电子科技集团公司第二十八研究所 | 一种基于ip网络的高精度时间同步系统的构建方法 |
CN107295627A (zh) * | 2016-04-01 | 2017-10-24 | 中国移动通信有限公司研究院 | 时间同步方法、时间同步装置及无线通信协议栈系统 |
CN107256192A (zh) * | 2017-05-31 | 2017-10-17 | 郑州云海信息技术有限公司 | 一种时钟故障的监控方法、装置及服务器 |
CN109245842A (zh) * | 2017-07-10 | 2019-01-18 | 中兴通讯股份有限公司 | 时钟时间同步的方法、设备及计算机可读存储介质 |
CN207650692U (zh) * | 2017-12-29 | 2018-07-24 | 烟台易尚电子科技有限公司 | 基于PCIe接口的数据处理、波形产生和信号采集设备 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111474983A (zh) * | 2020-03-31 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 系统基频时钟信号处理方法及相关组件 |
CN116209068A (zh) * | 2023-02-23 | 2023-06-02 | 深圳市长丰影像器材有限公司 | 无线麦克风的信号发射方法、系统、设备及存储介质 |
CN116209068B (zh) * | 2023-02-23 | 2024-05-03 | 深圳市长丰影像器材有限公司 | 无线麦克风的信号发射方法、系统、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN109857192B (zh) | 2021-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112013001661B4 (de) | Apparat, verfahren und system zur bereitstellung eines konsolidierten seitenband kommunikationskanal zwischen geräten | |
DE112013002639B4 (de) | Optimierter Verbindungstrainings- und Managementmechanismus | |
RU2563626C1 (ru) | Способ и устройство для реализации ресурсного пула в основной полосе частот lte | |
CN110213058A (zh) | 一种实现数据上链的区块链一体机 | |
CN112540951A (zh) | 一种适用于电力系统控制保护装置的专用主控芯片 | |
CN102150393B (zh) | 用于网络中的功率管理的方法和装置 | |
EP3739912A1 (en) | Default quality of service (qos) control method and device | |
CN106951388A (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
CN111901164B (zh) | Ocp nic网卡的适配控制方法、装置、设备及系统 | |
CN108027792B (zh) | 用于芯片间和芯片内节点通信的统一系统和方法 | |
CN104205781A (zh) | 超高速芯片互连通信 | |
CN211628241U (zh) | 一种通过软件切换拓扑的pcie总线结构 | |
CN111277988B (zh) | 一种提高微信小程序蓝牙传输速度的方法 | |
CN109857192A (zh) | 一种信号处理方法、装置、系统、设备及可读存储介质 | |
CN101599004A (zh) | 基于fpga的sata控制器 | |
CN104798010A (zh) | 至少部分的串行存储协议兼容帧转换 | |
CN114490467B (zh) | 一种多核网络处理器的报文处理dma系统及方法 | |
CN209248436U (zh) | 一种扩展板卡及服务器 | |
CN112269749A (zh) | I2c通信系统 | |
CN109857190A (zh) | 一种时钟信号处理方法、装置、设备及可读存储介质 | |
CN104429121A (zh) | 基站云系统中开展业务的方法及平台 | |
EP2460278B1 (en) | Transaction terminator | |
CN110380872A (zh) | 一种服务器主板系统及一种服务器 | |
CN105612800B (zh) | 用于设备对设备通信方式的资源配置方法、装置和系统 | |
US20220240334A1 (en) | Wireless local area network communication method and apparatus, medium, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |