CN109817597A - 一种电池保护芯片封装结构 - Google Patents

一种电池保护芯片封装结构 Download PDF

Info

Publication number
CN109817597A
CN109817597A CN201711163786.9A CN201711163786A CN109817597A CN 109817597 A CN109817597 A CN 109817597A CN 201711163786 A CN201711163786 A CN 201711163786A CN 109817597 A CN109817597 A CN 109817597A
Authority
CN
China
Prior art keywords
chip
packing
metal block
chip packing
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711163786.9A
Other languages
English (en)
Inventor
吴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BYD Semiconductor Co Ltd
Original Assignee
BYD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BYD Co Ltd filed Critical BYD Co Ltd
Priority to CN201711163786.9A priority Critical patent/CN109817597A/zh
Publication of CN109817597A publication Critical patent/CN109817597A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Connection Of Batteries Or Terminals (AREA)

Abstract

本发明提供了一种电池保护芯片封装结构，包括：芯片封装体，所述芯片封装体包封了一个或多个小尺寸芯片；大尺寸芯片，所述大尺寸芯片设置在芯片封装体上，形成堆叠结构；金属块，所述金属块的一端嵌入所述芯片封装体中，与芯片封装体电连接，另一端突出芯片封装体的上表面，与所述大尺寸芯片的下表面电连接。本发明的技术方案中，封装结构中上层大尺寸芯片的电气端口，通过金属块向芯片下方引出，使整个封装结构的封装面积和上层芯片基本一致，实现封装面积最小化；金属块的截面积较现有技术中的引线大，使得导通电流通过的横截面积达到芯片限定的最大尺寸，实现封装内阻最低。本发明的技术方案同时兼顾了封装小型化和低封装内阻两个要求。

Description

一种电池保护芯片封装结构
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种电池保护芯片封装结构。
背景技术
长时工作和快速充电是手机和平板等便携式消费电子产品的发展趋势。长时工作要求更大的电池容量，对大容量电池进行快速充电将使得电池保护芯片承受大电流冲击，这就要求起到电流开关作用的MOSFET具有较低的内阻。另外，手机之类的便携产品变得更薄，显示屏幕更大以及电池体积增大等因素使得留给包括芯片在内的其它电子元件的空间和面积更小，这就要求芯片封装外形要向短小薄的小型化方向发展。
目前，市场上应用于锂电池保护的电池保护芯片封装，从封装结构上看有两种方案：
第一种方案，如图1所示，第一芯片140和第二芯片150的布局为平面布局，芯片之间以及芯片与外管脚120之间用键合引线130做电气互联，所有芯片在同一个封装体内。
第二种方案，如图2所示，第一芯片240和第二芯片250布局为堆叠结构，芯片之间以及芯片与外管脚220之间用键合引线230做电气互联，所有芯片在同一个封装体内。
第一种方案可以实现比第二种方案更小的封装内阻，但第一种方案的封装面积要比第二种大。显然，现有方案不能兼顾封装小型化和低封装内阻两个要求。
发明内容
本发明为解决上述现有技术问题，提供一种电池保护芯片封装结构。
本发明提供了一种电池保护芯片封装结构，包括：芯片封装体，所述芯片封装体包封了一个或多个小尺寸芯片；大尺寸芯片，所述大尺寸芯片设置在芯片封装体上，形成堆叠结构；金属块，所述金属块的一端嵌入所述芯片封装体中，与芯片封装体电连接，另一端突出芯片封装体的上表面，与所述大尺寸芯片的下表面电连接。
进一步的，所述芯片封装体，包括封装胶和封装胶内的一个或多个小尺寸芯片、基岛和引脚，所述小尺寸芯片安装在基岛上，小尺寸芯片与所述引脚电连接。
进一步的，所述金属块为成形的固体金属框架，预先埋入芯片封装体中，金属块的下端通过第一钎焊层与芯片封装体中的引脚电连接，金属块的上端通过第二钎焊层与大尺寸芯片的下表面电连接。
进一步的，所述芯片封装体中引脚的上方设有盲孔，金属块包括芯片封装体中引脚上的第一凸块、大尺寸芯片下表面与盲孔对应位置的第二凸块、连接第一凸块和第二凸块的连接焊料。
进一步的，所述第一凸块预先在引脚上成型然后埋入芯片封装体中，所述芯片封装体上的盲孔在第一凸块上方形成。
进一步的，所述第二凸块预先在大尺寸芯片下表面上成型，与盲孔位置相对。
进一步的，所述芯片封装体中的引脚，其上表面有两个凸台，第一凸台作为金属块的焊接区，第二凸台作为键合引线的焊接区，在第一凸台和第二凸台之间设有凹槽，为钎焊阻焊区。
进一步的，所述芯片封装体中的引脚，其厚度大于芯片封装体中的基岛。
进一步的，所述金属块的横截面积与芯片封装体中引脚的第一凸台的横截面积相当。
进一步的，所述金属块的一部分突出芯片封装体的上表面外，使得大尺寸芯片的下表面和芯片封装体的上表面之间存在一个间隙，所述间隙中有填充胶，所述填充胶同时将大尺寸芯片的四周包裹在内。
本发明的技术方案中，封装结构中上层大尺寸芯片的电气端口，通过金属块向芯片下方引出，使整个封装结构的封装面积和上层芯片基本一致，实现封装面积最小化；金属块的截面积较现有技术中的引线大，可使得导通电流通过的横截面积达到芯片限定的最大尺寸，实现封装内阻最低。本发明的技术方案同时兼顾了封装小型化和低封装内阻两个要求。
附图说明
图1是现有技术中的电池保护芯片封装结构的第一种方案。
图2是现有技术中的电池保护芯片封装结构的第二种方案。
图3是本发明实施例一提供的电池保护芯片封装结构的堆叠结构剖视图。
图4是本发明实施例二提供的电池保护芯片封装结构的堆叠结构剖视图。
附图标记：
110-基岛，120-管脚，130-键合引线，140-第一芯片，150-第二芯片；
210-基岛，220-管脚，230-键合引线，240-第一芯片，250-第二芯片；
310-基岛，320-引脚、第一凸台321、第二凸台322、钎焊阻焊区323，330-键合引线，340-小尺寸芯片，350-大尺寸芯片、大尺寸芯片的下表面351，360-芯片封装体、芯片封装体的上表面361、封装胶362，370-金属块、第一钎焊层371、第二钎焊层372，380-填充胶，390-芯片粘接胶；
410-基岛，420-引脚、第一凸台421、第二凸台422、钎焊阻焊区423，430-键合引线，440-小尺寸芯片，450-大尺寸芯片、大尺寸芯片的下表面451，460-芯片封装体、芯片封装体的上表面461、封装胶462、盲孔463，470-金属块、第一凸块471、第二凸块472、连接焊料473，480-填充胶，490-芯片粘接胶。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
如图3所示，本发明实施例一提供一种电池保护芯片封装结构，包括：芯片封装体360，所述芯片封装体包封了一个或多个小尺寸芯片340；大尺寸芯片350，大尺寸芯片设置在芯片封装体360上，形成堆叠结构；金属块370，所述金属块的一端嵌入所述芯片封装体360中，与芯片封装体连接，另一端突出芯片封装体的上表面361，与所述大尺寸芯片的下表面351电连接。所述芯片封装体360，包括封装胶362和封装胶内的一个或多个小尺寸芯片340、基岛310、引脚320和键合引线330，所述小尺寸芯片340安装在基岛310上，小尺寸芯片340与所述引脚320通过键合引线330电连接。所述芯片封装体360中的引脚320，其上表面有两个凸台，第一凸台321作为金属块的焊接区，设有第一钎焊层371，第二凸台322作为键合引线330的焊接区，在第一凸台321和第二凸台322之间设有凹槽，为钎焊阻焊区323。所述芯片封装体360中的引脚320，其厚度大于芯片封装体中的基岛310。所述金属块370的横截面积与芯片封装体中引脚的第一凸台321的横截面积相当，与芯片焊盘尺寸相当，使得导通电流通过的横截面积达到芯片限定的最大尺寸。所述大尺寸芯片350相对于芯片封装体中的小尺寸芯片340更大，其横截面积与整个芯片封装体360的横截面积相当。所述金属块370的一部分突出芯片封装体的上表面361外，使得大尺寸芯片的下表面351和芯片封装体的上表面361之间存在一个间隙，所述间隙中有填充胶380，所述填充胶380同时将大尺寸芯片350的四周包裹在内。
本发明实施例一提供的一种电池保护芯片封装结构，如图3所示，包括：基岛310、外引脚320、键合引线330、下层的小尺寸芯片340、上层大尺寸面积芯片350、下层芯片的芯片封装体360、金属块370、填充胶380、芯片粘接胶390。
本发明实施例一提供的一种电池保护芯片封装结构，如图3所示，其技术方案中的金属块370为成形的固体金属框架，预先埋入芯片封装体360中，金属块370的下端通过第一钎焊层371与芯片封装体中的引脚320电连接，金属块370的上端通过第二钎焊层372与大尺寸芯片的下表面351电连接。第一钎焊层371设置在所述芯片封装体中引脚的第一凸台321上；第二钎焊层372设置在所述大尺寸芯片的下表面351与盲孔对应位置。
如图4所示，本发明实施例二提供另一种电池保护芯片封装结构，与实施例一相比，差异主要在于作为上层大尺寸芯片与下层芯片封装体的引脚的互联结构的金属块的形成方式。实施例一中，互联结构的金属块370为成形的固体金属框架，预先埋入芯片封装体360中；实施例二中，则是在引脚上方的芯片封装体460上开盲孔463，在盲孔463中多次填充焊料实现。
在本发明实施例二中，在所述芯片封装体460引脚的上方设有盲孔463，金属块470为填充盲孔463的焊料，金属块包括芯片封装体中引脚上的第一凸块、大尺寸芯片下表面与盲孔对应位置的第二凸块、连接第一凸块和第二凸块的连接焊料。 所述第一凸块471预先在引脚420上成型然后埋入芯片封装体460中，所述芯片封装体460上的盲孔463在第一凸块471上方形成，第一凸块471仅有部分暴露在盲孔463中。所述第二凸块472预先在大尺寸芯片的下表面451上成型，与盲孔463位置相对，第二凸块472可通过印刷和回流焊的方式在大尺寸芯片的下表面451上预先成型。所述连接焊料473是在盲孔463内多次填充焊料实现连接。
与现有技术相比，本发明的区别点是：封装结构中堆叠结构的实现是一个芯片堆叠到另一个芯片的芯片封装体上，区别于现有技术中的“芯片-粘接层-芯片”的堆叠结构；上下两层芯片间的电气互联，以及上层芯片与封装体引脚的电气互联，都通过埋入下层封装中的金属块实现，区别于现有技术中的键合引线。
本发明的技术方案中，堆叠结构中的上层芯片的电气端口，通过金属块向芯片下方引出而没有向芯片外侧引出，整个堆叠结构的封装面积和上层芯片几乎一致，实现芯片级封装尺寸，使得封装面积最小化；所述金属块的横截面积与芯片封装体中引脚的第一凸台的横截面积相当，较现有技术中的键合引线大得多，使得导通电流通过的横截面积达到芯片限定的最大尺寸，可以和芯片焊盘尺寸相当，实现封装内阻最低。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种电池保护芯片封装结构，其特征在于，包括：
芯片封装体，所述芯片封装体包封了一个或多个小尺寸芯片；
大尺寸芯片，所述大尺寸芯片设置在芯片封装体上，形成堆叠结构；
金属块，所述金属块的一端嵌入所述芯片封装体中，与芯片封装体连接，另一端突出芯片封装体的上表面，与所述大尺寸芯片的下表面电连接。
2.如权利要求1所述的电池保护芯片封装结构，其特征在于，所述芯片封装体，包括封装胶和封装胶内的一个或多个小尺寸芯片、基岛和引脚，所述小尺寸芯片安装在基岛上，小尺寸芯片与所述引脚电连接。
3.如权利要求2所述的电池保护芯片封装结构，其特征在于，所述金属块为成形的固体金属框架，预先埋入芯片封装体中，金属块的下端通过第一钎焊层与芯片封装体中的引脚电连接，金属块的上端通过第二钎焊层与大尺寸芯片的下表面电连接。
4.如权利要求2所述的电池保护芯片封装结构，其特征在于，所述芯片封装体中引脚的上方设有盲孔，金属块包括芯片封装体中引脚上的第一凸块、大尺寸芯片下表面与盲孔对应位置的第二凸块、连接第一凸块和第二凸块的连接焊料。
5.如权利要求4所述的电池保护芯片封装结构，其特征在于，所述第一凸块预先在引脚上成型然后埋入芯片封装体中，所述芯片封装体上的盲孔在第一凸块上方形成。
6.如权利要求4所述的电池保护芯片封装结构，其特征在于，所述第二凸块预先在大尺寸芯片下表面上成型，与盲孔位置相对。
7.如权利要求2所述的电池保护芯片封装结构，其特征在于，所述芯片封装体中的引脚，其上表面有两个凸台，第一凸台作为金属块的焊接区，第二凸台作为键合引线的焊接区，在第一凸台和第二凸台之间设有凹槽，为钎焊阻焊区。
8.如权利要求7所述的电池保护芯片封装结构，其特征在于，所述芯片封装体中的引脚，其厚度大于芯片封装体中的基岛。
9.如权利要求7所述的电池保护芯片封装结构，其特征在于，所述金属块的横截面积与芯片封装体中引脚的第一凸台的横截面积相当。
10.如权利要求1所述的电池保护芯片封装结构，其特征在于，所述金属块的一部分突出芯片封装体的上表面外，使得大尺寸芯片的下表面和芯片封装体的上表面之间存在一个间隙，所述间隙中有填充胶，所述填充胶同时将大尺寸芯片的四周包裹在内。
CN201711163786.9A 2017-11-21 2017-11-21 一种电池保护芯片封装结构 Pending CN109817597A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711163786.9A CN109817597A (zh) 2017-11-21 2017-11-21 一种电池保护芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711163786.9A CN109817597A (zh) 2017-11-21 2017-11-21 一种电池保护芯片封装结构

Publications (1)

Publication Number Publication Date
CN109817597A true CN109817597A (zh) 2019-05-28

Family

ID=66599206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711163786.9A Pending CN109817597A (zh) 2017-11-21 2017-11-21 一种电池保护芯片封装结构

Country Status (1)

Country Link
CN (1) CN109817597A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429075A (zh) * 2019-07-19 2019-11-08 广东气派科技有限公司 高密度多侧面引脚外露的封装结构及其生产方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276798A (zh) * 2007-03-26 2008-10-01 国家半导体公司 隔离焊料垫
CN101764127A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的半导体封装体及其堆迭构造
CN102136434A (zh) * 2010-01-27 2011-07-27 马维尔国际贸易有限公司 在引线键合的芯片上叠置倒装芯片的方法
CN203733791U (zh) * 2013-12-20 2014-07-23 南通富士通微电子股份有限公司 半导体叠层封装结构
CN205039149U (zh) * 2014-09-30 2016-02-17 瑞萨电子株式会社 半导体器件
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法
US20170317041A1 (en) * 2016-04-29 2017-11-02 Powertech Technology Inc. Stackable semiconductor package and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276798A (zh) * 2007-03-26 2008-10-01 国家半导体公司 隔离焊料垫
CN101764127A (zh) * 2008-12-23 2010-06-30 日月光封装测试(上海)有限公司 无外引脚的半导体封装体及其堆迭构造
CN102136434A (zh) * 2010-01-27 2011-07-27 马维尔国际贸易有限公司 在引线键合的芯片上叠置倒装芯片的方法
CN203733791U (zh) * 2013-12-20 2014-07-23 南通富士通微电子股份有限公司 半导体叠层封装结构
CN205039149U (zh) * 2014-09-30 2016-02-17 瑞萨电子株式会社 半导体器件
US20170317041A1 (en) * 2016-04-29 2017-11-02 Powertech Technology Inc. Stackable semiconductor package and manufacturing method thereof
CN106601627A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 先封后蚀电镀铜柱导通三维封装结构的工艺方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110429075A (zh) * 2019-07-19 2019-11-08 广东气派科技有限公司 高密度多侧面引脚外露的封装结构及其生产方法
CN110429075B (zh) * 2019-07-19 2020-07-14 广东气派科技有限公司 高密度多侧面引脚外露的封装结构及其生产方法
WO2021012641A1 (zh) * 2019-07-19 2021-01-28 广东气派科技有限公司 高密度多侧面引脚外露的封装结构及其生产方法
US11088053B2 (en) 2019-07-19 2021-08-10 Guangdong Chippacking Technology Co., Ltd. Encapsulation structure with high density, multiple sided and exposed leads and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6236561B1 (en) Chip type solid electrolytic capacitor and its manufacturing method
CN206282838U (zh) 无源器件与有源器件的集成封装结构
US7800206B2 (en) Semiconductor device
JP2008277362A (ja) 半導体装置およびその製造方法
TW200908275A (en) Semiconductor packages and method for fabricating semiconductor packages with discrete components
CN105977213B (zh) 陶瓷封装、电子器件装置及其制造方法
CN110329983A (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
KR100379600B1 (ko) 듀얼 칩 패키지의 제조 방법
CN107546180A (zh) 半导体装置
CN108447841A (zh) 电路组件及其制造方法
CN109817597A (zh) 一种电池保护芯片封装结构
US7968983B2 (en) Semiconductor device
CN112216666B (zh) 元器件电性连接方法及芯片封装
JP5205173B2 (ja) 半導体装置及びその製造方法
US7535087B2 (en) Semiconductor device with lead frames
CN103400826B (zh) 半导体封装及其制造方法
CN105826276A (zh) 模块及其制造方法
CN104766834A (zh) 一种ltcc基板堆叠的微波电路三维封装结构
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
CN206422059U (zh) 封装结构
CN103617965B (zh) 一种外型具有引线的扁平集成电路封装结构
KR20080067891A (ko) 멀티 칩 패키지
JP2007294884A (ja) 半導体装置
CN109850839A (zh) 微机电传感器封装结构及制造方法
CN104766833A (zh) 一种ltcc基板正反面布置电路的微波电路三维封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191224

Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Applicant after: Shenzhen BYD Microelectronics Co., Ltd.

Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009

Applicant before: Biyadi Co., Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Applicant after: BYD Semiconductor Co.,Ltd.

Address before: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong

Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant after: BYD Semiconductor Co.,Ltd.

Address before: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province

Applicant before: BYD Semiconductor Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190528