CN109802376A - 一种过欠压浪涌抑制电路 - Google Patents

Abstract

本公开涉及一种欠过压浪涌抑制电路，包括过压浪涌抑制电路和升压电路，通过过压浪涌抑制电路能够在输入电压大于第一预设电压时，将输出电压抑制在预设范围内，从而实现过压浪涌抑制的目的。此外，在升压电路中，电压反馈环路能够将升压电路的当前输出电压反馈给控制器，控制器通过升压电路的当前输出电压和第二预设电压的差值生成控制信号，通过该控制信号控制可控开关的导通时长，使当前输出电压为第二预设电压，从而实现了对欠压浪涌抑制的目的，进而保证了输出电压的稳定性。

Description

一种过欠压浪涌抑制电路

技术领域

本公开涉及浪涌抑制技术领域，具体地，涉及一种过欠压浪涌抑制电路。

背景技术

现有技术中，浪涌抑制电路需要对过压浪涌(如50V/50ms、80V/50ms)和欠压浪涌(8V/50ms、6V/50ms)进行抑制，使输出电压始终维持在设备允许的供电范围内，以保证供电系统的稳定性。但是现有技术中的浪涌抑制电路很容易实现对过压浪涌进行抑制，却很难实现对欠压浪涌进行抑制。

发明内容

为解决上述问题，本公开的目的是提供一种过欠压浪涌抑制电路。

为了实现上述目的，本公开提供一种过欠压浪涌抑制电路，包括：过压浪涌抑制电路、与所述过压浪涌抑制电路的输出端连接的升压电路，所述过压浪涌抑制电路用于在输入电压大于第一预设电压时，将输出电压抑制在预设范围内；

所述升压电路包括控制器、可控开关、电压反馈环路、储能电感L1、第一二极管D1和储能电容C1，所述储能电感L1与所述第一二极管D1的阳极连接，所述第一二极管D1的阴极与所述升压电路的输出正端连接，所述可控开关并联在所述第一二极管D1的阳极和所述升压电路的输出负端之间，所述储能电容C1并联在所述升压电路的输出端；

所述电压反馈环路与所述控制器和所述升压电路的输出端连接，所述电压反馈环路用于获取所述升压电路的当前输出电压，所述控制器用于在确定所述当前输出电压小于第二预设电压时，根据所述第二预设电压和所述当前输出电压的差值生成控制信号，通过所述控制信号控制所述升压电路的导通时长，使所述升压电路的输出电压为所述第二预设电压。

可选地，所述过压浪涌抑制电路包括PMOS管Q1、稳压管D2、NPN三极管Q2和PNP三极管Q3；其中，所述PMOS管Q1的源极连接所述过压浪涌抑制电路的输入正端，所述PMOS管Q1的漏极连接所述过压浪涌抑制电路的输出正端，所述PMOS管Q1的栅极通过串联第一电阻R1和第二电阻R2连接所述过压浪涌抑制电路的输出负端，所述PMOS管Q1的源极和所述第一电阻R1之间并联连接第三电阻R3；

所述稳压管D2的负极连接所述过压浪涌抑制电路的输出正端，所述稳压管D2的正极连接所述NPN三极管Q2的基极，所述NPN三极管Q2的发射极连接所述过压浪涌抑制电路的输入负端，所述PNP三极管Q3的发射极连接所述过压浪涌抑制电路的输入正端，所述PNP三极管Q3的集电极连接所述第二电阻R2，所述NPN三极管Q2的集电极通过串联第四电阻R4与所述PNP三极管Q3的基极连接，所述PNP三极管Q3的基极通过串联第五电阻R5连接所述过压浪涌抑制电路的输入正端，所述第五电阻R5并联连接第一电容C2。

可选地，所述可控开关包括第一NMOS管Q4，所述控制器与所述第一NMOS管Q4的栅极连接，所述第一NMOS管Q4的漏极与所述第一二极管D1的正极连接，所述第一NMOS管Q4的源极与所述升压电路的输出负端连接。

可选地，所述升压电路还包括与所述控制器连接的驱动电路，所述可控开关包括第二NMOS管Q5，所述驱动电路通过串联第六电阻R6与所述第一NMOS管Q4的栅极连接，所述驱动电路通过串联第七电阻R7与所述第二NMOS管Q5的栅极连接，所述第一NMOS管Q4的栅极和所述第二NMOS管Q5的栅极连接，所述第一NMOS管Q4的源极和所述第二NMOS管Q5的源极连接，所述第一NMOS管Q4的漏极与所述第二NMOS管Q5的漏极连接，所述第一二极管D1并联连接第二二极管D3，所述第一二极管D1的负极和所述第二二极管D3的负极连接，所述第一二极管D1的正极分别与所述第二二极管D3的正极、所述第一NMOS管Q4的漏极以及所述第二NMOS管Q5的漏极连接。

可选地，所述控制器包括LM5022芯片，所述电压反馈环路包括第八电阻R8和第九电阻R9，所述第八电阻R8和所述第九电阻R9串联连接，所述第八电阻R8与所述升压电路的输出正端连接，所述第九电阻R9与所述升压电路的输出负端连接，所述第八电阻R8和所述第九电阻R9的连接处与所述控制器的反馈输入端FB连接。

可选地，所述升压电路还包括稳压电路，所述稳压电路分别与所述控制器的电源输入端和所述驱动电路的电源输入端连接。

可选地，所述储能电感L1和所述第一二极管D1并联连接第三二极管D4，所述第三二极管D4的阳极与所述储能电感L1连接的所述升压电路的输入正端的一端连接，所述第三二极管D4的阴极与所述第一二极管D1的阴极连接。

通过上述技术方案，包括：过压浪涌抑制电路、与该过压浪涌抑制电路的输出端连接的升压电路，该过压浪涌抑制电路用于在输入电压大于第一预设电压时，将输出电压抑制在预设范围内；该升压电路包括控制器、可控开关、电压反馈环路、储能电感L1、第一二极管D1和储能电容C1，该储能电感L1与该第一二极管D1的阳极连接，该第一二极管D1的阴极与该升压电路的输出正端连接，该可控开关并联在该第一二极管D1的阳极和该升压电路的输出负端之间，该储能电容C1并联在该升压电路的输出端；该电压反馈环路与该控制器和该升压电路的输出端连接，该电压反馈环路用于获取该升压电路的当前输出电压，该控制器用于在确定该当前输出电压小于第二预设电压时，根据该第二预设电压和该当前输出电压的差值生成控制信号，通过该控制信号控制该升压电路的导通时长，使该升压电路的输出电压为该第二预设电压。

通过过压浪涌抑制电路能够在输入电压大于第一预设电压时，将输出电压抑制在预设范围内，从而实现过压浪涌抑制的目的。此外，在升压电路中，电压反馈环路能够将升压电路的当前输出电压反馈给控制器，控制器通过升压电路的当前输出电压和第二预设电压的差值生成控制信号，通过该控制信号控制可控开关的导通时长，使当前输出电压为第二预设电压，从而实现了对欠压浪涌抑制的目的，进而保证了输出电压的稳定性。

本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：

图1是根据一示例性实施例示出的一种过欠压浪涌抑制电路的框图；

图2是根据一示例性实施例示出的本公开所述的过压浪涌抑制电路的电路图；

图3是根据一示例性实施例示出的本公开所述的升压电路的框图；

图4是根据一示例性实施例示出的一种过欠压浪涌抑制电路的电路图；

图5是根据一示例性实施例示出的本公开所述的过欠压浪涌抑制电路和现有技术中尖峰抑制电路组合的框图。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。

下面通过具体的实施例对本公开的内容进行详细说明。

图1是根据一示例性实施例示出的一种过欠压浪涌抑制电路的框图，如图1所示，该抑制电路包括：过压浪涌抑制电路、与该过压浪涌抑制电路的输出端连接的升压电路，该过压浪涌抑制电路用于在输入电压大于第一预设电压时，将输出电压抑制在预设范围内；该升压电路包括控制器、可控开关、电压反馈环路、储能电感L1、第一二极管D1和储能电容C1，该储能电感L1与该第一二极管D1的阳极连接，该第一二极管D1的阴极与该升压电路的输出正端连接，该可控开关并联在该第一二极管D1的阳极和该升压电路的输出负端之间，该储能电容C1并联在该升压电路的输出端；该电压反馈环路与该控制器和该升压电路的输出端连接，该电压反馈环路用于获取该升压电路的当前输出电压，该控制器用于在确定该当前输出电压小于第二预设电压时，根据该第二预设电压和该当前输出电压的差值生成控制信号，通过该控制信号控制该升压电路的导通时长，使该升压电路的输出电压为该第二预设电压。

其中，第一预设电压大于第二预设电压，过压浪涌抑制电路在输入电压大于第一预设电压时，将输出电压抑制在预设范围内，可以实现对过压浪涌进行抑制，过压浪涌可以包括50V/50ms和80V/50ms的浪涌。

在升压电路中，控制器生成的控制信号可包括PWM(Pulse Width Modulation，脉冲宽度调制)信号，该PWM信号可以控制可控开关的导通时长，以将当前输出电压稳定为第二预设电压，如28V、24V等常用的标称电压。其中，在PWM信号控制可控开关导通时，储能电感L1和储能电容C1进行充电，升压电路的当前输出电压升高，通过控制PWM信号控制可控开关的导通时长可以控制储能电感L1和储能电容C1的充电时长，使当前输出电压稳定在某一电压上；在PWM信号控制可控开关断开时，储能电感L1和储能电容C1放电，稳定当前输出电压在某一电压上。

综上所述，控制器根据当前输出电压和第二预设电压的差值，生成的PWM信号，控制可控开关的导通时长，便可以将升压电路的当前输出电压稳定为第二预设电压，从而实现对欠压浪涌抑制的目的，该欠压浪涌可以包括18V/50ms、8V/50ms或者6V/50ms的浪涌。

根据第一二极管D1的单向导通性，第一二极管D1可以防止在可控开关导通时，储能电容C1和地(GND)形成回路，对地放电。

综上所述，本公开所述的欠过压浪涌抑制电路不仅能够对过压浪涌抑制，还能够对欠压浪涌进行抑制，从而保证输出电压的稳定性。

如图2所示，该过压浪涌抑制电路包括PMOS管(positive channel Metal OxideSemiconductor，P沟道金属-氧化物半导体场效应管)Q1、稳压管D2、NPN三极管Q2和PNP三极管Q3；其中，该PMOS管Q1的源极连接该过压浪涌抑制电路的输入正端，该PMOS管Q1的漏极连接该过压浪涌抑制电路的输出正端，该PMOS管Q1的栅极通过串联第一电阻R1和第二电阻R2连接该过压浪涌抑制电路的输出负端，该PMOS管Q1的源极和该第一电阻R1之间并联连接第三电阻R3；该稳压管D2的负极连接该过压浪涌抑制电路的输出正端，该稳压管D2的正极连接该NPN三极管Q2的基极，该NPN三极管Q2的发射极连接该过压浪涌抑制电路的输入负端，该PNP三极管Q3的发射极连接该过压浪涌抑制电路的输入正端，该PNP三极管Q3的集电极连接该第二电阻R2，该NPN三极管Q2的集电极通过串联第四电阻R4与该PNP三极管Q3的基极连接，该PNP三极管Q3的基极通过串联第五电阻R5连接该过压浪涌抑制电路的输入正端，该第五电阻R5并联连接第一电容C2。

在图2中，PMOS管Q1的栅极表示为G，源极表示为S，漏极表示为D，下文中的第一NMOS管Q4和第二NMOS管Q5的栅极、源极和漏极的表示方式与PMOS管Q1的表示一致。

例如，该第一预设电压可设置为40V，相应地，稳压管D2的稳压值为40V，稳压管D2和升压电路的输出端之间可串联限流电阻R22，用于避免稳压管D2的电流过大而被损坏，以保护稳压管D2安全工作。

参照图2，若过压浪涌抑制电路的输入电压小于40V时，稳压管D2截止，NPN三极管Q2截止，进而PNP三极管Q3截止，PMOS管Q1导通，过压浪涌抑制电路的输出电压约等于输入电压。在过压浪涌抑制电路的输入电压大于40V时，稳压管D2被击穿，NPN三极管Q2导通，进而PNP三极管Q3导通，通过调整第四电阻R4和第五电阻R5的阻值，可以调整PMOS管Q1导通度，使过压浪涌抑制电路的输出电压稳定为40V。

第三电阻R3可选取较小的阻值，如0.03Ω的电阻，这样，可以降低PMOS管Q1的管压降，减小功率损耗，进而减小过压浪涌抑制电路的输入电压和输出电压之间的压降。

在一种可能的实现方式中，如图3所示，该可控开关包括第一NMOS管(N-Metal-Oxide-Semiconductor，即N沟道金属-氧化物半导体场效应管)Q4，该控制器与该第一NMOS管Q4的栅极连接，该第一NMOS管Q4的漏极与该第一二极管D1的正极连接，该第一NMOS管Q4的源极与该升压电路的输出负端连接。

在另一种可能的实现方式中，如图4所示，该升压电路还包括与该控制器连接的驱动电路，该可控开关包括第二NMOS管Q5，该驱动电路通过串联第六电阻R6与该第一NMOS管Q4的栅极连接，该驱动电路通过串联第七电阻R7与该第二NMOS管Q5的栅极连接，该第一NMOS管Q4的栅极和该第二NMOS管Q5的栅极连接，该第一NMOS管Q4的源极和该第二NMOS管Q5的源极连接，该第一NMOS管Q4的漏极与该第二NMOS管Q5的漏极连接，该第一二极管D1并联连接第二二极管D3，该第一二极管D1的负极和该第二二极管D3的负极连接，该第一二极管D1的正极分别与该第二二极管D3的正极、该第一NMOS管Q4的漏极以及该第二NMOS管Q5的漏极连接。

在本实施例中，驱动电路用于提高第一NMOS管Q4和该第二NMOS管Q5导通或关断的驱动能力。可控开关设为两个并联连接的第一NMOS管Q4和第二NMOS管Q5，可以在控制器控制第一NMOS管Q4和第二NMOS管Q5同时导通时，使得储能电感L1通过第一二极管D1和第二二极管D3所在的两个充电回路进行同时充电，这样能够提高储能电感L1的充电功率，使升压电路快速地将当前输出电压稳定在第二预设电压。

其中，通过第六电阻R6可以对第一NMOS管Q4栅极的导通电流进行限制，通过第七电阻R7可以对第二NMOS管Q5栅极的导通电流进行限制，以避免导通电流过大损坏第一NMOS管Q4和第二NMOS管Q5。

如图4所示，该控制器可包括LM5022芯片，该电压反馈环路包括第八电阻R8和第九电阻R9，该第八电阻R8和该第九电阻R9串联连接，该第八电阻R8与该升压电路的输出正端连接，该第九电阻R9与该升压电路的输出负端连接，该第八电阻R8和该第九电阻R9的连接处与该控制器的反馈输入端FB连接。

反馈输入端FB用于获取第九电阻R9的端电压，并将该端电压和反馈输入端FB的基准电压进行比较，根据第九电阻R9的端电压和反馈输入端FB的基准电压的差值，确定升压电路的当前输出电压和第二预设电压的差值，以生成控制信号，对升压电路的当前输出电压进行调节。

继续参照图4，升压电路还可以通过LM5022芯片的CS端实现过流保护，通过RT端设置可控开关的导通或关断的频率，通过UVLO端进行输入欠压保护，通过SS端设置软启动等多种功能，具体实施时可根据实际运用进行设置，本公开对此不作详述。

可选地，如图4所示，该升压电路还包括稳压电路，该稳压电路分别与该控制器的电源输入端VCC和该驱动电路的电源输入端连接，用于稳定控制器和驱动电路的电源输入电压。

如图4所示，该储能电感L1和该第一二极管D1并联连接第三二极管D4，该第三二极管D4的阳极与该储能电感L1连接的该升压电路的输入正端的一端连接，该第三二极管D4的阴极与该第一二极管D1的阴极连接。

若在升压电路的当前输出电压大于或等于第二预设电压时，如当前输出电压大于或等于28V，且小于或等于40V时，升压电路可以不进行反馈调节，因此，为避免在这种情况下储能电感L1仍然工作在充放电状态，使储能电感L1因长时间充放电而损坏，本实施例在升压电路中增加了第三二极管D4，可以在升压电路的当前输出电压大于或等于第二预设电压时，使电流从第三二极管D4所在的支路通过，从而实现对储能电感L1进行保护，以免频繁地充电放电而损坏。

本公开所述的欠过压浪涌抑制电路可配合现有技术中的尖峰电路，该尖峰电路能够对±600V/10us的尖峰脉冲进行抑制，如图5所示，通过该该组合电路能够实现对±600V/10us的尖峰脉冲、50V/50ms或80V/50ms的浪涌、18V/50ms或8V/50ms或6V/50ms的浪涌进行抑制。

以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。

此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。

Claims (7)

1.一种过欠压浪涌抑制电路，其特征在于，包括：过压浪涌抑制电路、与所述过压浪涌抑制电路的输出端连接的升压电路，所述过压浪涌抑制电路用于在输入电压大于第一预设电压时，将输出电压抑制在预设范围内；

所述升压电路包括控制器、可控开关、电压反馈环路、储能电感L1、第一二极管D1和储能电容C1，所述储能电感L1与所述第一二极管D1的阳极连接，所述第一二极管D1的阴极与所述升压电路的输出正端连接，所述可控开关并联在所述第一二极管D1的阳极和所述升压电路的输出负端之间，所述储能电容C1并联在所述升压电路的输出端；

所述电压反馈环路与所述控制器和所述升压电路的输出端连接，所述电压反馈环路用于获取所述升压电路的当前输出电压，所述控制器用于在确定所述当前输出电压小于第二预设电压时，根据所述第二预设电压和所述当前输出电压的差值生成控制信号，通过所述控制信号控制所述升压电路的导通时长，使所述升压电路的输出电压为所述第二预设电压。

2.根据权利要求1所述的欠过压浪涌抑制电路，其特征在于，所述过压浪涌抑制电路包括PMOS管Q1、稳压管D2、NPN三极管Q2和PNP三极管Q3；其中，所述PMOS管Q1的源极连接所述过压浪涌抑制电路的输入正端，所述PMOS管Q1的漏极连接所述过压浪涌抑制电路的输出正端，所述PMOS管Q1的栅极通过串联第一电阻R1和第二电阻R2连接所述过压浪涌抑制电路的输出负端，所述PMOS管Q1的源极和所述第一电阻R1之间并联连接第三电阻R3；

所述稳压管D2的负极连接所述过压浪涌抑制电路的输出正端，所述稳压管D2的正极连接所述NPN三极管Q2的基极，所述NPN三极管Q2的发射极连接所述过压浪涌抑制电路的输入负端，所述PNP三极管Q3的发射极连接所述过压浪涌抑制电路的输入正端，所述PNP三极管Q3的集电极连接所述第二电阻R2，所述NPN三极管Q2的集电极通过串联第四电阻R4与所述PNP三极管Q3的基极连接，所述PNP三极管Q3的基极通过串联第五电阻R5连接所述过压浪涌抑制电路的输入正端，所述第五电阻R5并联连接第一电容C2。

3.根据权利要求2所述的欠过压浪涌抑制电路，其特征在于，所述可控开关包括第一NMOS管Q4，所述控制器与所述第一NMOS管Q4的栅极连接，所述第一NMOS管Q4的漏极与所述第一二极管D1的正极连接，所述第一NMOS管Q4的源极与所述升压电路的输出负端连接。

4.根据权利要求3所述的欠过压浪涌抑制电路，其特征在于，所述升压电路还包括与所述控制器连接的驱动电路，所述可控开关包括第二NMOS管Q5，所述驱动电路通过串联第六电阻R6与所述第一NMOS管Q4的栅极连接，所述驱动电路通过串联第七电阻R7与所述第二NMOS管Q5的栅极连接，所述第一NMOS管Q4的栅极和所述第二NMOS管Q5的栅极连接，所述第一NMOS管Q4的源极和所述第二NMOS管Q5的源极连接，所述第一NMOS管Q4的漏极与所述第二NMOS管Q5的漏极连接，所述第一二极管D1并联连接第二二极管D3，所述第一二极管D1的负极和所述第二二极管D3的负极连接，所述第一二极管D1的正极分别与所述第二二极管D3的正极、所述第一NMOS管Q4的漏极以及所述第二NMOS管Q5的漏极连接。

5.根据权利要求4所述的欠过压浪涌抑制电路，其特征在于，所述控制器包括LM5022芯片，所述电压反馈环路包括第八电阻R8和第九电阻R9，所述第八电阻R8和所述第九电阻R9串联连接，所述第八电阻R8与所述升压电路的输出正端连接，所述第九电阻R9与所述升压电路的输出负端连接，所述第八电阻R8和所述第九电阻R9的连接处与所述控制器的反馈输入端FB连接。

6.根据权利要求5所述的欠过压浪涌抑制电路，其特征在于，所述升压电路还包括稳压电路，所述稳压电路分别与所述控制器的电源输入端和所述驱动电路的电源输入端连接。

7.根据权利要求6所述的欠过压浪涌抑制电路，其特征在于，所述储能电感L1和所述第一二极管D1并联连接第三二极管D4，所述第三二极管D4的阳极与所述储能电感L1连接的所述升压电路的输入正端的一端连接，所述第三二极管D4的阴极与所述第一二极管D1的阴极连接。