CN109801671A - 兼容eMMC协议和SD协议的存储器测试装置及方法 - Google Patents
兼容eMMC协议和SD协议的存储器测试装置及方法 Download PDFInfo
- Publication number
- CN109801671A CN109801671A CN201811555726.6A CN201811555726A CN109801671A CN 109801671 A CN109801671 A CN 109801671A CN 201811555726 A CN201811555726 A CN 201811555726A CN 109801671 A CN109801671 A CN 109801671A
- Authority
- CN
- China
- Prior art keywords
- emmc
- test
- protocol
- memory
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 165
- 238000000034 method Methods 0.000 title claims description 27
- 230000015654 memory Effects 0.000 claims abstract description 112
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000010998 test method Methods 0.000 claims description 13
- 239000008186 active pharmaceutical agent Substances 0.000 claims 9
- 238000010586 diagram Methods 0.000 description 15
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000017702 response to host Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提出了一种兼容eMMC协议和SD协议的存储器测试装置，包括测试主机及测试从机，所述测试主机与测试从机通过通用连接器相连接，所述测试主机包括，主控制器、eMMC和SD协议通用连接器及供电电路；所述测试从机包括eMMC测试子板及SD测试子板；其中，所述eMMC和SD协议通用连接器能够同时兼容eMMC和SD协议并提供将使用上述两种协议的存储器连接到所述主控制器及测试从机的连接接口；所述主控制器与eMMC和SD协议通用连接器及供电电路连接；所述eMMC测试子板及SD测试子板与所述eMMC和SD协议通用连接器连接。
Description
技术领域
本发明涉及存储器测试领域，特别涉及一种兼容eMMC协议和SD协议的存储器测试装置及方法。
背景技术
eMMC存储器与SD存储器(SDC)都是常见的NAND Flash存储设备，eMMC存储器通常为BGA封装形态，嵌入式应用场景下都焊接在PCB板上，不能随意拔插拆卸；SDC通常为卡片形态，移动存储，可随意拔插。
eMMC与SDC的协议有很多相似之处，物理层的通讯协议基本相同。特别是eMMC5.0之前，eMMC与主流SDC(SD 3.0)差异点主要体现在总线线宽及供电方式的略有不同。两者的访问都是基于主-从结构，大多数主机都可同时兼容访问eMMC和SDC。因此，早期eMMC与SDC可在一套测试硬件下进行测试。
eMMC协议发展到5.0，5.1版本后，增加了HS400模式，可支持400MB/s的接口传输速度，满足手机、平板等移动设备对嵌入式存储性能的要求。HS400模式增加了Data Strobe(DS)信号，导致eMMC 5.0/5.1与主流SDC(SD 3.0)的测试硬件不能做到全功能兼容。
发明内容
本发明针对现有技术存在的eMMC 5.0/5.1与主流SDC(SD 3.0)的测试硬件不能做到全功能兼容的问题，提出了一种兼容eMMC协议和SD协议的存储器测试装置及方法。
首先，本发明提出一种兼容eMMC协议和SD协议的存储器测试装置，包括测试主机及测试从机，所述测试主机与测试从机相连接，所述测试主机包括，主控制器、eMMC和SD协议通用连接器及供电电路；所述测试从机包括eMMC测试子板及SD测试子板；其中，
所述eMMC和SD协议通用连接器能够同时兼容eMMC和SD协议并提供将使用上述两种协议的存储器连接到所述主控制器及测试从机的连接接口；
所述主控制器与eMMC和SD协议通用连接器及供电电路连接；
所述eMMC测试子板及SD测试子板与所述eMMC和SD协议通用连接器连接。
进一步，在本发明提出的上述存储器测试装置中，所述测试主机通过将SD存储器连接器中的一个接地VSS端口修改为DS端口得到，所述DS端口用于eMMC存储器的DS信号的收发。
进一步，在本发明提出的上述存储器测试装置中，所述测试主机还包括可控接地模块，所述可控接地模块同时连接所述主控制器的DS端口及所述eMMC和SD协议通用连接器的DS端口。
具体地，在本发明提出的上述存储器测试装置中，所述存储器测试装置支持的存储协议至少包括以下协议中的一种：eMMC4.3、eMMC4.4、eMMC4.5、eMMC 5.0、eMMC 5.1、MMC及SD。
进一步，在本发明提出的上述存储器测试装置中，所述供电电路还包括电压转换模块，所述电压转换模块能够将输出电压在3.3V和1.8V两个值之间转换。
具体地，在本发明提出的上述存储器测试装置中，所述存储器测试装置所测试的eMMC协议存储器的速度模式至少包括以下模式中的一种：低速兼容模式、HS-SDR、HS-DDR、HS200及HS400。
具体地，在本发明提出的上述存储器测试装置中，所述存储器测试装置所测试的SD协议存储器的速度模式至少包括以下模式中的一种：DS、HS、SDRl2、SDR25、SDR50、SDR104及DDR50。
其次，本发明提出一种兼容eMMC协议和SD协议的存储器测试方法，包括以下步骤：
S100)将SD存储器连接器中的一个接地VSS端口修改为DS端口，得到eMMC和SD协议通用连接器，并将可控接地模块同时连接所述主控制器的DS端口及所述eMMC和SD协议通用连接器的DS端口，并使用具有电压转换模块的电源进行供电；
S200)将待测的eMMC协议或SD协议的存储器分别连接于eMMC测试子板或SD测试子板，获取待测存储器的传输速度，按照传输速度与供电电压的对应关系，从3.3V和1.8V两种供电电压中，选择一种向待测存储器进行供电；
S300)获取eMMC测试子板或SD测试子板的输出信号；
其中，所述电压转换模块能够将输出电压在3.3V和1.8V两个值之间转换。
进一步，在本发明提出的上述方法中，若待测存储器为SD协议的存储器，则步骤S200还包括以下子步骤：
判断待测SD协议存储器中的VSS1引脚和VSS2引脚是互相连接的还是互相独立的，若VSS1引脚和VSS2引脚是互相连接的，则将主控制器中的DS端口的电压下拉接地；若VSS1引脚和VSS2引脚是互相独立并同时接地，则启动可控接地模块，并将SD协议存储器中的VSS1引脚通过eMMC和SD协议通用连接器和可控接地模块接地。
最后，本发明提出一种使用兼容eMMC协议和SD协议的存储器测试方法的存储器测试装置，包括测试主机及测试从机，所述测试主机与测试从机相连接，所述测试主机包括，主控制器、eMMC和SD协议通用连接器及供电电路；所述测试从机包括eMMC测试子板及SD测试子板；其中，
所述eMMC和SD协议通用连接器能够同时兼容eMMC和SD协议并提供将使用上述两种协议的存储器连接到所述主控制器及测试从机的连接接口；
所述主控制器与eMMC和SD协议通用连接器及供电电路连接；
所述eMMC测试子板及SD测试子板与所述eMMC和SD协议通用连接器连接；
其中，所述使用兼容eMMC协议和SD协议的存储器测试方法的存储器测试装置还包括控制器，所述控制器用于执行上述方法。
本发明的有益之处是：通过本发明所提出的装置及方法，通过改进常见eMMC/SDC连接器的连接方法，并设计扩展测试板，缩减测试环境硬件开销，在同一套测试硬件配置下，做到兼容eMMC 5.0/5.1与主流SDC全功能测试。该方法也可支持eMMC，SDC主机的兼容性测试验证。
附图说明
图1所示为eMMC存储器的结构示意图；
图2所示为SD/MMC/eMMC协议的总线接口定义示意图；
图3所示为SD卡内部结构及引脚定义示意图；
图4所示为MMC卡内部结构示意图；
图5所示为本发明提出的一种兼容eMMC协议和SD协议的存储器测试装置的eMMC和SD协议通用连接器改装示意图；
图6所示为本发明提出的一种兼容eMMC协议和SD协议的存储器测试装置的结构示意图；
图7所示为本发明提出的一种兼容eMMC协议和SD协议的存储器测试方法的第一实施例的流程图；
图8所示为本发明提出的一种兼容eMMC协议和SD协议的存储器测试方法的第二实施例的流程图；
图9所示为本发明提出的一种兼容eMMC协议和SD协议的存储器测试方法的第三实施例eMMC测试子板示意图。
具体实施方式
以下将结合实施例和附图对本发明的构思、具体结构及产生的技术效果进行清楚、完整的描述，以充分地理解本发明的目的、方案和效果。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。附图中各处使用的相同的附图标记指示相同或相似的部分。
需要说明的是，如无特殊说明，当某一特征被称为“固定”、“连接”在另一个特征，它可以直接固定、连接在另一个特征上，也可以间接地固定、连接在另一个特征上。此外，本申请中所使用的上、下、左、右等描述仅仅是相对于附图中本申请各组成部分的相互位置关系来说的。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
此外，除非另有定义，本文所使用的所有的技术和科学术语与本技术领域的技术人员通常理解的含义相同。本文说明书中所使用的术语只是为了描述具体的实施例，而不是为了限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的组合。
应当理解，尽管在本申请中可能采用术语第一、第二、第三等来描述各种元件，但这些元件不应限于这些术语。这些术语仅用来将同一类型的元件彼此区分开。例如，在不脱离本申请范围的情况下，第一元件也可以被称为第二元件，类似地，第二元件也可以被称为第一元件。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”。
参照图1所示的eMMC存储器的结构示意图；eMMC(Embedded Multi Media Card)为MMC协会所订立的、主要是针对手机或平板电脑等产品的内嵌式存储器标准规格。eMMC的一个明显优势是在封装中集成了一个控制器，它提供标准接口并管理闪存，使得手机厂商就能专注于产品开发的其它部分，并缩短向市场推出产品的时间。
图1中可以看出eMMC结构有一个嵌入式的存储解决方案组成，包括标准MMC封装接口，控制器(控制芯片)，快速闪存器设备(NAND Flash存储介质)，图中的MMC控制器中包括NAND I/O块、核心逻辑块、核心稳压器及MMC I/O块组成，NAND I/O块负责与NAND Flash存储介质之间传输数据信号或控制信号，MMC I/O块负责提供与外界之间的连接通道，核心逻辑块负责控制上述两者。
随着eMMC协议的版本迭代，eMMC总线的速率越来越高。为了兼容旧版本的eMMCDevice，所有Devices在上电启动或者Reset后，都会先进入兼容速率模式(BackwardCompatible Mode)。在完成eMMC Devices的初始化后，HOST可以通过特定的流程，让Device进入其他高速率模式，目前支持以下的几种速率模式。其中，最新的HS400模式的最大传输速度达400MB/s。
| 模式 | 总线带宽 | 频率 | 最大数据传输速度 |
| 低速兼容模式 | x1，x4，x8 | 0-26MHz | 26MB/s |
| HS SDR | x1，x4，x8 | 0-52MHz | 52MB/s |
| HS DDR | x4，x8 | 0-52MHz | 104MB/s |
| HS200 | x4，x8 | 0-200MHz | 200MB/s |
| HS400 | x8 | 0-200MHz | 400MB/s |
参照图3所示的SD卡内部结构及引脚定义示意图；SD卡为Secure Digital MemoryCard，即安全数码卡，是一种基于半导体快闪记忆器的新一代记忆设备。它在MMC的基础上发展而来，增加了两个主要特色：SD卡强调数据的安全，可以设定所储存的使用权限，防止数据被他人复制；另外一个特色就是传输速度比2.11版的MMC卡快。
SD规格3.01版定义了UHS-I的各种总线运算模式，这些总线模式能够在不同的时钟频率和总线速度下为SD卡提供4-bit的数据传输，各模式对应的总线速度，频率及电压如下表所示，可以看出，不同的模式下对电压的要求是不同的。
| 模式 | 总线速度 | 频率 | 电压 |
| DS | 12MB/秒 | 25MHz | 3.3V |
| HS | 25MB/秒 | 50MHz | 1.8V |
| SDR 12 | 12MB/秒 | 25MHz | 1.8V |
| SDR 25 | 25MB/秒 | 50MHz | 1.8V |
| SDR 50 | 50MB/秒 | 100MHz | 1.8V |
| SDR 104 | 104MB/秒 | 208MHz | 1.8V |
| DDR 50 | 50MB/秒 | 50MHz | 1.8V |
参照图4所示的MMC卡内部结构示意图；MMC：MMC就是MultiMediaCard的缩写，即多媒体卡。它是一种非易失性存储器件，体积小巧，容量大，耗电量低，传输速度快，广泛应用于消费类电子产品中。MMC是一个接口协定(一种卡式)，能符合这接口的内存器都可称作MMC储存体(MMC卡)。MMC卡共有七个触电(引脚)，分为两种操作模式，分别为MMC模式与SPI模式。
参照图2所示的SD/MMC/eMMC协议的总线接口定义示意图；图中示出了SD/MMC/eMMC与HOST之间的传输信号，其中，SD只有4条DAT信号，SD/MMC没有DS信号，各个信号的描述如下：
·CLK
CLK信号用于从HOST端输出时钟信号，进行数据传输的同步和设备运作的驱动。在一个时钟周期内，CMD和DAT0-7信号上都可以支持传输1个比特，即SDR(Single Data Rate)模式。此外，DAT0-7信号还支持配置为DDR(Double Data Rate)模式，在一个时钟周期内，可以传输2个比特。HOST可以在通讯过程中动态调整时钟信号的频率(注，频率范围需要满足Spec的定义)。通过调整时钟频率，可以实现省电或者数据流控(避免Over-run或者Under-run)功能。在一些场景中，HOST端还可以关闭时钟，例如eMMC处于Busy状态时，或者接收完数据，进入Programming State时。
·CMD
CMD信号主要用于HOST向eMMC发送Command和eMMC向HOST发送对应的Response。
·DAT0-7
DAT0-7信号主要用于HOST和eMMC之间的数据传输。在eMMC上电或者软复位后，只有DAT0可以进行数据传输，完成初始化后，可配置DAT0-3或者DAT0-7进行数据传输，即数据总线可以配置为4bits或者8bits模式。
·Data Strobe(DS)
Data Strobe时钟信号由eMMC发送给HOST，频率与CLK信号相同，用于HOST端进行数据接收的同步。Data Strobe信号只能在HS400模式下配置启用，启用后可以提高数据传输的稳定性，省去总线tuning过程。
参照图6所示的本发明提出的一种兼容eMMC协议和SD协议的存储器测试装置的结构示意图，图中示出了本发明提出的一种兼容eMMC协议和SD协议的存储器测试装置，包括测试主机及测试从机，所述测试主机与测试从机相连接，所述测试主机包括，主控制器、eMMC和SD协议通用连接器及供电电路；所述测试从机包括eMMC测试子板及SD测试子板；其中，所述eMMC和SD协议通用连接器能够同时兼容eMMC和SD协议并提供将使用上述两种协议的存储器连接到所述主控制器及测试从机的连接接口；所述主控制器与eMMC和SD协议通用连接器及供电电路连接；所述eMMC测试子板及SD测试子板与所述eMMC和SD协议通用连接器连接。
进一步，在上述存储器测试装置中，所述测试主机通过将SD存储器连接器中的一个接地VSS端口修改为DS端口得到，所述DS端口用于eMMC存储器的DS信号的收发。
进一步，在本发明提出的上述存储器测试装置中，所述测试主机还包括可控接地模块，所述可控接地模块同时连接所述主控制器的DS端口及所述eMMC和SD协议通用连接器的DS端口。
具体地，在本发明提出的上述存储器测试装置中，所述存储器测试装置支持的存储协议至少包括以下协议中的一种：eMMC4.3、eMMC4.4、eMMC4.5、eMMC 5.0、eMMC 5.1、MMC及SD。
进一步，在本发明提出的上述存储器测试装置中，所述供电电路还包括电压转换模块，所述电压转换模块能够将输出电压在3.3V和1.8V两个值之间转换。
具体地，在本发明提出的上述存储器测试装置中，所述存储器测试装置所测试的eMMC协议存储器的速度模式至少包括以下模式中的一种：低速兼容模式、HS-SDR、HS-DDR、HS200及HS400。上述的模式对应电压的关系已经在以上的内容中提及到。
具体地，在本发明提出的上述存储器测试装置中，所述存储器测试装置所测试的SD协议存储器的速度模式至少包括以下模式中的一种：DS、HS、SDRl2、SDR25、SDR50、SDR104及DDR50。上述的模式对应电压的关系已经在以上的内容中提及到。
参照图7所示的本发明提出的一种兼容eMMC协议和SD协议的存储器测试方法的第一实施例的流程图，包括以下步骤；
S100)将SD存储器连接器中的一个接地VSS端口修改为DS端口，得到eMMC和SD协议通用连接器，并将可控接地模块同时连接所述主控制器的DS端口及所述eMMC和SD协议通用连接器的DS端口，并使用具有电压转换模块的电源进行供电；
S200)将待测的eMMC协议或SD协议的存储器分别连接于eMMC测试子板或SD测试子板，获取待测存储器的传输速度，按照传输速度与供电电压的对应关系，从3.3V和1.8V两种供电电压中，选择一种向待测存储器进行供电；
S300)获取eMMC测试子板或SD测试子板的输出信号；
其中，所述电压转换模块能够将输出电压在3.3V和1.8V两个值之间转换。
具体地，测试主机(HOST)包括兼容eMMC 5.1/SD 3.0的HOST Controller，eMMC/SDC通用的连接器，及必要的供电电路。连接器的应用电路经过修改后，可支持SD 3.0Card，MMC Card，eMMC4.3/4.4/4.5/5.0/5.1。供电电路产生两路电压，即VCC与VCCQ，其中VCC提供通过连接器提供给Device供电，VCCQ则作为HOST的IO供电。
测试从机(Device)包括两类，一类是标准的SD/MMC Card，可直接插入到测试主机端提供的连接器中，支持SD 3.0协议的完整功能测试。另外一类，则是按照相同尺寸定制的eMMC测试子板，如图9。
测试方案中针对eMMC HS400DS信号进行改进，并兼容SD 3.0Card测试。
改进一：使用连接器的一个VSS Pin来传输DS信号
常见的SDC/MMC连接器有两个接地Pin，即VSS1与VSS2，这两个Pin在连接器上是相互独立的，都是接地功能。因此，考虑将其中一个Pin挪作他用，如下示意图中将VSS1修改用于支持DS信号，支持HS400速度模式。改进前后的连接可参照图5所示的本发明提出的一种兼容eMMC协议和SD协议的存储器测试装置的eMMC和SD协议通用连接器改装示意图。
改进二：增加可控接地电路
为支持SDC VSS1与VSS2可能要求必须接地情况，增加可控接地电路，有必要时开启，如图1中主机端电路所示。
改进三：设计eMMC全功能测试子板
(1)接口尺寸与SDC相同，支持直接插入连接器。
(2)修改与连接器对应的VSS Pin为DS信号，支持HS400速度模式。
(3)增加电压转换模块，支持1.8V电压。
因为DS pin本身就支持直接下拉或短接到GND，因此该子板也可兼容连接器默认的电路连接方式，即两个VSS Pin都接地。
另外，该子板还可作为一种存放eMMC样品方式。相比直接存放eMMC颗粒，可避免eMMC ball长期裸露氧化后导致接触不良，脱球等情况。相比将eMMC颗粒取出并放入测试治具，直接将测试子板插入连机器的，更为方便与高效。
具体地，针对eMMC的测试方法如下：
将eMMC测试子板插入连接器进行测试。
(1)对于3.3V下定义的速度模式，如Default Speed Mode，HS-SDR，HS-DDR，HOST端的通过供电电路输出3.3V实现。Device端则使用默认的VCC作为eMMC VCCQ供电。
(2)对于1.8V下定义的速度模式，如HS200，HS400，HOST端的通过供电电路输出1.8V实现VCCQ。Device端则使用3.3V到1.8V电压转换模块输出作为eMMC VCCQ供电。由于增加了DS信号，使用此方法HS400速度模式可以正常测试。
(3)当需要测试电压边界时，可通过HOST端及Device端的供电电路灵活输出边界电压。
参照图8所示的本发明提出的一种兼容eMMC协议和SD协议的存储器测试方法的第二实施例的流程图，若待测存储器为SD协议的存储器，则上述步骤S200还包括以下子步骤：判断待测SD协议存储器中的VSS1引脚和VSS2引脚是互相连接的还是互相独立的，若VSS1引脚和VSS2引脚是互相连接的，则将主控制器中的DS端口的电压下拉接地；若VSS1引脚和VSS2引脚是互相独立并同时接地，则启动可控接地模块，并将SD协议存储器中的VSS1引脚通过eMMC和SD协议通用连接器和可控接地模块接地。
具体地，针对SD卡的测试方法如下：
直接将SDC插入连接器即可进行测试。
(1)如果SDC内部VSS1与VSS2是短路在一起的，HOST的DS会被拉低到GND。此时HOST可关闭DS对应的IO，不影响SDC正常访问，减少漏电。
(2)如果SDC内部VSS1与VSS2是独立的，任意一个接地均可，则SDC正常访问。
(3)如果SDC内部VSS1与VSS2是独立的，且必须都接地，则此时需要打开可控接地模块，让SDC VSS1通过连接器和可控接地模块接地。
(4)如果需要测试SD 3.0中UHS速度模式，如SDR104，DDR50，按照协议规定需要将IO电压VCCQ从3.3V切换到1.8V。可通过HOST端的供电电路，调节VCCQ输出，实现IO电压的调整。
(5)当需要测试电压边界时，可通过HOST端供电电路，灵活输出边界电压。
最后，本发明提出一种使用兼容eMMC协议和SD协议的存储器测试方法的存储器测试装置，包括测试主机及测试从机，所述测试主机与测试从机相连接，所述测试主机包括，主控制器、eMMC和SD协议通用连接器及供电电路；所述测试从机包括eMMC测试子板及SD测试子板；其中，
所述eMMC和SD协议通用连接器能够同时兼容eMMC和SD协议并提供将使用上述两种协议的存储器连接到所述主控制器及测试从机的连接接口；
所述主控制器与eMMC和SD协议通用连接器及供电电路连接；
所述eMMC测试子板及SD测试子板与所述eMMC和SD协议通用连接器连接；
其中，所述使用兼容eMMC协议和SD协议的存储器测试方法的存储器测试装置还包括控制器，所述控制器用于执行上述方法。
综上所述，通过本发明所提出的装置及方法，通过改进常见eMMC/SDC连接器的连接方法，并设计扩展测试板，缩减测试环境硬件开销，在同一套测试硬件配置下，做到兼容eMMC5.0/5.1与主流SDC全功能测试。该方法也可支持eMMC，SDC主机的兼容性测试验证。
应当认识到，本发明的实施例可以由计算机硬件、硬件和软件的组合、或者通过存储在非暂时性计算机可读存储器中的计算机指令来实现或实施。所述方法可以使用标准编程技术包括配置有计算机程序的非暂时性计算机可读存储介质在计算机程序中实现，其中如此配置的存储介质使得计算机以特定和预定义的方式操作-根据在具体实施例中描述的方法和附图。每个程序可以以高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，若需要，该程序可以以汇编或机器语言实现。在任何情况下，该语言可以是编译或解释的语言。此外，为此目的该程序能够在编程的专用集成电路上运行。
进一步，该方法可以在可操作地连接至合适的任何类型的计算平台中实现，包括但不限于个人电脑、迷你计算机、主框架、工作站、网络或分布式计算环境、单独的或集成的计算机平台、或者与带电粒子工具或其它成像装置通信等等。本发明的各方面可以以存储在非暂时性存储介质或设备上的机器可读代码来实现，无论是可移动的还是集成至计算平台，如硬盘、光学读取和/或写入存储介质、RAM、ROM等，使得其可由可编程计算机读取，当存储介质或设备由计算机读取时可用于配置和操作计算机以执行在此所描述的过程。此外，机器可读代码，或其部分可以通过有线或无线网络传输。当此类媒体包括结合微处理器或其他数据处理器实现上文所述步骤的指令或程序时，本文所述的发明包括这些和其他不同类型的非暂时性计算机可读存储介质。当根据本发明所述的方法和技术编程时，本发明还包括计算机本身。
本文描述了本公开的实施例，包括发明人已知用于执行本发明的最佳模式。在阅读了上述描述后，这些所述实施例的变化对本领域的技术人员将变得明显。发明人希望技术人员视情况采用此类变型，并且发明人意图以不同于如本文具体描述的方式来实践本公开的实施例。因此，经适用的法律许可，本公开的范围包括在此所附的权利要求书中叙述的主题的所有修改和等效物。此外，本公开的范围涵盖其所有可能变型中的上述元素的任意组合，除非本文另外指示或以其他方式明显地与上下文矛盾。
尽管本发明的描述已经相当详尽且特别对几个所述实施例进行了描述，但其并非旨在局限于任何这些细节或实施例或任何特殊实施例，而是应当将其视作是通过参考所附权利要求考虑到现有技术为这些权利要求提供广义的可能性解释，从而有效地涵盖本发明的预定范围。此外，上文以发明人可预见的实施例对本发明进行描述，其目的是为了提供有用的描述，而那些目前尚未预见的对本发明的非实质性改动仍可代表本发明的等效改动。
因此，应以说明性意义而不是限制性意义来理解本说明书和附图。然而，将明显的是：在不脱离如权利要求书中阐述的本申请的更宽广精神和范围的情况下，可以对本申请做出各种修改和改变。
其他变型在本申请的精神内。因此，尽管所公开的技术可容许各种修改和替代构造，但在附图中已示出并且在上文中详细描述所示的其某些实施例。然而，应当理解，并不意图将本申请局限于所公开的一种或多种具体形式；相反，其意图涵盖如所附权利要求书中所限定落在本申请的精神和范围内的所有修改、替代构造和等效物。
Claims (10)
1.一种兼容eMMC协议和SD协议的存储器测试装置，其特征在于，包括测试主机及测试从机，所述测试主机与测试从机相连接，所述测试主机包括，主控制器、eMMC和SD协议通用连接器及供电电路；所述测试从机包括eMMC测试子板及SD测试子板；其中，
所述eMMC和SD协议通用连接器提供基于上述两种协议的存储器连接到所述主控制器及测试从机的连接接口；
所述主控制器与eMMC和SD协议通用连接器及供电电路连接；
所述eMMC测试子板及SD测试子板与所述eMMC和SD协议通用连接器连接。
2.根据权利要求1所述的存储器测试装置，其特征在于，所述测试主机通过将SD存储器连接器中的一个接地VSS端口修改为DS端口，所述DS端口用于eMMC存储器的DS信号的收发。
3.根据权利要求1所述的存储器测试装置，其特征在于，所述测试主机还包括可控接地模块，所述可控接地模块同时连接所述主控制器的DS端口及所述eMMC和SD协议通用连接器的DS端口。
4.根据权利要求1所述的存储器测试装置，其特征在于，所述存储器测试装置支持的存储协议至少包括以下协议中的一种：eMMC4.3、eMMC4.4、eMMC4.5、eMMC 5.0、eMMC5.1、MMC及SD。
5.根据权利要求1所述的存储器测试装置，其特征在于，所述供电电路还包括电压转换模块，所述电压转换模块能够将输出电压在3.3V和1.8V两个值之间转换。
6.根据权利要求1所述的存储器测试装置，其特征在于，所述存储器测试装置所测试的eMMC协议存储器的速度模式至少包括以下模式中的一种：低速兼容模式、HS-SDR、HS-DDR、HS200及HS400。
7.根据权利要求1所述的存储器测试装置，其特征在于，所述存储器测试装置所测试的SD协议存储器的速度模式至少包括以下模式中的一种：DS、HS、SDRl2、SDR25、SDR50、SDR104及DDR50。
8.一种兼容eMMC协议和SD协议的存储器测试方法，其特征在于，包括以下步骤：
S100)将SD存储器连接器中的一个接地VSS端口修改为DS端口，得到eMMC和SD协议通用连接器，并将可控接地模块同时连接所述主控制器的DS端口及所述eMMC和SD协议通用连接器的DS端口，并使用具有电压转换模块的电源进行供电；
S200)将待测的eMMC协议或SD协议的存储器分别连接于eMMC测试子板或SD测试子板，获取待测存储器的传输速度，按照传输速度与供电电压的对应关系，从3.3V和1.8V两种供电电压中，选择一种向待测存储器进行供电；
S300)获取eMMC测试子板或SD测试子板的输出信号；
其中，所述电压转换模块能够将输出电压在3.3V和1.8V两个值之间转换。
9.根据权利要求8所述的存储器测试方法，其特征在于，若待测存储器为SD协议的存储器，则步骤S200还包括以下子步骤：
判断待测SD协议存储器中的VSS1引脚和VSS2引脚是互相连接的还是互相独立的，若VSS1引脚和VSS2引脚是互相连接的，则将主控制器中的DS端口的电压下拉接地；若VSS1引脚和VSS2引脚是互相独立并同时接地，则启动可控接地模块，并将SD协议存储器中的VSS1引脚通过eMMC和SD协议通用连接器和可控接地模块接地。
10.一种使用兼容eMMC协议和SD协议的存储器测试方法的存储器测试装置，其特征在于，包括测试主机及测试从机，所述测试主机与测试从机相连接，所述测试主机包括，主控制器、eMMC和SD协议通用连接器及供电电路；所述测试从机包括eMMC测试子板及SD测试子板；其中，
所述eMMC和SD协议通用连接器能够同时兼容eMMC和SD协议并提供将使用上述两种协议的存储器连接到所述主控制器及测试从机的连接接口；
所述主控制器与eMMC和SD协议通用连接器及供电电路连接；
所述eMMC测试子板及SD测试子板与所述eMMC和SD协议通用连接器连接；
其中，所述使用兼容eMMC协议和SD协议的存储器测试方法的存储器测试装置还包括控制器，所述控制器用于执行如权利要求8或9所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811555726.6A CN109801671B (zh) | 2018-12-19 | 2018-12-19 | 兼容eMMC协议和SD协议的存储器测试装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811555726.6A CN109801671B (zh) | 2018-12-19 | 2018-12-19 | 兼容eMMC协议和SD协议的存储器测试装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109801671A true CN109801671A (zh) | 2019-05-24 |
| CN109801671B CN109801671B (zh) | 2021-02-12 |
Family
ID=66557230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811555726.6A Active CN109801671B (zh) | 2018-12-19 | 2018-12-19 | 兼容eMMC协议和SD协议的存储器测试装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109801671B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110927562A (zh) * | 2019-12-19 | 2020-03-27 | 西安紫光国芯半导体有限公司 | 一种兼容老化测试的方法及其芯片 |
| CN114077560A (zh) * | 2020-08-19 | 2022-02-22 | 创惟科技股份有限公司 | 内存储存装置的读写控制系统及方法 |
| CN117435416A (zh) * | 2023-12-19 | 2024-01-23 | 合肥康芯威存储技术有限公司 | 一种存储器的测试系统及测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030229746A1 (en) * | 2002-06-07 | 2003-12-11 | Wen-Tsung Liu | Common connector for memory cards and switching arbitration method for shared pins of a connector |
| US20070055823A1 (en) * | 2005-08-01 | 2007-03-08 | Samsung Electronics Co., Ltd. | Multi-interface, controller, memory card having the multi-interface controller, and interface setting method |
| CN101221525A (zh) * | 2007-01-08 | 2008-07-16 | 上海杰得微电子有限公司 | 多媒体应用处理器测试开发装置 |
| CN103024087A (zh) * | 2011-09-22 | 2013-04-03 | 中国银联股份有限公司 | 同时支持大容量存储和以太网通信的系统及方法 |
| US20150257255A1 (en) * | 2007-12-12 | 2015-09-10 | Samsung Electronics Co., Ltd. | Circuit board having bypass pad |
| CN108519938A (zh) * | 2018-04-13 | 2018-09-11 | 珠海全志科技股份有限公司 | 存储芯片兼容性测试方法、系统和测试主机 |
-
2018
- 2018-12-19 CN CN201811555726.6A patent/CN109801671B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030229746A1 (en) * | 2002-06-07 | 2003-12-11 | Wen-Tsung Liu | Common connector for memory cards and switching arbitration method for shared pins of a connector |
| US20070055823A1 (en) * | 2005-08-01 | 2007-03-08 | Samsung Electronics Co., Ltd. | Multi-interface, controller, memory card having the multi-interface controller, and interface setting method |
| CN101221525A (zh) * | 2007-01-08 | 2008-07-16 | 上海杰得微电子有限公司 | 多媒体应用处理器测试开发装置 |
| US20150257255A1 (en) * | 2007-12-12 | 2015-09-10 | Samsung Electronics Co., Ltd. | Circuit board having bypass pad |
| CN103024087A (zh) * | 2011-09-22 | 2013-04-03 | 中国银联股份有限公司 | 同时支持大容量存储和以太网通信的系统及方法 |
| CN108519938A (zh) * | 2018-04-13 | 2018-09-11 | 珠海全志科技股份有限公司 | 存储芯片兼容性测试方法、系统和测试主机 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110927562A (zh) * | 2019-12-19 | 2020-03-27 | 西安紫光国芯半导体有限公司 | 一种兼容老化测试的方法及其芯片 |
| CN114077560A (zh) * | 2020-08-19 | 2022-02-22 | 创惟科技股份有限公司 | 内存储存装置的读写控制系统及方法 |
| CN114077560B (zh) * | 2020-08-19 | 2023-07-18 | 创惟科技股份有限公司 | 内存储存装置的读写控制系统及方法 |
| CN117435416A (zh) * | 2023-12-19 | 2024-01-23 | 合肥康芯威存储技术有限公司 | 一种存储器的测试系统及测试方法 |
| CN117435416B (zh) * | 2023-12-19 | 2024-04-05 | 合肥康芯威存储技术有限公司 | 一种存储器的测试系统及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109801671B (zh) | 2021-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109801671B (zh) | 兼容eMMC协议和SD协议的存储器测试装置及方法 | |
| US7376773B2 (en) | Multi-standard protocol storage devices and methods of operating the same | |
| EP1997063B1 (en) | Negotiation of a proper communication protocol between a data carrier and a reader device | |
| US20060161716A1 (en) | Adapter for connecting a portable memory unit to a host, and a memory device having the adapter | |
| US20060047982A1 (en) | Mult-interface auto-switch circuit and memory device with dual interface auto-switch circuit | |
| US20040215996A1 (en) | Memory card | |
| JPH07507412A (ja) | コンピュータと周辺装置との間の再構成可能インターフェイス | |
| US20100125689A1 (en) | Electronic apparatus capable of receiving different types of memory cards | |
| US10693568B2 (en) | Adapting serdes receivers to a UFS receiver protocol | |
| US6067593A (en) | Universal memory bus and card | |
| US20090009212A1 (en) | Calibration system and method | |
| US9430423B2 (en) | Embedded multimedia card (eMMC), host controlling eMMC, and method operating eMMC system | |
| JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
| US6148347A (en) | Mode selectable memory controller for PCMCIA standard memory cards and non-standard memory cards | |
| US7600060B2 (en) | Memory system and method for setting data transmission speed between host and memory card | |
| JP2021192293A (ja) | 情報記録装置及びアクセス装置 | |
| US7924631B2 (en) | Memory card and non-volatile memory controller thereof | |
| CN101599050A (zh) | 可适配的pci-e控制器核及其方法 | |
| TWI613586B (zh) | 具有多個接合墊及／或發射器的單一輸入／輸出單元 | |
| CN115509965A (zh) | 存储器控制器与链接识别方法 | |
| US20080111586A1 (en) | Method for determining a memory type and related electronic device | |
| CN111918277B (zh) | 数据存储管理 | |
| JPH10171744A (ja) | データ伝送装置およびデータ伝送装置制御方法 | |
| CN210836074U (zh) | 一种基于门电路实现emmc单通道扩容的电路 | |
| CN220252843U (zh) | 一种电子保险丝操作逻辑的验证装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |