JPH10171744A - データ伝送装置およびデータ伝送装置制御方法 - Google Patents
データ伝送装置およびデータ伝送装置制御方法Info
- Publication number
- JPH10171744A JPH10171744A JP8331280A JP33128096A JPH10171744A JP H10171744 A JPH10171744 A JP H10171744A JP 8331280 A JP8331280 A JP 8331280A JP 33128096 A JP33128096 A JP 33128096A JP H10171744 A JPH10171744 A JP H10171744A
- Authority
- JP
- Japan
- Prior art keywords
- card
- interface
- program
- data transmission
- pld
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】 インタフェースが互いに異なる各種のＰＣカ
ード等を、動作速度を低下させることなく互換使用でき
るようにする。 【解決手段】 ＰＣカード１が装着されるカードソケッ
ト２とバックエンドデバイス４の間に、プログラマブル
・ロジック・デバイス（ＰＬＤ）３を用いてインターフ
ェース部を構成する。このデータ転送装置全体の動作を
制御するＣＰＵ５は、カードソケット２に装着されたＰ
Ｃカード１の種類を判別し、その判別結果に基づいて、
ＲＯＭ６に格納されているプログラムをＰＬＤ３にダウ
ンロードしてインターフェース部の論理回路構成を変更
し、また、電源回路１３からＰＣカード１に供給する電
圧を設定する制御を行う。ＲＯＭ６は、ＰＬＤ３をオン
ボードでプログラムし直すためのプログラムを予め格納
しているメモリであり、フラッシュメモリやＳＲＡＭ等
で構成される。
ード等を、動作速度を低下させることなく互換使用でき
るようにする。 【解決手段】 ＰＣカード１が装着されるカードソケッ
ト２とバックエンドデバイス４の間に、プログラマブル
・ロジック・デバイス（ＰＬＤ）３を用いてインターフ
ェース部を構成する。このデータ転送装置全体の動作を
制御するＣＰＵ５は、カードソケット２に装着されたＰ
Ｃカード１の種類を判別し、その判別結果に基づいて、
ＲＯＭ６に格納されているプログラムをＰＬＤ３にダウ
ンロードしてインターフェース部の論理回路構成を変更
し、また、電源回路１３からＰＣカード１に供給する電
圧を設定する制御を行う。ＲＯＭ６は、ＰＬＤ３をオン
ボードでプログラムし直すためのプログラムを予め格納
しているメモリであり、フラッシュメモリやＳＲＡＭ等
で構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、カード型電子機器
との間でデータの転送を行うデータ伝送装置およびデー
タ伝送装置制御方法に関する。
との間でデータの転送を行うデータ伝送装置およびデー
タ伝送装置制御方法に関する。
【０００２】
【従来の技術】近年、情報機器にカード型電子機器を装
着して、種々の機能を付加することが行われている。特
に、小型化の要求が強い携帯型パーソナルコンピュータ
は、小型薄型のＰＣカードと呼ばれるカード型電子機器
をスロットに装着して、必要とされる機能を付加しなが
ら使用されることが一般的になっている。
着して、種々の機能を付加することが行われている。特
に、小型化の要求が強い携帯型パーソナルコンピュータ
は、小型薄型のＰＣカードと呼ばれるカード型電子機器
をスロットに装着して、必要とされる機能を付加しなが
ら使用されることが一般的になっている。
【０００３】パーソナルコンピュータに使用されるＰＣ
カードの種類は、記憶装置の記憶容量を拡張するもの、
新たな機能を付加するもの、外部機器とのインタフェー
ス機能を有するものなど多岐にわたっている。パーソナ
ルコンピュータの記憶容量を拡張するためのＰＣカード
としては、半導体メモリ素子を内蔵したメモリカード
や、小型薄型の磁気ディスク（ハードディスク）ドライ
ブを内蔵したハードディスクカードが主に用いられてい
る。また、パーソナルコンピュータに機能を付加するた
めのＰＣカードとしては、ファクシミリ（ＦＡＸ）／モ
デムカードやローカルエリアネットワーク（ＬＡＮ）カ
ード等の通信機能を付加するものが代表的である。
カードの種類は、記憶装置の記憶容量を拡張するもの、
新たな機能を付加するもの、外部機器とのインタフェー
ス機能を有するものなど多岐にわたっている。パーソナ
ルコンピュータの記憶容量を拡張するためのＰＣカード
としては、半導体メモリ素子を内蔵したメモリカード
や、小型薄型の磁気ディスク（ハードディスク）ドライ
ブを内蔵したハードディスクカードが主に用いられてい
る。また、パーソナルコンピュータに機能を付加するた
めのＰＣカードとしては、ファクシミリ（ＦＡＸ）／モ
デムカードやローカルエリアネットワーク（ＬＡＮ）カ
ード等の通信機能を付加するものが代表的である。
【０００４】このように種々提供されているＰＣカード
は、その外形寸法や厚さ，ソケット部のピン数等の統一
が進められており、どのパーソナルコンピュータ等のス
ロットにも装着することができるようになっている。し
かし、データの入出力仕様（インタフェース）は、ＰＣ
カードの種類、およびそれを使用するパーソナルコンピ
ュータ等の種類毎に決められている場合が多く、上記各
種のＰＣカード間のインタフェースの互換性は保証され
ていない。このため、上記のようなＰＣカードを任意に
選び、パーソナルコンピュータ等のスロットに差し替え
て使用する際には制約があった。
は、その外形寸法や厚さ，ソケット部のピン数等の統一
が進められており、どのパーソナルコンピュータ等のス
ロットにも装着することができるようになっている。し
かし、データの入出力仕様（インタフェース）は、ＰＣ
カードの種類、およびそれを使用するパーソナルコンピ
ュータ等の種類毎に決められている場合が多く、上記各
種のＰＣカード間のインタフェースの互換性は保証され
ていない。このため、上記のようなＰＣカードを任意に
選び、パーソナルコンピュータ等のスロットに差し替え
て使用する際には制約があった。
【０００５】ＰＣカードのインタフェースとしては、Ｓ
ＣＳＩ（Small Computer System Interface ）、メモリ
カードインタフェース、Ｉ／Ｏカードインタフェース、
フラッシュディスクインタフェースＡＴＡ（AT Attachm
ent ）仕様などがあり、さらに最近では「ＰＣＩ（Peri
pheral Component Interface）バス」のサブセットであ
る「カードバス（CardBus） 」ＰＣカードインタフェー
スなどが規定されている。このようなＰＣカードの規格
は、「16bit PC Card」系と「CardBus PC Card」系とに
大別される。
ＣＳＩ（Small Computer System Interface ）、メモリ
カードインタフェース、Ｉ／Ｏカードインタフェース、
フラッシュディスクインタフェースＡＴＡ（AT Attachm
ent ）仕様などがあり、さらに最近では「ＰＣＩ（Peri
pheral Component Interface）バス」のサブセットであ
る「カードバス（CardBus） 」ＰＣカードインタフェー
スなどが規定されている。このようなＰＣカードの規格
は、「16bit PC Card」系と「CardBus PC Card」系とに
大別される。
【０００６】図４は、「16bit PC Card 」規格における
「Memory-Only 」規格と「I/O andMemory」規格、およ
び「CardBus PC Card 」規格のインタフェースの一部を
具体的に示したものである。いずれの規格においても、
使用されるコネクタ部のピン数は６８ピンに統一されて
おり、そのうちのピン番号３５番から６８番までのピン
に割り当てられる信号の内容を示している。
「Memory-Only 」規格と「I/O andMemory」規格、およ
び「CardBus PC Card 」規格のインタフェースの一部を
具体的に示したものである。いずれの規格においても、
使用されるコネクタ部のピン数は６８ピンに統一されて
おり、そのうちのピン番号３５番から６８番までのピン
に割り当てられる信号の内容を示している。
【０００７】この図から分かるように、同一のピン番号
に対して、インタフェース毎に、異なる内容の信号が割
り当てられている。例えば、４５番ピンに割り当てられ
た各信号３４の内容について見ると、３１に示す「Memo
ry-Only 」規格では「ＲＦＵ」，３２に示す「I/O and
Memory」規格では「ＩＯＷＲ＃」とされ、３３に示す
「CardBus PC Card 」規格では「ＣＡＤ１５」とされて
いる。
に対して、インタフェース毎に、異なる内容の信号が割
り当てられている。例えば、４５番ピンに割り当てられ
た各信号３４の内容について見ると、３１に示す「Memo
ry-Only 」規格では「ＲＦＵ」，３２に示す「I/O and
Memory」規格では「ＩＯＷＲ＃」とされ、３３に示す
「CardBus PC Card 」規格では「ＣＡＤ１５」とされて
いる。
【０００８】なお、上述のＰＣカードのインタフェース
は、「ＰＣカードスタンダード（PCCard Standard）」
として、日本電子工業振興協会（Japan Electronic Ind
ustry Development Association；JEIDA）、および米国
の標準化団体であるPersonalComputer Memory Card Int
ernational Association（PCMCIA ）により、日米の業
界統一規格である「PCMCIA/JEIDA」とされているもので
ある。
は、「ＰＣカードスタンダード（PCCard Standard）」
として、日本電子工業振興協会（Japan Electronic Ind
ustry Development Association；JEIDA）、および米国
の標準化団体であるPersonalComputer Memory Card Int
ernational Association（PCMCIA ）により、日米の業
界統一規格である「PCMCIA/JEIDA」とされているもので
ある。
【０００９】
【発明が解決しようとする課題】前述したように、パー
ソナルコンピュータ等の情報機器において、種々のＰＣ
カードをスロットに差し替えて互換使用できるようにす
るためには、ＰＣカードの種類毎にインタフェースを変
更しなければならない。このためには、データを取り扱
う際の基本となるアドレスやカードソケットのコネクタ
部のピン番号の指定等のハードウエアの変更が必要であ
る。
ソナルコンピュータ等の情報機器において、種々のＰＣ
カードをスロットに差し替えて互換使用できるようにす
るためには、ＰＣカードの種類毎にインタフェースを変
更しなければならない。このためには、データを取り扱
う際の基本となるアドレスやカードソケットのコネクタ
部のピン番号の指定等のハードウエアの変更が必要であ
る。
【００１０】しかし、ＰＣカードの種類毎にパーソナル
コンピュータ等のハードウエアを変更することは、現実
には困難である。このため、ＰＣカードとパーソナルコ
ンピュータ等の間のインタフェース部における信号処理
を、ソフトウエア上で実行することにより、インタフェ
ースの違いを吸収して、種々のＰＣカードを利用可能に
する制御が規定されている。これは、ソケットサービ
ス，カードサービス等と呼ばれているものである。
コンピュータ等のハードウエアを変更することは、現実
には困難である。このため、ＰＣカードとパーソナルコ
ンピュータ等の間のインタフェース部における信号処理
を、ソフトウエア上で実行することにより、インタフェ
ースの違いを吸収して、種々のＰＣカードを利用可能に
する制御が規定されている。これは、ソケットサービ
ス，カードサービス等と呼ばれているものである。
【００１１】ところが、インタフェース部における信号
処理をソフトウエア上で実行する場合には、転送される
信号はシリアルに処理される。このため、ハードウエア
で構成したパラレル転送が可能なインタフェース部に比
べて、転送速度が低下してしまう。すなわち、インタフ
ェース部が、本来有している最高転送速度で信号処理を
行うことができず、その結果、パーソナルコンピュータ
等の動作速度を実質的に低下させてしまうという問題が
あった。
処理をソフトウエア上で実行する場合には、転送される
信号はシリアルに処理される。このため、ハードウエア
で構成したパラレル転送が可能なインタフェース部に比
べて、転送速度が低下してしまう。すなわち、インタフ
ェース部が、本来有している最高転送速度で信号処理を
行うことができず、その結果、パーソナルコンピュータ
等の動作速度を実質的に低下させてしまうという問題が
あった。
【００１２】もちろん、ソフトウエアを実行するＣＰＵ
の動作速度を飛躍的に向上させれば、インタフェース部
の処理速度を向上させることができる。しかし、高速動
作するＣＰＵは一般に高価である上に、ハードウエアで
構成されたパラレル転送が可能なインタフェースの転送
速度に追いつくことは困難である。また、使用されるこ
とが想定される全てのＰＣカードのインタフェースに対
応するハードウエアを予め用意しておき、それらを切り
換えて使用する方法もあるが、ＰＣカードの種類が多い
場合には、インタフェース部の回路規模が大きくなって
しまい、コストも上昇するため適当ではない。
の動作速度を飛躍的に向上させれば、インタフェース部
の処理速度を向上させることができる。しかし、高速動
作するＣＰＵは一般に高価である上に、ハードウエアで
構成されたパラレル転送が可能なインタフェースの転送
速度に追いつくことは困難である。また、使用されるこ
とが想定される全てのＰＣカードのインタフェースに対
応するハードウエアを予め用意しておき、それらを切り
換えて使用する方法もあるが、ＰＣカードの種類が多い
場合には、インタフェース部の回路規模が大きくなって
しまい、コストも上昇するため適当ではない。
【００１３】本発明は、このような問題を解決するため
に行われたものであり、インタフェースが互いに異なる
ＰＣカードを、パーソナルコンピュータ等のスロットに
差し替えて互換使用できるようにするとともに、その場
合にもインタフェース部の最高処理速度で動作すること
ができるデータ伝送装置およびデータ伝送装置制御方法
を提供することを目的としている。
に行われたものであり、インタフェースが互いに異なる
ＰＣカードを、パーソナルコンピュータ等のスロットに
差し替えて互換使用できるようにするとともに、その場
合にもインタフェース部の最高処理速度で動作すること
ができるデータ伝送装置およびデータ伝送装置制御方法
を提供することを目的としている。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに提案する、本発明のデータ伝送装置は、カード型電
子機器との間でデータを転送するデータ伝送装置であ
り、上記カード型電子機器のインタフェース規格を判別
する判別手段と、プログラムにより所望の論理回路に構
成されるインタフェース回路と、上記論理回路を構成す
るためのプログラムを格納する格納手段と、上記判別手
段の判別結果に基づいて上記格納手段に格納されたプロ
グラムを選択し、選択されたプログラムを上記インタフ
ェース回路に転送して論理回路を構成する制御手段と、
上記判別結果に基づいて制御される電圧を上記カード型
電子機器に供給する電源部とを備えることを特徴とする
ものである。
めに提案する、本発明のデータ伝送装置は、カード型電
子機器との間でデータを転送するデータ伝送装置であ
り、上記カード型電子機器のインタフェース規格を判別
する判別手段と、プログラムにより所望の論理回路に構
成されるインタフェース回路と、上記論理回路を構成す
るためのプログラムを格納する格納手段と、上記判別手
段の判別結果に基づいて上記格納手段に格納されたプロ
グラムを選択し、選択されたプログラムを上記インタフ
ェース回路に転送して論理回路を構成する制御手段と、
上記判別結果に基づいて制御される電圧を上記カード型
電子機器に供給する電源部とを備えることを特徴とする
ものである。
【００１５】また、上記の課題を解決するために提案す
る、本発明のデータ伝送装置制御方法は、カード型電子
機器との間でデータを転送するデータ伝送装置の制御方
法であり、上記カード型電子機器がデータ伝送装置に装
着されたことを検出し、そのインタフェース規格を判別
する判別工程と、上記判別工程の判別結果に基づいて、
プログラム格納手段からプログラムを選択し、選択され
たプログラムをインタフェース回路に転送して論理回路
を構成する制御工程と、上記カード型電子機器に供給さ
れる電源電圧を、上記判別結果に基づいて制御する電源
制御工程とからなることを特徴とするものである。
る、本発明のデータ伝送装置制御方法は、カード型電子
機器との間でデータを転送するデータ伝送装置の制御方
法であり、上記カード型電子機器がデータ伝送装置に装
着されたことを検出し、そのインタフェース規格を判別
する判別工程と、上記判別工程の判別結果に基づいて、
プログラム格納手段からプログラムを選択し、選択され
たプログラムをインタフェース回路に転送して論理回路
を構成する制御工程と、上記カード型電子機器に供給さ
れる電源電圧を、上記判別結果に基づいて制御する電源
制御工程とからなることを特徴とするものである。
【００１６】上記のデータ伝送装置およびデータ伝送装
置制御方法によれば、使用するカード型電子機器のイン
タフェースに応じてインタフェース部の論理回路構成を
変更でき、種々のインタフェースのカード型電子機器を
互換使用することができるようになる。
置制御方法によれば、使用するカード型電子機器のイン
タフェースに応じてインタフェース部の論理回路構成を
変更でき、種々のインタフェースのカード型電子機器を
互換使用することができるようになる。
【００１７】このため、本発明をパーソナルコンピュー
タ等の情報機器に適用すれば、種々のＰＣカードをスロ
ットに差し替えて互換使用することが可能になり、しか
もソフトウエアを介さずに信号処理を行うため、インタ
フェース部が本来有している最高転送速度で動作するこ
とができる。
タ等の情報機器に適用すれば、種々のＰＣカードをスロ
ットに差し替えて互換使用することが可能になり、しか
もソフトウエアを介さずに信号処理を行うため、インタ
フェース部が本来有している最高転送速度で動作するこ
とができる。
【００１８】
【発明の実施の形態】以下に、本発明のデータ伝送装置
およびデータ伝送装置制御方法の好ましい実施の形態に
ついて図面を参照しながら説明する。ここでは、上記の
データ伝送装置をパーソナルコンピュータに適用して、
ＰＣカードとの間でデータを転送するように構成した場
合を例として説明する。
およびデータ伝送装置制御方法の好ましい実施の形態に
ついて図面を参照しながら説明する。ここでは、上記の
データ伝送装置をパーソナルコンピュータに適用して、
ＰＣカードとの間でデータを転送するように構成した場
合を例として説明する。
【００１９】図１は、本発明のデータ伝送装置の構成を
示すブロック図である。このデータ伝送装置は、ＰＣカ
ード１が装着されるカードソケット２、プログラムに従
って論理構成を変更できる素子であるプログラマブル・
ロジック・デバイス（ＰＬＤ）３、アプリケーションの
実行に関わる回路部分であるバックエンドデバイス４、
このデータ伝送装置の動作を制御するＣＰＵ５、ＰＬＤ
３に供給されるプログラムを格納するＲＯＭ６、ＣＰＵ
５からの制御信号に基づいて出力電圧が制御される電源
回路１３を含んで構成されている。また、上記の各部は
後述する信号線７〜１２により互いに接続されている。
示すブロック図である。このデータ伝送装置は、ＰＣカ
ード１が装着されるカードソケット２、プログラムに従
って論理構成を変更できる素子であるプログラマブル・
ロジック・デバイス（ＰＬＤ）３、アプリケーションの
実行に関わる回路部分であるバックエンドデバイス４、
このデータ伝送装置の動作を制御するＣＰＵ５、ＰＬＤ
３に供給されるプログラムを格納するＲＯＭ６、ＣＰＵ
５からの制御信号に基づいて出力電圧が制御される電源
回路１３を含んで構成されている。また、上記の各部は
後述する信号線７〜１２により互いに接続されている。
【００２０】ＰＣカード１は、パーソナルコンピュータ
等のスロットに装着して種々の機能を付加するための、
いわゆるクレジットカードサイズに構成されたカード型
電子機器である。具体的には、前述したメモリカード、
ＦＡＸ／モデムカード、ハードディスクカード、ＳＣＳ
Ｉ（Small Computer System Interface ）カード、Ｉ／
Ｏカード等である。
等のスロットに装着して種々の機能を付加するための、
いわゆるクレジットカードサイズに構成されたカード型
電子機器である。具体的には、前述したメモリカード、
ＦＡＸ／モデムカード、ハードディスクカード、ＳＣＳ
Ｉ（Small Computer System Interface ）カード、Ｉ／
Ｏカード等である。
【００２１】カードソケット２は、ＰＣカード１をパー
ソナルコンピュータ等に装着して使用するためのスロッ
トを構成する部分である。このカードソケット２には、
いずれも図示していない、ＰＣカード１との間でデータ
を転送したり電源を供給するためのコネクタ部や、ＰＣ
カード１が所定の位置に正しく装着されていることを検
出するための検出スイッチ等が設けられている。
ソナルコンピュータ等に装着して使用するためのスロッ
トを構成する部分である。このカードソケット２には、
いずれも図示していない、ＰＣカード１との間でデータ
を転送したり電源を供給するためのコネクタ部や、ＰＣ
カード１が所定の位置に正しく装着されていることを検
出するための検出スイッチ等が設けられている。
【００２２】ＰＬＤ３は、その論理回路をプログラムに
基づいて構成するＬＳＩであり、ＲＯＭ６に格納された
プログラムをＣＰＵ５の制御により転送（ダウンロー
ド）することにより、回路基板上に実装したまま（オン
ボード）で、その論理回路構成を繰り返し変更できるも
のである。
基づいて構成するＬＳＩであり、ＲＯＭ６に格納された
プログラムをＣＰＵ５の制御により転送（ダウンロー
ド）することにより、回路基板上に実装したまま（オン
ボード）で、その論理回路構成を繰り返し変更できるも
のである。
【００２３】このようなＰＬＤとしては、例えば、フィ
ールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）を
用いることができる。ＦＰＧＡは、チップ上に形成され
た論理ブロックや配線領域を、プログラム素子で接続し
て所望の論理回路を構成するＬＳＩであり、予め形成さ
れたゲートを内部配線で接続して所望の論理回路を構成
する従来のゲートアレイとは異なるものである。上記の
ＦＰＧＡのプログラム素子としては、ＥＥＰＲＯＭやＳ
ＲＡＭのセル等が用いられ、１万ゲート以上の論理回路
を比較的容易に構成することができる。
ールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）を
用いることができる。ＦＰＧＡは、チップ上に形成され
た論理ブロックや配線領域を、プログラム素子で接続し
て所望の論理回路を構成するＬＳＩであり、予め形成さ
れたゲートを内部配線で接続して所望の論理回路を構成
する従来のゲートアレイとは異なるものである。上記の
ＦＰＧＡのプログラム素子としては、ＥＥＰＲＯＭやＳ
ＲＡＭのセル等が用いられ、１万ゲート以上の論理回路
を比較的容易に構成することができる。
【００２４】このＰＬＤ３を、カードソケット２と後述
のバックエンドデバイス４の間に設けることにより、Ｐ
Ｃカード１とデータ処理部をつなぐ、いわゆるカードブ
リッジインタフェースを構成する。これにより、ＰＣカ
ード１のコネクタ部の各ピンは、カードソケット２およ
び信号線７を介してＰＬＤ３と接続される。また、ＰＬ
Ｄ３とバックエンドデバイス４との間のデータの転送
は、信号線１０を介して行われる。このカードブリッジ
インタフェースにより、データの形式を変換して、その
インタフェースが本来有している最高転送速度で、ＰＣ
カード１とバックエンドデバイス４をブリッジすること
ができる。
のバックエンドデバイス４の間に設けることにより、Ｐ
Ｃカード１とデータ処理部をつなぐ、いわゆるカードブ
リッジインタフェースを構成する。これにより、ＰＣカ
ード１のコネクタ部の各ピンは、カードソケット２およ
び信号線７を介してＰＬＤ３と接続される。また、ＰＬ
Ｄ３とバックエンドデバイス４との間のデータの転送
は、信号線１０を介して行われる。このカードブリッジ
インタフェースにより、データの形式を変換して、その
インタフェースが本来有している最高転送速度で、ＰＣ
カード１とバックエンドデバイス４をブリッジすること
ができる。
【００２５】バックエンドデバイス４は、データの制御
に関わる部分（フロントエンド）に対して、アプリケー
ションの実行等に関わる回路部分を指している。ここで
は、バスラインに接続されたＬＳＩ中の、バス側の部分
に対してアプリケーションの実行等に関わる回路が構成
されている部分をも指している。
に関わる部分（フロントエンド）に対して、アプリケー
ションの実行等に関わる回路部分を指している。ここで
は、バスラインに接続されたＬＳＩ中の、バス側の部分
に対してアプリケーションの実行等に関わる回路が構成
されている部分をも指している。
【００２６】ＣＰＵ５は、このデータ伝送装置のインタ
フェース部全体の動作を制御するものであり、カードソ
ケット２に装着されたＰＣカードの種類を判別し、その
判別結果に基づいてＲＯＭ６からＰＬＤ３に所定のイン
タフェースを設定するためのプログラムをダウンロード
する制御を行う。この判別は、ＰＣカード１がカードソ
ケット２に装着される時に、コネクタ部の特定のピンの
信号を参照することにより行われる。
フェース部全体の動作を制御するものであり、カードソ
ケット２に装着されたＰＣカードの種類を判別し、その
判別結果に基づいてＲＯＭ６からＰＬＤ３に所定のイン
タフェースを設定するためのプログラムをダウンロード
する制御を行う。この判別は、ＰＣカード１がカードソ
ケット２に装着される時に、コネクタ部の特定のピンの
信号を参照することにより行われる。
【００２７】図２は、ＰＣカードの種類判別を行う際に
参照される、判別用の信号を具体的に示している。この
図は、前述の「PC Card Standard」から引用したもので
あり、「16bit PC Card 」規格と「CardBus PC Card 」
規格の判別、および動作電圧の判別を行うためのもので
ある。なお、「PC Card Standard」には、上記判別のた
めの手順等も規定されているが、ここでは省略する。
参照される、判別用の信号を具体的に示している。この
図は、前述の「PC Card Standard」から引用したもので
あり、「16bit PC Card 」規格と「CardBus PC Card 」
規格の判別、および動作電圧の判別を行うためのもので
ある。なお、「PC Card Standard」には、上記判別のた
めの手順等も規定されているが、ここでは省略する。
【００２８】通常６８ピンとされるＰＣカードのコネク
タ部のピンのうち、ピン番号６７番の信号を２０に、ピ
ン番号３６番の信号を２１に、ピン番号５７番の信号を
２２に、ピン番号４３番の信号を２３にそれぞれ示して
いる。また、２４は、上記の２０から２３に示す各ピン
の信号の組み合わせにより判別されるカード規格の種類
を示している。
タ部のピンのうち、ピン番号６７番の信号を２０に、ピ
ン番号３６番の信号を２１に、ピン番号５７番の信号を
２２に、ピン番号４３番の信号を２３にそれぞれ示して
いる。また、２４は、上記の２０から２３に示す各ピン
の信号の組み合わせにより判別されるカード規格の種類
を示している。
【００２９】具体的には、判別条件２５に示すように、
ピン番号６７番と３６番のピンが各々接地（ground）電
位であり、ピン番号５７番と４３番のピンが各々解放
（open）である場合には、「16bit PC Card 」規格であ
ると判別され、ＰＣカードに供給される電源電圧は５Ｖ
とされる。また、判別条件２６に示すように、ピン番号
６７番と５７番のピンが各々接地（ground）電位であ
り、ピン番号３６番と４３番のピンが各々ＣＶＳ１に接
続される場合には、「CardBus PC Card 」規格であると
判別され、ＰＣカードに供給される電源電圧は３．３Ｖ
とされる。
ピン番号６７番と３６番のピンが各々接地（ground）電
位であり、ピン番号５７番と４３番のピンが各々解放
（open）である場合には、「16bit PC Card 」規格であ
ると判別され、ＰＣカードに供給される電源電圧は５Ｖ
とされる。また、判別条件２６に示すように、ピン番号
６７番と５７番のピンが各々接地（ground）電位であ
り、ピン番号３６番と４３番のピンが各々ＣＶＳ１に接
続される場合には、「CardBus PC Card 」規格であると
判別され、ＰＣカードに供給される電源電圧は３．３Ｖ
とされる。
【００３０】このとき、上記のＰＣカード判別用信号
は、ＰＬＤ３から信号線８を介してＣＰＵ５に転送さ
れ、その信号に基づいて選択されたインタフェース設定
用のプログラムが、ＲＯＭ６から信号線１１を介してＰ
ＬＤ３に転送（ダウンロード）される。なお、ＰＬＤ３
のインタフェースが確定した後には、ＣＰＵ５は、この
信号線８によりＰＬＤ３との間で、各種コマンドやステ
イタスを送受してインタフェースの状態を制御する。
は、ＰＬＤ３から信号線８を介してＣＰＵ５に転送さ
れ、その信号に基づいて選択されたインタフェース設定
用のプログラムが、ＲＯＭ６から信号線１１を介してＰ
ＬＤ３に転送（ダウンロード）される。なお、ＰＬＤ３
のインタフェースが確定した後には、ＣＰＵ５は、この
信号線８によりＰＬＤ３との間で、各種コマンドやステ
イタスを送受してインタフェースの状態を制御する。
【００３１】ＲＯＭ６は、ＰＬＤ３をオンボードでプロ
グラムするために必要なプログラムを予め格納している
メモリであり、フラッシュメモリあるいはＳＲＡＭ等を
用いて構成される。ＲＯＭ６に格納されているプログラ
ムは、具体的には、前述したメモリカード、ファクシミ
リ／モデムカード、ハードディスクカード、ＳＣＳＩカ
ード、Ｉ／Ｏカード等のそれぞれに対応するインタフェ
ースを設定するためのものである。
グラムするために必要なプログラムを予め格納している
メモリであり、フラッシュメモリあるいはＳＲＡＭ等を
用いて構成される。ＲＯＭ６に格納されているプログラ
ムは、具体的には、前述したメモリカード、ファクシミ
リ／モデムカード、ハードディスクカード、ＳＣＳＩカ
ード、Ｉ／Ｏカード等のそれぞれに対応するインタフェ
ースを設定するためのものである。
【００３２】信号線７および１０は、カードソケット２
に装着されたＰＣカード１と、このデータ伝送装置の間
でデータを転送するためのバスであり、例えば、ＰＣＩ
（Peripheral Component Interconnect ）バス等として
構成される。カードソケット２とインタフェース部を構
成するＰＬＤ３との間の信号線７、およびＰＬＤ３とバ
ックエンドデバイス４との間の信号線１０は、ハードウ
エアで固定的に構成されているものである。しかし、上
述のように、ＰＬＤ３をプログラムし直すことにより、
インタフェースが異なるＰＣカード１がカードソケット
２に装着されても、転送されるデータの形式を変換し
て、そのインタフェースが本来備えている最高転送速度
で動作させることができる。
に装着されたＰＣカード１と、このデータ伝送装置の間
でデータを転送するためのバスであり、例えば、ＰＣＩ
（Peripheral Component Interconnect ）バス等として
構成される。カードソケット２とインタフェース部を構
成するＰＬＤ３との間の信号線７、およびＰＬＤ３とバ
ックエンドデバイス４との間の信号線１０は、ハードウ
エアで固定的に構成されているものである。しかし、上
述のように、ＰＬＤ３をプログラムし直すことにより、
インタフェースが異なるＰＣカード１がカードソケット
２に装着されても、転送されるデータの形式を変換し
て、そのインタフェースが本来備えている最高転送速度
で動作させることができる。
【００３３】信号線８は、ＰＬＤ３からＰＣカード判別
用の信号をＣＰＵ５に転送するためのものである。ま
た、インタフェースが確定した後には、ＣＰＵ５がＰＬ
Ｄ３との間で各種コマンドやステイタスをやりとりし
て、インタフェースの状態を制御するために使用され
る。
用の信号をＣＰＵ５に転送するためのものである。ま
た、インタフェースが確定した後には、ＣＰＵ５がＰＬ
Ｄ３との間で各種コマンドやステイタスをやりとりし
て、インタフェースの状態を制御するために使用され
る。
【００３４】信号線９および１１は、ＲＯＭ６に予め格
納されているインタフェース設定用のプログラムを、Ｃ
ＰＵ５の制御に基づいてＰＬＤ３にダウンロードする際
に使用される。
納されているインタフェース設定用のプログラムを、Ｃ
ＰＵ５の制御に基づいてＰＬＤ３にダウンロードする際
に使用される。
【００３５】信号線１２は、ＣＰＵ５が、ＰＣカード１
に供給される電源電圧を制御するための制御信号を電源
回路１３に送るために使用される。
に供給される電源電圧を制御するための制御信号を電源
回路１３に送るために使用される。
【００３６】電源回路１３は、ＰＣカード１に電源を供
給するためのものである。この電源回路１３から出力さ
れる電源電圧１４は、上述のようにＣＰＵ５から信号線
１３を介して送られる制御信号により制御される。具体
的には、前述したカード判別用の信号に基づいて、３．
３Ｖまたは５Ｖに設定される。
給するためのものである。この電源回路１３から出力さ
れる電源電圧１４は、上述のようにＣＰＵ５から信号線
１３を介して送られる制御信号により制御される。具体
的には、前述したカード判別用の信号に基づいて、３．
３Ｖまたは５Ｖに設定される。
【００３７】次に、図１の構成を有するデータ伝送装置
の動作について、図３のフローチャートに基づいて説明
する。
の動作について、図３のフローチャートに基づいて説明
する。
【００３８】このデータ伝送装置は、電源が投入（オ
ン）されると、ステップＳＴ１に示すように、まずＰＬ
Ｄ３の初期化を行う。この初期化は、ＲＯＭ６に格納さ
れている初期状態設定用のプログラムをダウンロードす
ることにより行われる。なお、ＰＬＤ３は、電源投入後
には、ＰＣカード１がカードソケット２に装着されたこ
とを検出する機能を除いて動作しない（いわゆるスリー
プモード）ようにプログラムされる。
ン）されると、ステップＳＴ１に示すように、まずＰＬ
Ｄ３の初期化を行う。この初期化は、ＲＯＭ６に格納さ
れている初期状態設定用のプログラムをダウンロードす
ることにより行われる。なお、ＰＬＤ３は、電源投入後
には、ＰＣカード１がカードソケット２に装着されたこ
とを検出する機能を除いて動作しない（いわゆるスリー
プモード）ようにプログラムされる。
【００３９】ステップＳＴ２では、ＰＣカード１がスロ
ット内のカードソケット２に装着されたかどうかを監視
している。ＰＣカード１が装着されたことは、カードソ
ケット２に設けられているカード検出用スイッチにより
検出される。そして、ＰＣカード１が装着されたことが
検出されると、ステップＳＴ３に進む。
ット内のカードソケット２に装着されたかどうかを監視
している。ＰＣカード１が装着されたことは、カードソ
ケット２に設けられているカード検出用スイッチにより
検出される。そして、ＰＣカード１が装着されたことが
検出されると、ステップＳＴ３に進む。
【００４０】ステップＳＴ３では、カードソケット２に
装着されたＰＣカード１に供給すべき電源電圧が判断さ
れる。電源電圧が３．３Ｖであると判断されたときには
ステップＳＴ４に進み、５Ｖであると判断されたときに
はステップＳＴ５に進む。
装着されたＰＣカード１に供給すべき電源電圧が判断さ
れる。電源電圧が３．３Ｖであると判断されたときには
ステップＳＴ４に進み、５Ｖであると判断されたときに
はステップＳＴ５に進む。
【００４１】ステップＳＴ４およびステップＳＴ５で
は、電源回路１３が供給する電源電圧が設定され、以下
の処理が行われる。
は、電源回路１３が供給する電源電圧が設定され、以下
の処理が行われる。
【００４２】ステップＳＴ６では、カードソケット２に
装着されたＰＣカード１のインタフェースが判別され
る。この判別は、前述したように、ＰＣカード１がカー
ドソケット２に装着される時に、コネクタ部の特定のピ
ンの信号を参照することにより行われる。ここで、ＰＣ
カード１のインタフェースが、「CardBus PC Card 」規
格であると判断されたときにはステップＳＴ７に進み、
「16bit PC Card 」規格であると判断されたときにはス
テップＳＴ１２に進む。なお、「16bit PC Card」規格
と判断されたＰＣカード１は、ＰＬＤ３の論理回路構成
（コンフィグレーション）が、別のインタフェース用に
設定し直されるまでは、「16bit PC Card」規格のイン
タフェースを保持しており、このインタフェースによ
り、インタフェース設定用プログラムの読み込み（ダウ
ンロード）等の動作を行う。
装着されたＰＣカード１のインタフェースが判別され
る。この判別は、前述したように、ＰＣカード１がカー
ドソケット２に装着される時に、コネクタ部の特定のピ
ンの信号を参照することにより行われる。ここで、ＰＣ
カード１のインタフェースが、「CardBus PC Card 」規
格であると判断されたときにはステップＳＴ７に進み、
「16bit PC Card 」規格であると判断されたときにはス
テップＳＴ１２に進む。なお、「16bit PC Card」規格
と判断されたＰＣカード１は、ＰＬＤ３の論理回路構成
（コンフィグレーション）が、別のインタフェース用に
設定し直されるまでは、「16bit PC Card」規格のイン
タフェースを保持しており、このインタフェースによ
り、インタフェース設定用プログラムの読み込み（ダウ
ンロード）等の動作を行う。
【００４３】ステップＳＴ７では、ＰＬＤ３が「Memory
-Only 」規格のコンフィギュレーションにされる。この
設定は、前述したように、ＣＰＵ５が、ＲＯＭ６に予め
格納されているインタフェース設定用のプログラムを、
カードソケット２に装着されたＰＣカードの種類の判別
結果に基づいて選択し、信号線９を介してＰＬＤ３にダ
ウンロードすることにより行われる。
-Only 」規格のコンフィギュレーションにされる。この
設定は、前述したように、ＣＰＵ５が、ＲＯＭ６に予め
格納されているインタフェース設定用のプログラムを、
カードソケット２に装着されたＰＣカードの種類の判別
結果に基づいて選択し、信号線９を介してＰＬＤ３にダ
ウンロードすることにより行われる。
【００４４】ステップＳＴ８では、ＰＣカード１のＣＩ
Ｓ（Card Information Structure）が読み込まれる。こ
のＣＩＳは、ＰＣカード１の属性情報であり、その種類
や容量，アクセスの仕方，コンフィギュレーション等の
情報が格納されている。
Ｓ（Card Information Structure）が読み込まれる。こ
のＣＩＳは、ＰＣカード１の属性情報であり、その種類
や容量，アクセスの仕方，コンフィギュレーション等の
情報が格納されている。
【００４５】ステップＳＴ９では、ＰＣカード１が「I/
O and Memory」規格のカードであるかどうかが判断され
る。ＰＣカード１が「I/O and Memory」規格のカードで
あると判断されたときにはステップＳＴ１０に進み、そ
うでないときには処理を終了する。
O and Memory」規格のカードであるかどうかが判断され
る。ＰＣカード１が「I/O and Memory」規格のカードで
あると判断されたときにはステップＳＴ１０に進み、そ
うでないときには処理を終了する。
【００４６】ステップＳＴ１０では、ＰＬＤ３が「I/O
and Memory」規格用に論理回路構成設定（コンフィギュ
レーション）し直される。
and Memory」規格用に論理回路構成設定（コンフィギュ
レーション）し直される。
【００４７】ステップＳＴ１１では、ＰＣカード１のＣ
ＣＯＲ（Card Configuration Option registor）がコン
フィギュレーションし直される。
ＣＯＲ（Card Configuration Option registor）がコン
フィギュレーションし直される。
【００４８】一方、ステップＳＴ６で、ＰＣカード１が
「16bit PC Card 」規格であると判断されたときにはス
テップＳＴ１２に進み、ＰＬＤ３が「CardBus 」規格用
にコンフィギュレーションされる。
「16bit PC Card 」規格であると判断されたときにはス
テップＳＴ１２に進み、ＰＬＤ３が「CardBus 」規格用
にコンフィギュレーションされる。
【００４９】そして、ステップＳＴ１３で、ＰＣカード
１のコンフィギュレーションレジスタが読まれ、ステッ
プＳＴ１４でベースレジスタが設定される。
１のコンフィギュレーションレジスタが読まれ、ステッ
プＳＴ１４でベースレジスタが設定される。
【００５０】そして、ステップＳＴ１５で、ＰＬＤ３が
アプリケーションに最適な構成となるようにコンフィギ
ュレーションし直され、処理を終了する。
アプリケーションに最適な構成となるようにコンフィギ
ュレーションし直され、処理を終了する。
【００５１】以上の処理が終了すると、ＰＣカード１の
機能が活性化されて動作状態になる。
機能が活性化されて動作状態になる。
【００５２】このデータ伝送装置は、電源がオンされて
いる間は、ステップＳＴ１６に示すように、ＰＣカード
１がスロットのカードソケット２に装着されているかど
うかを常時監視しており、ＰＣカード１がカードソケッ
ト２から抜かれたことを検出すると、ステップＳＴ１７
に進む。そして、ステップＳＴ１７では、実行中のアプ
リケーションを終了させる処理を行い、ステップＳＴ１
に戻り、再びＰＣカード１が装着されるのを待つ。
いる間は、ステップＳＴ１６に示すように、ＰＣカード
１がスロットのカードソケット２に装着されているかど
うかを常時監視しており、ＰＣカード１がカードソケッ
ト２から抜かれたことを検出すると、ステップＳＴ１７
に進む。そして、ステップＳＴ１７では、実行中のアプ
リケーションを終了させる処理を行い、ステップＳＴ１
に戻り、再びＰＣカード１が装着されるのを待つ。
【００５３】なお、以上では、本発明のデータ伝送装置
およびデータ伝送装置制御方法をパーソナルコンピュー
タに適用して、ＰＣカードとの間でデータを転送するよ
うに構成した場合を例として説明したが、本発明の適用
対象は、パーソナルコンピュータおよびＰＣカードに限
定されるものではなく、インタフェースが異なる情報機
器間でデータを転送するデータ伝送装置に広く適用可能
であることはもちろんである。
およびデータ伝送装置制御方法をパーソナルコンピュー
タに適用して、ＰＣカードとの間でデータを転送するよ
うに構成した場合を例として説明したが、本発明の適用
対象は、パーソナルコンピュータおよびＰＣカードに限
定されるものではなく、インタフェースが異なる情報機
器間でデータを転送するデータ伝送装置に広く適用可能
であることはもちろんである。
【００５４】
【発明の効果】本発明のデータ伝送装置およびデータ伝
送装置制御方法は、インタフェース部をＰＬＤ（プログ
ラマブル・ロジック・デバイス）を用いて構成し、イン
タフェース毎にＰＬＤをプログラムし直すようにしたた
め、異なるインタフェースに対応できるデータ伝送装置
を提供できる。
送装置制御方法は、インタフェース部をＰＬＤ（プログ
ラマブル・ロジック・デバイス）を用いて構成し、イン
タフェース毎にＰＬＤをプログラムし直すようにしたた
め、異なるインタフェースに対応できるデータ伝送装置
を提供できる。
【００５５】このため、ソフトウエア上で信号処理を行
う必要がなくなり、インタフェース部が本来有している
転送速度で動作することができ、さらに、コネクタ部の
ピンに対して新たな信号の割当が行われた場合にも、イ
ンタフェース部のＰＬＤをプログラムし直すことにより
対処できるため、回路規模が大きくなることも避けるこ
とができる。
う必要がなくなり、インタフェース部が本来有している
転送速度で動作することができ、さらに、コネクタ部の
ピンに対して新たな信号の割当が行われた場合にも、イ
ンタフェース部のＰＬＤをプログラムし直すことにより
対処できるため、回路規模が大きくなることも避けるこ
とができる。
【００５６】本発明のデータのデータ伝送装置を、パー
ソナルコンピュータ等に適用すれば、インタフェースが
異なる種々のＰＣカードをスロットに差し替えて互換使
用することができるようになる。
ソナルコンピュータ等に適用すれば、インタフェースが
異なる種々のＰＣカードをスロットに差し替えて互換使
用することができるようになる。
【図１】本発明のデータ伝送装置の主要部の構成を示す
ブロック図である。
ブロック図である。
【図２】ＰＣカード判別用の信号を示す図である。
【図３】図１のデータ伝送装置のインタフェースの設定
を変更する手順を示すフローチャートである。
を変更する手順を示すフローチャートである。
【図４】各種のＰＣカードの各種インタフェースを具体
的に示す図である。
的に示す図である。
１ ＰＣカード、 ２ カードソケット、 ３ プログ
ラマブル・ロジック・デバイス（ＰＬＤ）、 ４ バッ
クエンドデバイス、 ５ ＣＰＵ、 ６ ＲＯＭ、
７，８，９，１０，１１，１２ 信号線、 １３ 電源
回路、 １４ 電源電圧
ラマブル・ロジック・デバイス（ＰＬＤ）、 ４ バッ
クエンドデバイス、 ５ ＣＰＵ、 ６ ＲＯＭ、
７，８，９，１０，１１，１２ 信号線、 １３ 電源
回路、 １４ 電源電圧
Claims (3)
- 【請求項１】 カード型電子機器との間でデータを転送
するデータ伝送装置であって、 上記カード型電子機器のインタフェース規格を判別する
判別手段と、 プログラムにより所望の論理回路に構成されるインタフ
ェース回路と、 上記論理回路を構成するためのプログラムを格納する格
納手段と、 上記判別手段の判別結果に基づいて上記格納手段に格納
されたプログラムを選択し、選択されたプログラムを上
記インタフェース回路に転送して論理回路を構成する制
御手段と、 上記判別結果に基づいて制御される電圧を上記カード型
電子機器に供給する電源部とを備えることを特徴とする
データ伝送装置。 - 【請求項２】 上記インタフェース回路は、フィールド
プログラマブルゲートアレイにより構成されることを特
徴とする請求項１記載のデータ伝送装置。 - 【請求項３】 カード型電子機器との間でデータを転送
するデータ伝送装置の制御方法であって、 上記カード型電子機器がデータ伝送装置に装着されたこ
とを検出し、そのインタフェース規格を判別する判別工
程と、 上記判別工程の判別結果に基づいて、プログラム格納手
段からプログラムを選択し、選択されたプログラムをイ
ンタフェース回路に転送して論理回路を構成する制御工
程と、 上記カード型電子機器に供給される電源電圧を、上記判
別結果に基づいて制御する電源制御工程とからなること
を特徴とするデータ伝送装置制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8331280A JPH10171744A (ja) | 1996-12-11 | 1996-12-11 | データ伝送装置およびデータ伝送装置制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8331280A JPH10171744A (ja) | 1996-12-11 | 1996-12-11 | データ伝送装置およびデータ伝送装置制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10171744A true JPH10171744A (ja) | 1998-06-26 |
Family
ID=18241928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8331280A Withdrawn JPH10171744A (ja) | 1996-12-11 | 1996-12-11 | データ伝送装置およびデータ伝送装置制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10171744A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002035383A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機 |
| JP2002035353A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機 |
| JP2005275742A (ja) * | 2004-03-24 | 2005-10-06 | Fujitsu Ltd | 下位装置およびプロビジョニング支援方法 |
| US7257954B2 (en) | 2001-09-25 | 2007-08-21 | Daikin Industries, Ltd. | Function switching method, function switching apparatus, data storage method, data storage apparatus, device, and air conditioner |
| JP2009520291A (ja) * | 2005-12-20 | 2009-05-21 | トムソン ライセンシング | プログラマブル回路にコンフィギュレーションファイルをダウンロードする方法及び当該コンポーネントを有する装置 |
-
1996
- 1996-12-11 JP JP8331280A patent/JPH10171744A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002035383A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機 |
| JP2002035353A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機 |
| US7257954B2 (en) | 2001-09-25 | 2007-08-21 | Daikin Industries, Ltd. | Function switching method, function switching apparatus, data storage method, data storage apparatus, device, and air conditioner |
| JP2005275742A (ja) * | 2004-03-24 | 2005-10-06 | Fujitsu Ltd | 下位装置およびプロビジョニング支援方法 |
| JP4522730B2 (ja) * | 2004-03-24 | 2010-08-11 | 富士通株式会社 | 下位装置およびプロビジョニング支援方法 |
| JP2009520291A (ja) * | 2005-12-20 | 2009-05-21 | トムソン ライセンシング | プログラマブル回路にコンフィギュレーションファイルをダウンロードする方法及び当該コンポーネントを有する装置 |
| US9037673B2 (en) | 2005-12-20 | 2015-05-19 | Thomson Licensing | Method for downloading a configuration file in a programmable circuit, and apparatus comprising said component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6738834B1 (en) | System for reconfiguring a peripheral device using configuration residing on the peripheral device by electronically simulating a physical disconnection and reconnection to a host device | |
| US8554959B2 (en) | Apparatus and methods for communicating with programmable devices | |
| US6973658B2 (en) | Reconfigurable communication interface and method therefor | |
| US5628028A (en) | Reprogrammable PCMCIA card and method and apparatus employing same | |
| US8037229B2 (en) | Combination non-volatile memory and input-output card with direct memory access | |
| US5615344A (en) | Apparatus used to interface a peripheral device to a computer employing a reconfigurable interface circuit | |
| US7506087B2 (en) | Method for configuring a Peripheral Component Interconnect Express (PCIE) | |
| JP4649009B2 (ja) | カードインタフェースを備えた情報処理装置、同装置に装着可能なカード型電子機器、及び同装置におけ動作モード設定方法 | |
| JP2007518160A (ja) | モジュール間の直接メモリアクセスを用いるマルチモジュール回路カード | |
| US7249213B2 (en) | Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements | |
| CN116450549A (zh) | 安全数字卡的方法、闪存控制器以及电子装置 | |
| US20070067539A1 (en) | Enhanced CCID circuits and systems utilizing USB and PCI functions | |
| US6851014B2 (en) | Memory device having automatic protocol detection | |
| US7930535B1 (en) | Method and apparatus for loading configuration data | |
| JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
| US6016549A (en) | Peripheral unit having at least two sequencer circuits configured to control data transfers for power saving | |
| EP1530757B1 (en) | Usb device | |
| US20060143319A1 (en) | Method of establishing communication between a usb device and a host | |
| JPH10171744A (ja) | データ伝送装置およびデータ伝送装置制御方法 | |
| TW200805139A (en) | Memory card and memory card control changeover method | |
| US20030084257A1 (en) | Flash emulator | |
| US20050044297A1 (en) | Memory device operable with a plurality of protocols | |
| US20040024929A1 (en) | System and method for controlling communication on a signal bus | |
| US20050086414A1 (en) | Integrated circuit capable of working with multiple bus interface standards |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |