CN109791421B - 时间仲裁电路 - Google Patents

时间仲裁电路 Download PDF

Info

Publication number
CN109791421B
CN109791421B CN201780044137.9A CN201780044137A CN109791421B CN 109791421 B CN109791421 B CN 109791421B CN 201780044137 A CN201780044137 A CN 201780044137A CN 109791421 B CN109791421 B CN 109791421B
Authority
CN
China
Prior art keywords
clock signal
comparator
time
arbitration circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780044137.9A
Other languages
English (en)
Other versions
CN109791421A (zh
Inventor
M.高基
J-L.马佐耶尔
N.高基
F.盖里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Time Tracing Technology
Original Assignee
Time Tracing Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Time Tracing Technology filed Critical Time Tracing Technology
Publication of CN109791421A publication Critical patent/CN109791421A/zh
Application granted granted Critical
Publication of CN109791421B publication Critical patent/CN109791421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/097—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a comparator for comparing the voltages obtained from two frequency to voltage converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

时间仲裁电路(1)包括：比较器(2)，包括至少第一和第二输入，并被配置为提供与存在于第一和第二输入上的信号(C1，C2)的同步状态相关的至少第一数据项(D)，时钟信号发生器(G)，连接到时间仲裁电路(1)的输出端子(O)，并传递输出时钟信号(CO)，控制电路(3)，被配置为根据来自比较器(2)的第一数据项(D)启用或禁用输出端子上的输出时钟信号(CO)的传递，并且根据第一数据项(D)可能传递与同步状态相关的数据，比较器的第一和第二输入连接到时间仲裁电路(1)的第一和第二输入端子(I1，I2)，该时间仲裁电路(1)被设计成连接到传递第一和第二时钟信号(C1，C2)的第一和第二源(S1，S2)。

Description

时间仲裁电路
技术领域
本发明涉及一种传递时钟信号的时间仲裁电路。
背景技术
当前大量的电子设备包括时基(time base)，该时基经由例如时间码(time code)来定义电子设备内的时间。然而，特别就其准确性而言，这个时基并不完美。根据时基的质量，后者可能以随机方式每天漂移几秒，例如根据天气条件和/或其附近环境中的振动。如果漂移很小并且提供电子设备保持自主和隔离，这一点不会引起任何实际问题。
另一方面，在计算机网络中，确保相互通信的不同计算系统的时基的同步特别重要。良好的时间管理对于数据库中的事务的管理，或者更一般地说，对于监控计算机网络中的动作特别有用甚至是至关重要的。这就是为什么在大量的计算机网络中，时间由强加参考“网络时间”的信号固定。
在许多活动领域，有必要具有安全的(secured)时钟信号，以确保所执行的不同动作符合结构、行业或组织的正确运行。
这个安全的时钟信号对于保护存在于国家或地方领土上的计算机网络或时间码分配系统是极其重要的。这样，几个不同的实体可以相互交互，同时能够按时间顺序知道已经执行了哪些动作。事实证明，掌握时间分配也非常重要，例如在空中交通管制、铁路运输、银行交易安全或与电力传输相关的基础设施管理领域。
这个安全的时钟信号可以有利地用于参考时间的分配，该参考时间可以是例如表示法定时间(legal time)的时间的形式。法定时间由严格定义的装备来定义，例如天文台，根据这个法定时间以安全的方式分配参考时间是有利的。
为了保证一定的安全等级，重要的是要验证传输的时间，以识别提供参考所涉及的组件之一出现故障的风险，或者检测可能的恶意动作。
发明内容
本发明的一个目的在于纠正这些缺点，并提供一种时间仲裁电路，该电路能够确保传递更安全的时钟信号。
为此，时间仲裁电路包括：
比较器，包括至少第一和第二输入，并被配置为提供与存在于第一和第二输入上的信号的同步状态相关的至少一个数据项，
时钟信号发生器，连接到仲裁电路的输出端子并传递输出时钟信号，
控制电路，被配置为根据来自比较器的第一数据项启用或禁用输出端子上的输出时钟信号的传递和/或根据第一数据项传递与同步状态相关的数据，
比较器的第一输入连接到仲裁电路的第一输入端子，该仲裁电路的第一输入端子被设计成连接到传递第一时钟信号的第一源，
比较器的第二输入被设计成连接到传递第二时钟信号的第二源。
附图说明
从以下仅出于非限制性示例目的给出并在附图中表示的本发明的特定实施例的描述中，其他优点和特征将变得更加清楚，其中：
图1以示意性方式示出了具有一个外部同步源和一个内部同步源的时间仲裁电路的实施例，
图2以示意性方式示出了具有两个外部同步源的时间仲裁电路的实施例，
图3以示意性方式示出了具有两个外部同步源和一个内部同步源的时间仲裁电路的实施例，
图4以示意性方式示出了比较器的特定实施例，
图5以示意性方式示出了具有三个外部同步源的时间仲裁电路的实施例，
图6以示意性方式示出了具有三个外部同步源和处理电路的时间仲裁电路的实施例。
具体实施方式
如图1至图6所示，时间仲裁电路1包括比较器2，该比较器2被提供具有至少第一和第二输入。比较器2被配置为比较施加在不同输入(例如第一、第二以及第三输入(如果适用))上的信号，并且提供表示存在于不同输入上的信号之间的同步状态的第一数据项D。
比较器2使施加在输入上的不同时间信号能够被比较，以便检测后者是否同步。如果信号是同步的，仲裁电路1可以断定源正在完美运行，并且信号的传输是正确的。另一方面，如果至少一个信号不同步，仲裁电路可以断定其中一个源存在故障或者是恶意动作的目标。
输入和/或输出上的时钟信号可以以时间码或时间协议的形式表示。待分析的时钟信号可以由被称为TOD(代表当日时间(Time Of Day))的第一信号和被称为PPS(代表脉冲每秒(Pulse Per Second))的第二信号组成。对信号的比较可以被分解为针对分量中的每个分量的两个比较。然而，由于不一致性和/或偏差更容易检测，与第一信号相关联的临界性低于与第二信号相关联的临界性。被称为PPS的信号可以被用来定义仲裁电路的精度。漂移的检测可以例如基于上升沿来执行。
当时钟信号包括几个分量时，提供被配置为提供第一数据项D的比较器是有利的，该第一数据项D包括关于要比较的不同信号的每个分量或者一个或多个分量的同步的数据。
时间仲裁电路1包括时钟信号发生器G。时钟信号发生器G将向时间仲裁电路1的输出端子O提供输出时钟信号CO。时钟信号发生器G在时间仲裁电路1内部，该时间仲裁电路1能够保护时钟信号发生器G抵抗恶意动作。时钟信号发生器G的质量定义了它的性能等级，特别是由时间仲裁电路传递的信号CO的质量，例如电路1提供的时间的质量。
在特权实施例中，时钟信号发生器G由石英振荡器形成，例如TCXO型石英振荡器或OCXO型石英振荡器。作为变体，发生器可以由原子微振荡器形成，优选地由铷或铯原子微振荡器制成。
TCXO石英振荡器是温度补偿式振荡器，因此即使外部介质的温度变化，也能确保频率稳定性。频率稳定性根据外部温度通过监控电子石英振荡器的运行温度来获得。这种振荡器的运行范围由-20℃到70℃之间组成。这种振荡器的频率稳定性在几ppm的范围内。
OCXO石英振荡器是恒温控制式振荡器，其被配置为向振荡器传递固定的和规定的温度。这样，振荡器与外部介质的变化绝缘，这使与外部温度的变化相关联的频率变化能够被减少甚至消除。这种振荡器的运行范围由-20℃到70℃之间组成。对于呈现出最佳性能的设备，这种振荡器的频率稳定性大约是几个10-8，或甚至是几个10-9。
原子微振荡器对他们来说利用了某些化学元素几乎不变的物理特性，以便以非常稳定的频率产生时钟信号。原子微振荡器可以由铷或铯原子微振荡器制成。这种振荡器的运行范围由-40℃到80℃之间组成。对于呈现出最佳性能的设备，这种振荡器的最小频率稳定性大约为几个10-10或几个10-12。
作为变体，也可以使用性能不如上述振荡器的振荡器。然后有必要以规则的方式将这个振荡器与参考信号同步。发生器G的质量有利地与信号CO上所要求的性能相关联。根据用户的要求，可以设想发生器G的性能的下降。
时钟信号发生器G将在仲裁电路1的输出O上传递时钟信号Ci。该时钟信号以高等级的可靠性传递，因为它源自仲裁电路1内部的发生器。当发生器G没有被伺服控制(servo-controlled)到另一源S或与另一源S同步时，时钟信号发生器的质量根据用户的要求(即根据持续固定的时间段内对强加在可接受的漂移上的约束)来定义。以有利的方式，发生器G呈现的性能等级至少等于外部同步源的最小性能等级。
时间仲裁电路1还包括控制电路3。控制电路3在输入上从比较器2接收第一数据项D。控制电路3可以被配置成根据第一数据项D的状态启用或禁用源自时钟信号发生器G的输出时钟信号CO的传递。除信号CO之外或代替信号CO，控制电路3还可以向用户传递数据。该数据取决于比较器2提供的第一数据项D，即使控制电路3已经决定启用或禁用输出时钟信号CO的传递。
控制电路3可以由微控制器、可编程逻辑电路(例如现场可编程门阵列(FieldProgrammable Gate Array，FPGA)类型)或硬连线逻辑器件形成。
在特定实施例中，控制电路3包括连接在时钟信号发生器G的输出和仲裁电路的输出之间的开关，以便启用或禁用输出时钟信号CO的传递。控制电路3根据比较器2提供的数据启用或禁用输出时钟信号的传递。换句话说，信号CO等于信号Ci或者为零。作为变体，信号CO还可以包括其他数据，例如关于仲裁电路的运行模式的指示、关于同步信号的状态的指示，以及特别是解释电路1由于其同步源之一不同步而以不确定模式运行的指示。
将第一数据项D提供为通过测量施加在比较器2的第一输入上的信号和施加在比较器2的第二输入上的信号之间的时间差来获得是特别有利的。因此，比较器2被配置为测量施加在其第一和第二输入上的信号之间的时间差。这个时间差通常大约是几分之一秒。如果信号包括几个分量，比较器2可以被配置为测量几个分量或每个分量的时间差。
作为可与先前实施例组合的变体，比较器2或控制电路3可被配置为计算时间差的变化或时间差在预先定义的时间段内的变化率。
第一信号源S1可以以不同的方式形成，例如由单向源形成。在第一实施例中，第一源是卫星同步源，并且时间仲裁电路经由其第一输入I1连接到全球导航卫星系统(GlobalNavigation Satellite System，GNSS)类型的接收器。根据实施例，接收器可以使用单个卫星定位系统，诸如GPS、GLONASS、GALILEO或BEIDU系统。作为变体，可以将接收器提供为能够同时使用上述提及的卫星定位系统当中的几个卫星定位系统。以有利的方式，仲裁电路与源自一个或多个卫星的信号同步。
在另一实施例中，第一源S1是网络时间协议(Network Time Protocol，NTP)。该协议传递使时钟能够从参考服务器同步的参考时间。同步信号C1施加在第一输入I1上。
在另一实施例中，第一源S1是精确时间协议(Precision Time Protocol，PTP)。该协议构成先前协议的变体。该协议是根据主时钟和从时钟的原理建立的。充当时间参考的主时钟称为“参考时钟”。它的时间与被称为全球时钟的时钟同步(经由GPS、NTP等)。同步信号C1施加在第一输入I1上。
在又一实施例中，第一源S1再次是源自原子钟的电子信号。
还可以将第一源S1提供为通过无线电波发射信号(例如通过无线电波发射时间信号)的源。
出于示例目的，控制电路3可以被配置成在一小时的时间段内在施加在第一和第二输入上的信号之间允许1％的偏差。如果比较器检测到偏差小于1％，它认为信号是同步的。另一方面，如果控制电路3检测到偏差大于1％，则认为信号不同步，并且控制电路3执行动作。在一个信号相对于另一个信号的漂移发生得非常快时，即使在绝对值上时间漂移还没有达到预先定义的阈值，这些信号被认为是不同步的。
以有利的方式，如果一个信号相对于另一个信号的漂移非常快，则控制电路3被配置成进行动作，例如发送关于信号的漂移或漂移率的数据和/或阻止信号发生器G相对于施加在输入上的同步源之一同步。控制电路3还被配置成监控在预先定义的时间段内第一和第二源之间的偏差的变化。如果在预先定义的时间段结束时，控制电路认为漂移率太高，则时钟信号发生器G保持非伺服控制模式。
在图1所示的特定实施例中，时钟信号发生器G连接到比较器2的第二输入。比较器2发射第一数据项D，该数据项D表示存在于其第一输入上的信号和由信号发生器G发射的信号之间的同步。
使用时钟信号发生器G作为同步源起到了安全特性的作用。时钟信号发生器G实际上是一个已知的元件，其性能已被很好地掌握。由于信号发生器G在仲裁电路1的内部，所以它受到保护，免受许多外部干扰，特别是恶意干扰。
以有利的方式，控制电路3被配置为当比较器2检测到存在于第一输入I1上的信号不再与发生器G发射并施加在第二输入上的时钟信号Ci同步时，禁用输出信号CO的传递。控制电路3可以被配置为当存在于第一输入I1上的信号与发生器G发出的信号相比之间的差达到阈值和/或如果时间差的漂移率达到阈值时，禁用输出时钟信号的传递。
在具有单个外部同步源的这种配置中，时间仲裁电路1不能确定同步的缺失是由于发生器G发射的信号的偏差还是由于第一源S1发射的信号的偏差。为了阻止可能被破坏的时钟信号CO的传递，时间仲裁电路1禁用输出时钟信号的传递。作为不太有利的替代，可以在向用户指示输出信号CO降级的预先定义的时间段期间启用信号CO的传递。也可以将这两个实施例彼此结合。
具有外部源和内部源的这种特定配置不是最佳的，因为它不在长时间段内启用安全的输出信号的传递。将发生器G同步到外部源上是不利的，因为外部源的缓慢漂移会反映在发生器中。
然而，这种配置仍然看起来很有吸引力，因为当外部同步源被排除时，它可以被用作随后的某些实施例的降级运行模式。
在图2所示的另一实施例中，比较器2的第一和第二输入分别连接到时间仲裁电路1的第一和第二输入I1和I2。仲裁电路的第一和第二输入I1和I2本身连接到被配置为产生第一和第二时钟信号C1和C2的第一和第二源S1和S2。第一源S1不同于第二源S2。第一和第二源S1和S2不同于时钟信号发生器G。
第一和第二源S1和S2可以从先前实施例中呈现的源中选择。源S1和S2可以是如先前指出的外部源，或者作为变体，源之一是不同于发生器G的内部发生器。
如在先前实施例中，比较器2被配置成检测存在于第一和第二输入上的信号C1和C2是否同步。比较器2将发射代表该同步的第一数据项D。根据该数据，控制电路3将启用或禁用从信号发生器G发射的输出时钟信号CO的传递和/或传递与仲裁电路的运行状态相关的数据。
在特定实施例中，无论信号C1和C2是否同步，发生器G都不被伺服控制到第一源S1或第二源S2。
当第一源S1发射的信号或第二源S2发射的信号同步时，将控制电路3提供为启用发生器G与第一源S1发射的信号或与第二源S2发射的信号同步是特别有利的。这种配置使发生器G能够在长时间段内被重新校准。当第一和第二信号C1和C2不同步时，将控制电路3提供为阻止发生器G通过第一和第二信号C1和C2同步也是非常有利的。发生器G然后处于非伺服控制模式，也称为“保持(hold over)”。
这个实施例比先前实施例更有利，因为当外部源彼此同步时，两个外部同步源使发生器G能够同步。因此，可以监控和校正发生器G的漂移。
在图3所示的另一实施例中，比较器2包括第一、第二和第三输入。第一和第二输入分别连接到不同的第一和第二源S1和S2，它们产生第一和第二时钟信号C1和C2。源有利地是外部源。
比较器2的第三输入连接到信号发生器G，该信号发生器G充当第三信号源，即内部同步源。比较器2被配置为传递关于存在于其第一、第二和第三输入上的不同信号的同步状态的第一数据。
至于图2所示的实施例，信号发生器G可以在特定条件下通过信号C1和C2被伺服控制，或者即使当信号C1和C2同步时，信号发生器G也可以处于非伺服控制模式。
在图4所示的特定实施例中，比较器2被分成基本比较器(elementarycomparator)，以便能够测量几对不同信号的同步。在所示示例中，比较器2由三个基本比较器2a、2b和2c形成。比较器2a被配置为测量存在于其第一和第二输入上的信号之间的同步。比较器还被配置成单独通过比较器2c测量存在于第二和第三输入上的信号之间的同步。比较器还被配置成通过比较器2b测量存在于第一和第三输入上的信号之间的同步。在这种特定的示例性情况下，将所有的信号进行两两比较，以便检测不同信号之间的同步的存在或缺失。这种规则模式特别稳健，因为它使其中一个信号中的同步错误能够被快速检测。基本比较器中的每个基本比较器返回形成第一数据项D的一部分的特定数据。
以有利的方式，比较器2被配置成测量存在于其第一和第二输入上的信号之间的时间差。将比较器2提供为被配置成测量存在于其第二和第三输入上以及存在于其第一和第三输入上的信号之间的时间差也是有利的。通过时间差(在这种情况下是三个时间差)的不同值发射第一数据项D。在有利的实施例中，比较时间差，并且比较器2仅保留绝对值最高的值。在另一实施例中，三个数据项(Da、Db和Dc)被发送到控制电路3。
在另一实施例(未示出)中，并非所有信号都被两两比较。三个信号中的一个被认为是参考信号，并且另外两个信号与该参考信号进行比较。然后可以通过比较不同的测得的时间差来检查这三个信号是否同步。以有利的方式，参考信号由内部发生器(例如信号发生器G)定义。由于一个基本比较器(例如基本比较器2a)已经消失，该实施例更加紧凑且功耗更低。
如在先前实施例中，控制电路3被配置成如果这些信号被认为是同步的，则启用信号发生器G通过存在于第一输入上的信号或者通过存在于第二输入上的信号同步。当信号不同步时，控制电路3阻止发生器G通过信号C1和C2同步。
这个实施例比先前实施例更有利，因为它使用三个同步源，其中一个是内部同步源，这里是发生器G。因此，只要外部源是同步的，就可以快速确定外部源中的故障，并且也可以在长时间段内同步内部源。
在图5所示的另一特定实施例中，比较器2包括第一、第二和第三输入，它们分别连接到产生第一、第二和第三时钟信号C1、C2和C3的第一、第二和第三源S1、S2和S3。
比较器2被配置为提供与施加在输入上的不同信号C1、C2和C3的同步状态相关的第一数据项D。如前面指出的，比较器2可以被配置为两两测试施加在输入的所有信号。作为变体，比较器可以被配置为仅测试两对不同的信号。
信号发生器G不同于产生三个不同时钟信号C1、C2、C3的第一、第二和第三源。
在特定和有利的实施例中，时钟信号源之一是时间仲裁电路1内部的源。这个内部源可以从用于信号发生器G的上述源的示例中选择。
其他两个源有利地是从前述源的示例中选择的外部源。有利地，源中的一个接收卫星信号，并且另一个源接收硬连线信号，例如NTP或PTP网络同步信号。选择源自传递法定时间的设备的源是有利的。
当比较器2检测到三个信号同步时，将控制电路3提供为启用信号发生器G与存在于比较器2的第一输入、第二输入或第三输入上的信号同步是特别有利的。
当控制电路3检测到不同同步源S1、S2和S3之间缺乏同步时，它决定阻止发生器G与这三个源的同步。在这种特定情况下，时钟信号发生器不再被伺服控制，并被称为处于“保持”模式。
在图6所示的特定实施例中，时间仲裁电路1包括连接在时间仲裁电路1的第一输入I1和比较器2的第一输入之间的第一处理电路41。
以有利的方式，时间仲裁电路1还包括连接在时间仲裁电路1的第二输入I2和比较器2的第二输入之间的第二处理电路42。
为了比较时钟信号，时间仲裁电路1有利地被配置为使用每信号脉冲(pulse-per-signal)信号。比较是通过比较来自几个时间源的几个顶(top)来执行的。可以从中推导出平均偏差值。然而，这种比较只能用高质量信号来有效、即时地执行。
处理电路41、42包括振荡器5，该振荡器5被伺服控制到存在于其关联的输入上的信号。因此，存在于比较器2的输入上的信号从处理电路41、42的振荡器5发射。
从外部源发射的信号通常有噪声。因此，特别有利的是使用被伺服控制到输入信号的振荡器5，以便提供输入信号的更稳定的图像。然后，该图像将能够与比较器2中的另一信号进行比较。
在除了发生器G之外还具有至少两个源的特定实施例中，当控制电路3检测到例如第一和第二信号C1和C2不再同步时，时钟信号发生器G不再被伺服控制。时钟信号发生器G然后将以由其性能等级定义的已知方式漂移。然后，有利的是使用由信号发生器G传递的信号，并将其与存在于比较器2的第一输入I1上的第一信号C1以及与存在于比较器2的第二输入I2上的第二信号C2进行比较，以便快速确定这两个信号中的哪个被污染。
通过将由发生器G发射的信号与存在于仲裁电路的输入I1、I2上的不同信号进行比较，控制电路3能够容易地确定哪个信号被污染。被污染的信号不再被考虑，并且另一信号可以与由信号发生器提供的时钟信号进行比较。然后，该运行模式与图1中描述的和前面呈现的运行模式的相同。控制电路3可以被配置为搜索错误同步源，并且例如通过将其信号与来自内部发生器的信号进行比较来排除错误同步源。
如果时间仲裁电路1连接到两个外部同步源，不将信号发生器G与被保持的外部同步源同步是有利的。外部同步源的缓慢和连续漂移实际上不会被仲裁电路1检测到，并且将能够引起输出时钟信号的缓慢和连续漂移。
另一方面，在时间仲裁电路1最初连接到发生器的三个不同同步源的情况下，消除其中一个同步源不会阻止信号发生器G与剩余源中的一个或另一个同步，因为可以测试两个剩余源以知道它们是否同步。
例如，在被配置为传递具有大约10ns精度的输出时钟信号CO的时间仲裁电路1中，如果在400秒的时间段内输入的漂移大约为5ns(这基本上对应于大约1μs每天的漂移)，则控制电路3可以被配置为拒绝输入。这样的拒绝规则对应于时间仲裁电路1的准确性界限(limit)的50％。一旦控制电路检测到同步信号不同步，控制电路就分析由发生器G传递的信号和存在于输入上的不同信号之间的偏差。在观察400秒后，呈现出漂移超过4.5ns的信号被拒绝。该电路可以检测输入是否不同步，并且也可以确定出错误的输入。
以有利的方式，控制电路3被配置成使得相对于由发生器G传递的信号的不同信号的观察时间足以维持仲裁电路1的准确性界限的50％。以这种方式，在容忍了等于仲裁电路1的准确性界限的50％的偏移之后，可以检测和拒绝被污染的同步输入，而不影响用户期望的输出信号的性能。
以有利的方式，时间仲裁电路的每个输入被独立考虑。
以有利的方式，不同信号之间的同步测量是在不修改发生器G和/或内部同步源的情况下进行的，这避免了在进行不同测量时逐渐削弱电路1的内部时钟。
以有利的方式，第一数据项D的不同值和源之间的时间差的不同值(如果适用)被记录在存储区域(未示出)中。还可以记录在发生器G上以及在构成时间仲裁电路1的其它组件上执行的不同动作。记录在存储区域中的数据可以由控制电路处理，以便触发互补动作。
在特别有利的实施例中，比较器被配置为执行施加在比较器的输入上的不同信号之间的同步的连续测量，例如不同信号之间的时间差的连续测量。对不同信号的连续分析为用户提供了保证，保证他正在使用具有所需精度输出时钟信号。
当控制电路3启用发生器G与来自同步源的信号同步时，有利的是执行连续同步，以便避免时间跳跃。
作为变体，当控制电路3启用发生器G与来自同步源的信号同步时，有利的是以周期性方式执行同步，以便检测发生器G与同步源S1、S2、S3之间的漂移的变化。
在另一变体中，当控制电路3启用发生器G与来自同步源的信号同步时，有利的是以随机方式执行同步，以便提防恶意动作，该恶意动作将使得同步源之一缓慢变化。
以有利的方式，控制电路3被配置成发射表示其运行模式和/或检测到的错误或故障的数据。控制电路3可以被配置成能够发射以下信号中的一个或多个：
-不同源不同步，
-同步源之一不再发射信号，或者这个源正在发射与其他源不同步的信号，
-仲裁电路正在搜索不同步信号，
-发生器不再被伺服控制到外部源之一(即存在于其输入上的信号之一)，
-仲裁电路已经排除了同步源。

Claims (16)

1.时间仲裁电路(1)，包括：
比较器(2)，包括至少第一和第二输入，并被配置为提供与存在于第一和第二输入上的信号的同步状态相关的至少第一数据项(D)，
时钟信号发生器(G)，连接到时间仲裁电路(1)的输出端子(O)，并传递输出时钟信号(CO)，
控制电路(3)，被配置为根据来自比较器(2)的至少第一数据项(D)启用或禁用输出端子(O)上的输出时钟信号(CO)的传递和/或根据至少第一数据项(D)传递与同步状态相关的数据，
比较器(2)的第一输入连接到时间仲裁电路(1)的第一输入端子(I1)，所述时间仲裁电路(1)的第一输入端子(I1)被设计成连接到传递第一时钟信号(C1)的第一源(S1)，
比较器(2)的第二输入被设计成连接到传递第二时钟信号(C2)的第二源(S2)，时间仲裁电路(1)，其特征在于，比较器(2)或控制电路(3)被配置为计算存在于第一和第二输入上的信号之间的时间差的变化和/或预先定义的时间段内的时间差变化率，所述至少第一数据项(D)是通过时间差的变化和/或时间差变化率而获得的。
2.根据权利要求1所述的时间仲裁电路(1)，其中，时钟信号发生器(G)连接到比较器(2)的第二输入。
3.根据权利要求1所述的时间仲裁电路(1)，其中，比较器(2)的第二输入连接到时间仲裁电路(1)的第二输入端子(I2)，所述时间仲裁电路(1)的第二输入端子(I2)被设计成连接到传递第二时钟信号(C2)的第二源(S2)，所述第二源(S2)不同于时钟信号发生器(G)。
4.根据权利要求3所述的时间仲裁电路(1)，其中，比较器(2)的第三输入连接到时钟信号发生器(G)，并且其中，控制电路(3)被配置为：
当比较器(2)提供指示施加在第一和第二输入上的信号的同步的所述至少第一数据项(D)时，将时钟信号发生器(G)与施加在比较器(2)的第一和第二输入上的信号之一同步，
当比较器(2)提供指示存在于第一和第二输入上的信号不同步的所述至少第一数据项(D)时，阻止时钟信号发生器(G)与施加在比较器(2)的第一和第二输入上的信号之一同步。
5.根据权利要求3所述的时间仲裁电路(1)，其中，比较器(2)的第三输入被设计成连接到传递第三时钟信号(C3)的第三源(S3)，并且其中，控制电路(3)被配置为：
当比较器(2)提供指示存在于第一、第二和第三输入上的信号的同步的所述至少第一数据项(D)时，将时钟信号发生器(G)与施加在比较器(2)的第一、第二和第三输入上的信号之一同步，
当比较器(2)提供指示存在于第一、第二和第三输入上的信号不同步的所述至少第一数据项(D)时，阻止时钟信号发生器(G)与施加在比较器(2)的第一、第二和第三输入上的信号之一同步。
6.根据权利要求5所述的时间仲裁电路(1)，其中，第三源(S3)或时钟信号发生器(G)从石英振荡器和原子微振荡器中选择。
7.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，当时间差没有达到阈值时，时钟信号发生器(G)与第一时钟信号(C1)或第二时钟信号(C2)连续同步。
8.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，当所述时间差没有达到阈值时，时钟信号发生器(G)以规则的间隔与第一时钟信号(C1)或第二时钟信号(C2)同步。
9.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，当所述时间差没有达到阈值时，时钟信号发生器(G)以随机间隔与第一时钟信号(C1)或第二时钟信号(C2)同步。
10.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，比较器(2)被配置为执行所述时间差的连续测量。
11.根据权利要求4或5所述的时间仲裁电路(1)，其中，至少第一数据项(D)通过存在于第一和第三输入上的信号之间的时间差和/或通过存在于第二和第三输入上的信号之间的时间差来获得。
12.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，控制电路(3)被配置为：如果在控制电路(3)检测到所述时间差已经达到阈值时开始的预先定义的时间段之后，时间差达到阈值，则停止输出时钟信号(CO)的传递。
13.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，被设计为接收所述第一时钟信号(C1)的第一输入端子(I1)连接到包括处理振荡器(5)的第一处理电路(41)，第一处理电路(41)被配置为将处理振荡器(5)伺服控制到在输入上接收的信号，使得第一处理电路(41)将表示施加在第一输入端子(I1)上的信号的时钟信号传递到比较器(2)。
14.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，时钟信号发生器(G)是石英振荡器或由铷或铯基制成的原子振荡器。
15.根据权利要求4-6中任一项所述的时间仲裁电路(1)，其中，比较器(2)由多个基本比较器(2a、2b、2c)形成，基本比较器(2a、2b、2c)被布置成将比较器(2)的所有输入两两比较。
16.一种用于提供时钟信号的设备，包括根据前述权利要求中的任一项所述的时间仲裁电路(1)，并且其中，第一源(S1)由一个或多个卫星、硬连线连接或由无线电波发射的信号形成。
CN201780044137.9A 2016-05-31 2017-05-31 时间仲裁电路 Active CN109791421B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1670278 2016-05-31
FR1670278A FR3051929B1 (fr) 2016-05-31 2016-05-31 Circuit d'arbitrage temporel
PCT/FR2017/051370 WO2017207932A1 (fr) 2016-05-31 2017-05-31 Circuit d'arbitrage temporel

Publications (2)

Publication Number Publication Date
CN109791421A CN109791421A (zh) 2019-05-21
CN109791421B true CN109791421B (zh) 2023-08-04

Family

ID=56990661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780044137.9A Active CN109791421B (zh) 2016-05-31 2017-05-31 时间仲裁电路

Country Status (5)

Country Link
US (1) US10901455B2 (zh)
EP (1) EP3465375B1 (zh)
CN (1) CN109791421B (zh)
FR (1) FR3051929B1 (zh)
WO (1) WO2017207932A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110489372A (zh) * 2019-07-22 2019-11-22 珠海泰芯半导体有限公司 滤波单元、时钟数据恢复电路及高速usb时钟数据恢复电路
EP4130929A1 (en) * 2021-08-04 2023-02-08 Orolia Defense & Security LLC Real time clock integrated module and device implementing such a module
FR3130103A1 (fr) * 2021-12-07 2023-06-09 Spectracom Sas Module d’horloge de très grande précision asservi par un signal de référence et comprenant un système de vérification d’intégrité de phase
CN114301605B (zh) * 2021-12-30 2023-08-25 北京中科睿芯科技集团有限公司 基于脉冲逻辑的非确定性物理不可克隆函数的信号处理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248841A (zh) * 1998-08-26 2000-03-29 富士通株式会社 用于同步网络系统的时钟管理方法和传输设备
US6466635B1 (en) * 1998-09-30 2002-10-15 Stmicroelectronics S.A. Process and device for generating a clock signal
CN1489828A (zh) * 2000-12-21 2004-04-14 ����ɭ�绰�ɷ����޹�˾ 振荡电路及其校准方法
CN1684369A (zh) * 2004-02-10 2005-10-19 Atmel德国有限公司 将功能单元同步至预给定的时钟频率的方法和装置
CN101018050A (zh) * 2006-02-09 2007-08-15 英飞凌科技股份公司 含异步仲裁器单元的延迟线校准电路
CN101231337A (zh) * 2008-02-15 2008-07-30 哈尔滨工程大学 高精度时间同步装置
KR20120012119A (ko) * 2010-07-30 2012-02-09 주식회사 하이닉스반도체 레이턴시 제어 회로 및 그의 동작 방법
CN102497162A (zh) * 2011-11-14 2012-06-13 上海质尊溯源电子科技有限公司 高精度电流控制环形振荡器电路
CN103809658A (zh) * 2012-11-01 2014-05-21 瑞萨电子株式会社 半导体装置和时钟校正方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595677B2 (en) * 2007-09-28 2009-09-29 Broadcom Corporation Arbitrary clock circuit and applications thereof
US7921321B2 (en) * 2007-11-28 2011-04-05 Micrel, Inc. Automatic clock and data alignment
EP2187619A1 (en) * 2008-11-05 2010-05-19 Harris Corporation Improved method, system and apparatus for synchronizing signals

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1248841A (zh) * 1998-08-26 2000-03-29 富士通株式会社 用于同步网络系统的时钟管理方法和传输设备
US6466635B1 (en) * 1998-09-30 2002-10-15 Stmicroelectronics S.A. Process and device for generating a clock signal
CN1489828A (zh) * 2000-12-21 2004-04-14 ����ɭ�绰�ɷ����޹�˾ 振荡电路及其校准方法
CN1684369A (zh) * 2004-02-10 2005-10-19 Atmel德国有限公司 将功能单元同步至预给定的时钟频率的方法和装置
CN101018050A (zh) * 2006-02-09 2007-08-15 英飞凌科技股份公司 含异步仲裁器单元的延迟线校准电路
CN101231337A (zh) * 2008-02-15 2008-07-30 哈尔滨工程大学 高精度时间同步装置
KR20120012119A (ko) * 2010-07-30 2012-02-09 주식회사 하이닉스반도체 레이턴시 제어 회로 및 그의 동작 방법
CN102497162A (zh) * 2011-11-14 2012-06-13 上海质尊溯源电子科技有限公司 高精度电流控制环形振荡器电路
CN103809658A (zh) * 2012-11-01 2014-05-21 瑞萨电子株式会社 半导体装置和时钟校正方法

Also Published As

Publication number Publication date
EP3465375B1 (fr) 2020-11-18
US20200125134A1 (en) 2020-04-23
FR3051929A1 (fr) 2017-12-01
EP3465375A1 (fr) 2019-04-10
CN109791421A (zh) 2019-05-21
FR3051929B1 (fr) 2018-06-22
US10901455B2 (en) 2021-01-26
WO2017207932A1 (fr) 2017-12-07

Similar Documents

Publication Publication Date Title
CN109791421B (zh) 时间仲裁电路
US10338229B2 (en) Method and apparatus for providing secure timing and position synchronization from GNSS
US9671761B2 (en) Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock
JP5030001B2 (ja) 時刻同期装置および時刻同期方法
US10718870B2 (en) Internet-based time and frequency recovery for position fixing of GNSS receiver
US9130661B2 (en) Method and master clock for generating fail-silent synchronization messages
US9762341B2 (en) Time synchronization system
CN103563287A (zh) 同步设备和同步方法
CN111385051B (zh) 时钟同步方法、装置和存储介质
US10168434B2 (en) Reference signal generation device, electronic device, moving object, data communication device, and terrestrial digital communication network
JP2017147647A (ja) 位相誤差測定装置及び方法
JP5272210B2 (ja) クロック供給装置
US20230176938A1 (en) Very high-precision clock module controlled by a reference signal and comprising a system for checking phase integrity
JP2005134215A (ja) 信号到来時間差測定システム
JP2010283770A (ja) 同期信号生成装置及び同期信号生成方法
Rodriguez et al. Satellite autonomous integrity monitoring (SAIM) for GNSS systems
JP6196765B2 (ja) 通信装置、時刻制御方法、及びプログラム
JPH08105984A (ja) １秒信号取得装置
JP2016164505A (ja) タイムスタンプ生成装置、イベント検出装置およびタイムスタンプ生成方法
US20140015711A1 (en) Wireless communication system and time synchronization method of the same
WO2023236761A1 (zh) 时钟异常检测装置、方法及基站
EP4273571A1 (en) Processing of timing, position and/or frequency data
US20220400453A1 (en) Methods and apparatus for improving the resilience of a positioning network
Lee et al. Time synchronization method of Network Testing system by Standard Wave
EP3172847B1 (en) System and method for synchronizing ground clocks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201224

Address after: Emile de Iser, France

Applicant after: Time tracing technology

Address before: Fa Guolamier

Applicant before: Gao Jishijian

GR01 Patent grant
GR01 Patent grant