CN109786257B - 薄膜晶体管的制作方法、阵列基板和显示面板 - Google Patents
薄膜晶体管的制作方法、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN109786257B CN109786257B CN201910051229.0A CN201910051229A CN109786257B CN 109786257 B CN109786257 B CN 109786257B CN 201910051229 A CN201910051229 A CN 201910051229A CN 109786257 B CN109786257 B CN 109786257B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- oxide semiconductor
- semiconductor layer
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明公开了一种薄膜晶体管的制作方法,所述薄膜晶体管的制作方法包括以下步骤:提供一基板;在所述基板上依次沉积和图案化形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层;在所述保护层上沉积和图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理,导体化处理的第二金属氧化物半导体层为阵列基板的像素电极。本发明还公开了一种阵列基板和显示面板。本发明节省了薄膜晶体管制作的工序,降低制作成本,提高制作效率。
Description
技术领域
本发明涉及显示技术领域,尤其涉及薄膜晶体管的制作方法、阵列基板和显示面板。
背景技术
这里的陈述仅提供与本申请有关的背景信息,而不必然地构成现有技术。
随着科技水平的不断发展,越来越多的电子产品进入人们的日常生活和工作当中,而这些电子产品基本都具有显示屏。显示屏的制作每道制程都需要一道光罩来配合完成,例如,显示屏中的阵列基板的像素电极需要单独一道制程来完成。
上述的阵列基板的制作方式每道制程都需要一道光罩来配合完成,导致工序复杂,制作效率差。
发明内容
本发明的主要目的在于提供一种薄膜晶体管的制作方法、阵列基板和显示面板,旨在实现减少阵列基板制作工序,提高制作效率的目的。
为实现上述目的,本发明一方面提供一种薄膜晶体管的制作方法,所述薄膜晶体管的制作包括以下步骤:
提供一基板;
在所述基板上依次沉积和图案化形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层;
在所述保护层上图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理,导体化处理的第二金属氧化物半导体层为阵列基板的像素电极。
可选地,所述在所述保护层上图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理的步骤包括:
在所述保护层上涂布第二金属氧化物半导体层,图案化所述第二金属氧化物半导体层;
在像素电极对应区域的所述第二金属氧化物半导体层进行等离子掺杂处理。
可选地,所述在像素电极对应区域的所述第二金属氧化物半导体层进行等离子掺杂处理的步骤包括:
在所述图案化后的金属氧化物层上形成光阻层,其中所述光阻层在所述第二金属氧化物半导体层对应于像素电极的第一区域的厚度为第一厚度;在对应于非像素电极的第二区域的厚度为第二厚度,所述第二厚度大于所述第一厚度;
进行第一次蚀刻,去除所述第一区域上的所述光阻层,保留所述第二区域上的部分光阻层;
进行等离子掺杂处理,使得所述第一区域的所述第二金属氧化物半导体层被导体化。
可选地,所述进行等离子掺杂处理,使得所述第一区域的所述第二金属氧化物半导体层被导体化的步骤之后,还包括:
进行第二次蚀刻,去除所述第二区域上保留的部分光阻层。
可选地,所述遮光层为有机或无机遮光材料。
可选地,所述在所述基板上依次沉积和图案化形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层的步骤包括:
在所述基板上涂布遮光光阻层,图案化后在所述基板上形成遮光层;
在所述遮光层上沉积缓冲层、沉积和图案化第一金属氧化物半导体层;
栅极绝缘层以及栅极层的沉积和图案化,而所述第一金属氧化物半导体层部分暴露于栅极绝缘层和栅极层之外;
暴露的第一金属氧化物半导体层导体化处理;
介电层的沉积和图案化;
源极和漏极层的沉积和图案化;
一层或多层保护层的沉积和图案化,以在所述基板上依次形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层。
可选地,所述暴露的第一金属氧化物导体层的一部分与源极连接,一部分与漏极连接。
此外,为实现上述目的,本发明另一方面还提供一种阵列基板,所述阵列基板包括:基板、形成在基板上的遮光层、缓冲层、第一金属氧化物半导体层、栅绝缘层、栅极层、介电层、源极/漏极金属层、保护层、第二金属氧化物半导体层和像素电极,所述像素电极与所述第二金属氧化物半导体层设置在同一层,并由所述第二金属氧化物半导体层导体化处理后形成。
此外,为实现上述目的,本发明再一方面还提供一种显示面板,所述显示面板包括阵列基板,所述阵列基板包括:基板、形成在基板上的遮光层、缓冲层、第一金属氧化物半导体层、栅绝缘层、栅极层、介电层、源极/漏极金属层、保护层、第二金属氧化物半导体层和像素电极,所述像素电极与所述第二金属氧化物半导体层设置在同一层,并由所述第二金属氧化物半导体层导体化处理后形成。
可选地,所述显示面板还包括与阵列基板对向设置的对向基板以及填充于所述阵列基板和所述对向基板之间的液晶层。
本发明通过在制作薄膜晶体管时完成保护层图案化后,在保护层上形成金属氧化物半导体层,而部分导体化处理形成像素电极,不用单独开一道制程来完成,节省了阵列基板制作的工序,降低制作成本,提高制作效率。
附图说明
图1为本发明一实施例方案涉及的硬件运行环境的显示装置的结构示意图;
图2为本发明薄膜晶体管的制作方法的一实施例的流程示意图;
图3为本发明一实施例中在所述保护层上图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理的流程示意图;
图4为本发明一实施例中在像素电极对应区域的所述第二金属氧化物半导体层进行等离子掺杂处理的流程示意图;
图5为本发明一实施例阵列基板的架构示意图;
图6为本发明薄膜晶体管的制作方法的另一实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例的主要解决方案是:提供一基板;在所述基板上依次沉积和图案化形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层;在所述保护层上沉积和图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理,导体化处理的第二金属氧化物半导体层为阵列基板的像素电极。
由于目前的薄膜晶体管的制作方式每道制程都需要一道光罩来配合完成,导致工序复杂,制作效率差的问题。本发明提供一种解决方案,在制作薄膜晶体管时完成保护层图案化后,在保护层上形成金属氧化物半导体层,而部分导体化处理形成像素电极,不用单独开一道制程来完成,节省了阵列基板制作的工序,降低制作成本,提高制作效率。
如图1所示,图1是本发明实施例方案涉及的硬件运行环境的显示装置结构示意图。
如图1所示,该显示装置可以包括:处理器1001,例如CPU,网络接口1004,用户接口1003,存储器1005,通信总线1002。其中,通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard),可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器,也可以是稳定的存储器(non-volatile memory),例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
可选地,显示装置还可以包括摄像头、RF(Radio Frequency,射频)电路,传感器、音频电路、WiFi模块等等。
本领域技术人员可以理解,图1中示出的终端结构并不构成对显示装置的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。所述显示装置可以是液晶显示装置,例如也可是手机、pad或者电视等具有显示功能和/或处理功能的设备。
如图1所示,作为一种计算机可读存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及阵列基板的制作应用程序。
在图1所示的终端中,网络接口1004主要用于连接后台服务器,与后台服务器进行数据通信;用户接口1003主要用于连接客户端(用户端),与客户端进行数据通信;而处理器1001可以用于调用存储器1005中存储的阵列基板的制作应用程序,并执行以下操作:
提供一基板;
在所述基板上依次沉积和图案化形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层;
在所述保护层上沉积和图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理,导体化处理的第二金属氧化物半导体层为阵列基板的像素电极。
可选地,所述处理器1001可以用于调用存储器1005中存储的阵列基板的制作应用程序,并执行以下操作:
在所述保护层上涂布第二金属氧化物半导体层,图案化所述第二金属氧化物半导体层;
在像素电极对应区域的所述第二金属氧化物半导体层进行等离子掺杂处理。
可选地,所述处理器1001可以用于调用存储器1005中存储的阵列基板的制作应用程序,并执行以下操作:
在所述图案化后的金属氧化物层上形成光阻层,其中所述光阻层在所述第二金属氧化物半导体层对应于像素电极的第一区域的厚度为第一厚度;在对应于非像素电极的第二区域的厚度为第二厚度,所述第二厚度大于所述第一厚度;
进行第一次蚀刻,去除所述第一区域上的所述光阻层,保留所述第二区域上的部分光阻层;
进行等离子掺杂处理,使得所述第一区域的所述第二金属氧化物半导体层被导体化。
可选地,所述进行等离子掺杂处理,使得所述第一区域的所述第二金属氧化物半导体层被导体化的步骤之后,所述处理器1001可以用于调用存储器1005中存储的阵列基板的制作应用程序,并执行以下操作:
进行第二次蚀刻,去除所述第二区域上保留的部分光阻层。
可选地,所述遮光层为有机或无机遮光材料。
可选地,所述处理器1001可以用于调用存储器1005中存储的阵列基板的制作应用程序,并执行以下操作:
在所述基板上涂布遮光光阻层,图案化后在所述基板上形成遮光层;
在所述遮光层上沉积缓冲层、沉积和图案化第一金属氧化物半导体层;
栅极绝缘层以及栅极层的沉积和图案化,而所述第一金属氧化物半导体层部分暴露于栅极绝缘层和栅极层之外;
暴露的第一金属氧化物半导体层导体化处理;
介电层的沉积和图案化;
源极和漏极层的沉积和图案化;
一层或多层保护层的沉积和图案化,以在所述基板上依次形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层。
可选地,所述处理器1001可以用于调用存储器1005中存储的阵列基板的制作应用程序,并执行以下操作:所述暴露的第一金属氧化物导体层的一部分与源极连接,一部分与漏极连接。
参照图2,本发明的一实施例提供一种薄膜晶体管的制作方法,所述薄膜晶体管的制作方法包括:
步骤S10,提供一基板;
在本实施例中,TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜晶体管液晶显示器)之所以能显示不同的颜色与画面,是因为面板内有很多个R红色像素、G绿色像素、B蓝色像素组成的像素矩阵,这3个像素可以在不同亮度下显示出不同的颜色。而控制这些像素显示不同颜色的为阵列基板的薄膜晶体管,薄膜晶体管根据信号开启或者关闭不同的开关以控制显示不同的颜色。
提供一基板,所述基板为玻璃基板,提供的基板为清洗过后的基板。
步骤S20,在所述基板上依次沉积和图案化形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层;
提供基板后,对基板清洗,在无尘环境下于所述基板上依次形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层。
而形成上述薄膜晶体管的过程为:在所述基板上沉积遮光层,所述形成遮光层的材料为有机或者无机遮光材料,有机为BM(黑色矩阵)或无机金属材料。在形成遮光层后,在所述基板上沉积形成buffer缓冲层,然后沉积和图案化形成第一金属氧化物半导体层;
在所述基板上沉积一栅极绝缘层;
进行第一光罩曝光和腐蚀制造工艺来限定所述第一金属层的图案,以在第一金属层中形成一栅极;
依序沉积一掺杂硅层以及一第二金属层,进行第二光罩和腐蚀工艺来限定所述半导体层、所述掺杂硅层以及所述第二金属层的图案,用以形成一薄膜晶体管岛状结构;
进行一第三光罩和腐蚀制造工艺以在所述第二金属层以及所述掺杂硅层中形成一源极/漏极金属层,并完成所述薄膜晶体管的制作;
在所述基板上形成一保护层,且覆盖薄膜晶体管的表面。
具体的,在基板的表面全面沉积遮光层、缓冲层和IGZO层,然后沉积栅极绝缘层和栅极层,所述栅极层为第一金属层,接着进行第一光罩腐蚀制造工艺,在基板上形成一栅极与一扫描线,且栅极与扫描线是相连接的,完成第一光罩腐蚀制造工艺之后,接着在基板上全面沉积一掺杂硅层和第二金属层。半导体层选择多晶硅或是非晶硅材料,根据制造工艺和显示需求等条件设定。接下来,进行第二光罩腐蚀制造工艺,限定半导体层、掺杂硅层以及所述第二金属层图案,用以形成一薄膜晶体管岛状结构。进行第三光罩腐蚀制造工艺,在第二金属层以及掺杂硅层中形成一信号线、源极和漏极金属层,完成TFT薄膜晶体管的制作。在完成第三光罩腐蚀制作工艺后,在所述基板上形成一保护层,且覆盖于TFT薄膜晶体管和所述信号线的表面。
步骤S30,在所述保护层上沉积和图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理,导体化处理的第二金属氧化物半导体层为阵列基板的像素电极。
在形成了薄膜晶体管以及保护层后,在所述保护层上图案化形成第二金属氧化物半导体层,所形成的第二金属氧化物半导体层包括覆盖漏极、栅极对应区域的部分以及源极对应区域的部分,以及其他区域需要覆盖的部分,根据光罩设计来满足需求。而对于第二金属氧化物半导体层,有部分需要导体化处理,而导体化处理的部分作为像素电极,在导体化部分第二金属氧化物半导体层后作为像素电极不再制作像素电极,减少制作像素电极的制程工序。
在一实施例中,参考图3,所述在所述保护层上沉积和图案化形成第二金属氧化物半导体层,对图案化后的所述第二金属氧化物半导体层的一部分导体化处理的步骤包括:
步骤S31,在所述保护层上涂布第二金属氧化物半导体层,图案化所述第二金属氧化物半导体层;
步骤S32,在像素电极对应区域的所述第二金属氧化物半导体层进行等离子掺杂处理。
在形成保护层之后,在保护层上涂布一层第二金属氧化物半导体层,图案化后形成阵列基板制作所需要的第二金属氧化物半导体层。对第二金属氧化物半导体层进行等离子掺杂处理,实现第二金属氧化物半导体层的导体化处理,所述导体化处理还可以是退火来完成。所述第二金属氧化物半导体层可以是IGZO。
可选地,参考图4,所述在像素电极对应区域的所述第二金属氧化物半导体层进行等离子掺杂处理的步骤包括:
步骤S321,在所述图案化后的金属氧化物层上形成光阻层,其中所述光阻层在所述第二金属氧化物半导体层对应于像素电极的第一区域的厚度为第一厚度;在对应于非像素电极的第二区域的厚度为第二厚度,所述第二厚度大于所述第一厚度;
步骤S322,进行第一次蚀刻,去除所述第一区域上的所述光阻层,保留所述第二区域上的部分光阻层;
步骤S323,进行等离子掺杂处理,使得所述第一区域的所述第二金属氧化物半导体层被导体化;
步骤S324,进行第二次蚀刻,去除所述第二区域上保留的部分光阻层。
IGZO第二金属氧化物半导体的沉积与图案化,以及部分IGZO导体化处理成像素电极,IGZO的沉积与图案化,其中此道光罩采用two-tone mask,其中光阻膜厚,h1>h2,h1为第二厚度,h2为第一厚度。通过IGZO导体化处理后的阵列基板参考图5。
进行蚀刻的方式可以是采用铜酸或者铝酸作为显影液,对IGZO做显影蚀刻处理,而对于第二区域的光阻做部分去除处理,第一区域的光阻做全部处理,通过这样的方式可以在第二区域覆盖有光阻的情况下,对第一区域暴露出来的IGZO做导体化处理,而不会影响第二区域对应的漏极和栅极以及保护层产生破坏,又能完成IGZO部分的导体化处理。
在完成导体化处理进行等离子处理后,再进行第二次蚀刻,将第二区域剩下的光阻剥离掉。
本实施例通过在制作薄膜晶体管时完成保护层图案化后,在保护层上形成金属氧化物半导体层,而部分导体化处理形成像素电极,不用单独开一道制程来完成,节省了阵列基板制作的工序,降低制作成本,提高制作效率。
而在一实施例中,参考图6,所述方法,还包括:
步骤S40,在所述基板上涂布遮光光阻层,图案化后在所述基板上形成遮光层;
步骤S50,在所述遮光层上沉积缓冲层、沉积和图案化第一金属氧化物半导体层;
步骤S60,栅极绝缘层以及栅极层的沉积和图案化,而所述第一金属氧化物半导体层部分暴露于栅极绝缘层和栅极层之外;
步骤S70,暴露的第一金属氧化物半导体层导体化处理;
步骤S80,介电层的沉积和图案化;
步骤S90,源极和漏极层的沉积和图案化;
步骤S100,一层或多层保护层的沉积和图案化,以在所述基板上依次形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层。
除了在保护层上形成IGZO层之外,所述有源层的形成也是采用的IGZO金属氧化物半导体层。遮光层为BM(Black Matrix,黑色矩阵)或者无机金属材料形成。在遮光层上依次形成薄膜晶体管所需的缓冲层、第一金属氧化物半导体层,栅极绝缘层、栅极层、介电层、源极和漏极;而所述第一金属氧化物半导体层为有源层,且有部分暴露于栅极对应区域之外,而暴露的部分需要导体化处理,导体化处理的方式为等离子化或退火。导体化的第一金属氧化物保护层一部分与源极连接,一部分与漏极连接。
本实施例的薄膜晶体管形成两次IGZO层,都进行导体化处理,且与源极和漏极连接的部分导体化处理,降低了阻抗。
此外,本发明实施例还提出一种阵列基板,所述阵列基板的架构示意图参考图5。所述阵列基板包括:基板1、遮光层2、缓冲层3、第一金属氧化物半导体层4、栅极绝缘层5、栅极层6、介电层7、源极8/漏极金属层9和保护层10、第二金属氧化物半导体层11和像素电极12,所述像素电极13与所述第二金属氧化物半导体层11设置在同一层,并由所述第二金属氧化物半导体层11导体化处理后形成。本实施例的阵列基板在制作阵列基板时完成保护层图案化后,在保护层上形成金属氧化物半导体层,而部分导体化处理形成像素电极,不用单独开一道制程来完成,节省了阵列基板制作的工序,降低制作成本,提高制作效率。
此外,本发明实施例还提出一种显示面板,所述显示面板包括如上述所述所述的阵列基板。
所述显示面板,还包括:与所述阵列基板对向设置的对向基板,以及填充于所述阵列基板和所述对向基板之间的液晶层。
所述阵列基板上形成至少一薄膜晶体管、多条扫描线以及多条与扫描线垂直交错的信号线,薄膜晶体管包括:遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层,多条扫描线以及与所述扫描线垂直的数据线位于所述基板上,以界定出多个阵列式像素区域。
每一薄膜晶体管皆用来驱动一由ITO所构成的像素电极,于信号线以及扫描线的交错区域的上方。
而对向基板设置有彩色滤光片,所述彩色滤光片的制作过程为:提供一基板,在所述一基板上沉积并蚀刻出黑色矩阵,在所述黑色矩阵之间的所述一基板上形成色阻,所述色阻包括但不限于红色阻、绿色阻和蓝色阻;形成覆盖所述色阻和所述黑色矩阵的公用电极,在所述公用电极上形成间隙物,且TFT对应于间隙物的位置形成有衬垫。
为了节约工艺,所述衬垫为包括所述形成的栅绝缘层、有源层或钝化层材料中的单层或多层。即,所述衬垫与所述形成的栅绝缘层、有源层或钝化层材料中的单层或多层同步形成。而在阵列基板和对向基板之间填充液晶,通过阵列基板电压的控制,使得液晶偏转透过对向基板形成显示所需的颜色和根据输入信号输出需要的画面。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在如上所述的一个计算机可读存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (5)
1.一种薄膜晶体管的制作方法,其特征在于,所述薄膜晶体管的制作方法包括以下步骤:
提供一基板;
在所述基板上依次沉积和图案化形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层,包括:在所述基板上涂布遮光光阻层,图案化后在所述基板上形成遮光层;在所述遮光层上沉积缓冲层、沉积和图案化第一金属氧化物半导体层;栅极绝缘层以及栅极层的沉积和图案化,而所述第一金属氧化物半导体层部分暴露于栅极绝缘层和栅极层之外;暴露的第一金属氧化物半导体层导体化处理;介电层的沉积和图案化;源极和漏极层的沉积和图案化;一层或多层保护层的沉积和图案化,以在所述基板上依次形成遮光层、缓冲层、第一金属氧化物半导体层、栅极绝缘层、栅极层、介电层、源极/漏极金属层和保护层;所述暴露的第一金属氧化物半导体层的一部分与所述源极连接,一部分与所述漏极连接;所述源极与所述遮光层连接;
在所述保护层上沉积和图案化形成第二金属氧化物半导体层,所述第二金属氧化物半导体层包括覆盖所述源极的第一区域和覆盖所述漏极、所述栅极的第二区域,所述第一区域与所述源极直接接触,对所述第一区域导体化处理,导体化处理的所述第一区域为像素电极,则不再制作像素电极,从而减少了制作像素电极的制作工序;
其中,所述在所述保护层上沉积和图案化形成第二金属氧化物半导体层,所述第二金属氧化物半导体层包括覆盖所述源极的第一区域和覆盖所述漏极、所述栅极的第二区域,所述第一区域与所述源极直接接触,对所述第一区域导体化处理,导体化处理的所述第一区域为像素电极的步骤包括:
在所述保护层上涂布所述第二金属氧化物半导体层,图案化所述第二金属氧化物半导体层,形成覆盖所述源极的第一区域和覆盖所述漏极、所述栅极的第二区域,所述第一区域与所述源极直接接触;所述第二金属氧化物半导体层为IGZO;
在所述图案化后的所述第二金属氧化物半导体层上形成光阻层,其中所述光阻层在所述第二金属氧化物半导体层对应于所述像素电极的第一区域的厚度为第一厚度;在对应于非像素电极的第二区域的厚度为第二厚度,所述第二厚度大于所述第一厚度;
进行第一次蚀刻,去除所述第一区域上的所述光阻层,保留所述第二区域上的部分所述光阻层;从而在所述第二区域覆盖有光阻的情况下,对所述第一区域暴露出来的IGZO做导体化处理,不会对所述第二区域对应的漏极、栅极和保护层产生破坏,又能完成IGZO部分的导体化处理;
进行等离子掺杂处理,使得所述第一区域的所述第二金属氧化物半导体层被导体化;
进行第二次蚀刻,去除所述第二区域上保留的部分所述光阻层。
2.如权利要求1所述的薄膜晶体管的制作方法,其特征在于,所述遮光层为有机或无机遮光材料。
3.一种阵列基板,其特征在于,所述阵列基板包括薄膜晶体管,所述薄膜晶体管采用权利要求1或2所述的薄膜晶体管的制作方法制作而成。
4.一种显示面板,其特征在于,所述显示面板包括如权利要求3所述的阵列基板。
5.如权利要求4所述的显示面板,其特征在于,还包括:与所述阵列基板对向设置的对向基板,以及填充于所述阵列基板和所述对向基板之间的液晶层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910051229.0A CN109786257B (zh) | 2019-01-18 | 2019-01-18 | 薄膜晶体管的制作方法、阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910051229.0A CN109786257B (zh) | 2019-01-18 | 2019-01-18 | 薄膜晶体管的制作方法、阵列基板和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109786257A CN109786257A (zh) | 2019-05-21 |
CN109786257B true CN109786257B (zh) | 2022-04-01 |
Family
ID=66501750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910051229.0A Active CN109786257B (zh) | 2019-01-18 | 2019-01-18 | 薄膜晶体管的制作方法、阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109786257B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3400615A4 (en) | 2016-01-07 | 2019-08-14 | The Research Foundation for The State University of New York | SELENIUM-BASED MULTI-WELL DEVICE AND METHOD FOR MANUFACTURING THE SAME |
CN113628974B (zh) * | 2021-07-27 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制备方法和阵列基板 |
CN113687548B (zh) * | 2021-08-24 | 2023-10-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
CN114203730B (zh) * | 2021-12-09 | 2023-05-30 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
CN114883343B (zh) * | 2022-04-21 | 2024-03-26 | 北海惠科光电技术有限公司 | 薄膜晶体管、显示基板和薄膜晶体管的制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097829A (zh) * | 2015-06-09 | 2015-11-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
EP2808916B1 (en) * | 2013-05-30 | 2018-12-12 | LG Display Co., Ltd. | Method of manufacturing an organic light emitting display device |
CN106653767B (zh) * | 2016-12-12 | 2020-02-07 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
CN107170754B (zh) * | 2017-05-15 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及阵列基板制作方法 |
-
2019
- 2019-01-18 CN CN201910051229.0A patent/CN109786257B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097829A (zh) * | 2015-06-09 | 2015-11-25 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109786257A (zh) | 2019-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109786257B (zh) | 薄膜晶体管的制作方法、阵列基板和显示面板 | |
US11049889B2 (en) | Method for preparing array substrate by stripping first photo-resist layer through wet etching before forming ohm contact layer and active layer | |
US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
JP2014529099A (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
US11233106B2 (en) | Array substrate, display apparatus, and method of fabricating array substrate | |
CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
US10204928B2 (en) | Display substrate, liquid crystal display panel and display apparatus having the same, and fabricating method thereof | |
US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
CN106876260B (zh) | 一种闸电极结构及其制造方法和显示装置 | |
US20200166792A1 (en) | Array substrate, manufacturing method of the array substrate, and display device | |
KR101695285B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
CN110854205A (zh) | 一种薄膜晶体管及制作方法、显示面板及显示装置 | |
JP4516518B2 (ja) | 薄膜トランジスタを用いた液晶表示装置及びその製造方法 | |
CN114089571A (zh) | 阵列基板及制作方法和显示面板 | |
US9494837B2 (en) | Manufacturing method of TFT array substrate, TFT array substrate and display device | |
EP3285113B1 (en) | Array substrate and manufacturing method and testing method thereof, and display device | |
CN109599363B (zh) | 一种阵列基板及其制造方法 | |
US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
US9383608B2 (en) | Array substrate and manufacturing method thereof | |
CN109839782B (zh) | 显示装置及其阵列基板制作方法和计算机可读存储介质 | |
CN110391180B (zh) | 阵列基板的制作方法、阵列基板和显示装置 | |
CN101256985B (zh) | 一种薄膜晶体管阵列基板及其制造方法 | |
US20140001475A1 (en) | Manufacturing method of array substrate, array substrate and lcd device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |