CN1097789C - 多变量数字数据转换装置 - Google Patents

Abstract

揭示了一种用于多准数据变换的方法和设备。一个多维的，非线性数据存储器存贮结构(1409：0，1，2，3，4，5，6，7)，提供并行地访问所有维的数据而不需要复制存储器。对于n维，2ⁿ位置描述了定位于多维结构中的最小子区间。因此提供2ⁿ存储器组(1409)，存储相应的插值数据。由于认识到n维的边界点是共同的，通过提供允许将存储数据插值到输入数据的寻址(1405)和排序(1415)机制就避免了存储器复制。

Description

多变量数字数据转换装置

发明领域

本发明主要涉及数据处理技术，更具体涉及一种适合于彩色数据转换的存储器系统。

发明背景

颜色学长期以来被认为是一门复杂的科学。一般来说，在称为三色激励空间的三维空间中已经找到可能的和方便的方法来代表激励颜色矢量。实际上，1931年国际照明委员会(CIE)定义了三基色(X，Y，Z)可以组合起来定义用眼睛可感知的所有对光的感觉(即，通过指定与理想观察者的颜色匹配函数一致的三个独立的波长函数来定义一个理想的三基色观察者的颜色匹配特性，形成指定颜色的一个国际标准)。这种三维结构的基本原理一在些出版物中得到讨论，如由Billmeger和Saltzman合著的《色彩技术原理》，该书由John Wiley &Sons公司出版，1981年版(第二版)，以及《色彩科学：概念和方法，量化数据和公式》，Wyszecki和Stiles著，John Wiley&Sons公司1982年出版(第二版)，在此做为参考引用了该书的一些内容，特别是119页到130页。

三原色模型系统—如红、绿、蓝(RGB)、青、深红、黄、黑(CMYK)；色调、饱和度、数值(HSV)；色调、亮度、饱和度(HLS)；辉度、红黄比例，绿蓝比例(La*b*)；应用于商业彩色电视广播的YIQ，等诸如此类—为系统的设计者提供了多种方法。参见以下下著作：Foley和Van Dam著、Addison-Wesley出版公司的《交互式计算机图形学基础》，该书在此做为参考引用了相关的章节，特别是601页到621页，描述了各种三变量色彩模型。

在数字数据处理中模型系统之间的颜色转换给起初的设备制造商带来了很多问题。由于系统之间的关系常常是非线性的，所以从一个系统到另一个系统的数据插值是很困难的。因此，一个关键的问题是保持输入设备(例如彩色扫描器，CRT显示，数字照相机，计算机软件/固件产生，以及诸如此类)来的原始图象与输出设备(例如CRT显示，彩色激光打印机、彩色喷墨打印机，以及诸如此类)产生的转换过的复制件之间的色彩完整性。

例如，计算机技术人员需要在计算机的视频设备上产生彩色图象的能力，并且需要有在硬拷贝上提供相同颜色的打印机。或者，可以用扫描仪数字化一张原始的彩色照片，得到的数据经过转换可在视频监视器上显示或由激光打印机、喷墨打印机或热转换打印机以硬拷贝的方式复制出来。正如上述的参考资料中所讨论的，颜色可以构造成加性原色：红、绿和蓝(RGB)或减性原色青、深红、黄和黑(CMYK)的体现。可能需要从RGB彩色空间，例如计算机的视频监视器到CMYK彩色空间，例如，激光打印机的硬拷贝之间的转换。从一个彩色空间到另一个彩色空间的转换需要在多维空间中进行复杂的、非线性计算。因为无法进行数字描述，所以通常需要使用一个庞大的查找表，即50兆字节的包含转换数据表，以实现从RGB系统到CMYK系统的转换。[注：为了保证打印时黑色的纯度，常常用一个分开的黑色墨水或调色剂，而不是打即所有的三个青、深红、黄色；这样一个分开的黑色复现机制的使用是为了揭示本发明的目的而采用的。]

为实现从一个三色激励  系统到另一个之间的转换，最好的办法是使用三线性插值的方法，正如这方面的技术人员所熟知的。在使用三线性插值法时，对应于三维空间的数据字节数用一个立方体的角来代表，全部的查找表就是由很多这样立方体组成的。每个立方体与其相邻的立方体共享信息。换句话说，考虑一个内部立方块的一个角时，如果存储器结构看作是一个立体的立方点阵，可以看到这样的一个点(即，只读存储器的一个单元或一个可寻址的8单元字节)是由八个块所共享的。

为了得到表示，例如，构造一个特定颜色的RGB三色激励空间的三个变量的数据点，或者需要对点阵寻址八次，使处理速度降低8倍，或者查找表必须在硬件存储器中重复8次，这些产生使系统增加存贮量需求的明显的缺陷。为了理解本发明的目的，由于已知存贮设备是二维的，三线性插值问题归结为同时进行三维存取数据的需求，而不需要上面提到的冗余的查找表。

一种算法插值的方案在1992年11月9日的《电子工程时代》的第35页《转换颜色的高速处理器》中做了简短描述，作者为Junko Yoshida。但是，Yoshida的“新算法”本身并未在文中公开。

在RGB空间和CMYK空间使用插值进行颜色数据转换，需要有一种机制允许访问8个相邻的数据点，即，查找表内任一个立方结构的所有顶点，同时又不复制查找表。这里给出的普遍的方法和装置可以扩展到多维表示的任何类型数据的非线性插值。

                 发明概要

从主要方面来说，本发明是一种利用与特别适于颜色空间变换的插值器相结合的查找表来进行多维、非线性插值的方法。为进行多变量、非线性输入数据的转换，这里的“n”是变量的个数，并且为了提供插值后的输出数据，需要这样一个设备，它包括：一套2ⁿ个存储器组，每个存储器组有一个输入和输出，用于在其中离散的可寻址的位置上存贮与输入数据有关的转换数据并在每个输出上提供转换数据；地址产生逻辑，与每个存储器的输入相连接，分别地接收输入数据的第一组预定的比特，并根据输入数据的第一组预定比特在每个输入寻址周期中提供对每个存储器组的一个位置进行访问的地址，和存储器在其每个输出端提供可访问的转换数据；用于对转换数据进行排序的排序逻辑，其第一个输入分别与存储器组的每个输出端相连接，从相应的位置接收到访问的转换数据，其第二个输入为接收输入数据的第一组预定比特的第一个预定子集而连接，使得转换数据可以按照输入数据的第一组预定比特的第一个预定子集来进行排序，排序逻辑的输出用于输出排序后的转换数据；用输入数据的第二组预定比特对排序后的转换数据进行插值的插值逻辑，其第一个输入端与排序逻辑的输出相连，用以接收排序后的转换数据，为接收输入数据的第二组预定比特而连接第二个输入端，其输出端用于输出插值后的输出数据，该数据是基于用输入数据的第二组预定比特对排序转换数据进行插值而得到的。

本发明的优点之一是能够减少多维数据转换处理器对存储器量的需求，使集成电路设备达到较好的性能价格比。

本发明的优点之一是能够减少多维数据转换运算对时间的需求。

本发明的另一优点是可以经济地通过应用专用集成电路(ASIC)来实现。

本发明还有另一优点是它提供了一种易受成本和数据处理速度影响的彩色数据转换的方法和装置。

通过考虑下面详细的描述和有关的图示会使本发明的其它目的，特性和优点变得很清晰，在这些图中类似的参考标号代表类似的特性。

                   附图描述

图1是符合本发明的一个类点阵存储器组织结构的一部分的空间表示。

图2是包括多个图1中所示的结构的一个点阵存储器组织结构的一个子部分的空间表示。

图3是图1和图2所示的点阵存储器组织结构空间表示的剖面描述，为每个立方体的顶点都指定了一个节点号。

图4是图3所示的存储器组织结构的空间表示，这里所有的节点号都进行镜像。

图5是包括多个图2中所示结构的一个点阵存储器组织结构的一个子部分的空间表示，形成了一个红、绿、蓝颜色空间。

图6是图1所示的点阵存储器组织结构的空间表示，这里每个顶点都赋予了一个字母和数字编号。

图7是图3中所示的点阵存储器组织结构空间表示的一个剖面描述，给出了可能的编址方案。

图8是标准的三线性数据插值的表示，按照本发明它被用于图5所示的红、绿、蓝颜色空间。

图9(表1)是一个示范性的存储器地址算法，用于图4中所示的红、绿、蓝颜色空间的上层点阵结构。

图10(表2)是示于图6和7的本发明的结构的存贮地址计算的一个完整的列表。

图11是用于图10中所示的地址计算的一个示范性的数字相加器结构的框图。

图12(表3)是一个排序序列的一个完整列表，这个列表是按照点阵存贮而使用的地址数据排序所需的，这个点阵存贮是按照图1到11所示的本发明的要求而组织的。

图13是按照图12所示的排序序列而使用的一个多级交换网络。

图14是示于图1到13的本发明的一个电路逻辑实现的框图。

图15是符合本发明的一个例子的描述。

在本描述中参考的这些图除非特别说明，否则都不是按比例绘制的。

现在要详细介绍的是本发明的一个具体的实施例，它阐述了由实现发明的发明者(们)详细考虑的一个目前最好的模式。其它实施例也要做为应用而做简短的描述。

                发明的详细说明

不采用内存复制而进行非线性、多变量数据插值问题的解决方法在于：通过提供存储器组织结构、寻址方案和排序方法进行多维空间的模拟，模拟对数据的空间表示的所有顶点的同时访问。作为这里的一个示范实施例，在颜色变换时，从一个颜色空间到另一个的转换要通过产生使用立方空间表示的三线性插值的方法和装置来实现。[注：可以看到这个概念可以扩展到在n维空间访问2²邻近的顶点。同样，该示范实施例是用8比特字节的数据给出的，但该系统可扩展到m比特字节的数据。因此，虽然在这个示范实施例中的基本概述是在三维空间中进行说明的，但是可以看到，使用这些例子时，发明者并不想对本发明的范围做任何限制或隐含的规定。]

           存储器组织结构

首先，考虑一个一般的三维存储器组织结构，它是使用必要的二维存储器设备，例如集成电路存储器而得到。参见图1，三个矢量X、Y和Z，每一个都定义了一组数字数据比特，“m”可以依据三维—立方体101—来定义，使得该空间中的任何一点都由下列序列确定其地址：

X(m-1，m-2，......，0)，

Y(m-1，m-2，.......0)，以及

Z(m-1，m-2，.......0)。

立方体中的每个角可如图1所示的那样定义。为了便于说明本发明，示范实施例中的X、Y、Z限定为8比特，这样每个矢量就变为：

X(7....0)，

Y(7....0)，及

X(7....0)。

本发明典型的存储器组织是由图2中所示的这样的立方体的一个三维阵列组成的，每一个是完整的典型存储器组织结构的三维空间的一个子部分。典型立方体101，103，105可以被认为是代表不同的、可寻址的存储器单元，其中的每一个立方体顶点都指定了一个唯一的节点号，使得在三维立方体点阵中不存在两个相邻的相同的节点号。参看图2和图3，图2中一个完整的4×4×4立方点阵的前平面201在图3中用节点号表示，例如：

0＝下—左—前顶点(LLF)，立方体101

1＝上—左—前顶点(ULF)，立方体101

4＝下—右—前顶点(LRF)，立方体101；和

0＝上—右—前顶点(URF)，立方体101

考虑到相邻的立方体共享节点，下一个后平面203被赋予了一套不同的节点号，例如：

2＝下—左—后顶点(LFB)，立方体101及

   下—左—前顶点(LLF)，立方体103

3＝上—左—后顶点(ULB)，立方体101及

   上—左—前顶点(ULF)，立方体103

6＝下—右—后顶点(LRB)，立方体101及

   下—右—前顶点(LRF)，立方体103；及

7＝上—右—后顶点(URB)，立方体101及

   上—右—前顶点(URF)，立方体103平面205重复分配给平面201的节点号，依次类推直至整个点阵。值得仔细注意的是共享顶点(代表存储器节点)都是水平和垂直的。因此，举例来说，平面203的阵列中的一个节点例如节点7实际上是与8个立方体共享的。即，不与第一个立方体共用的节点号是通过从第一个立方体101的节点号镜像到图4中所示的当前的立方体401的办法来指定的。

特别需要注意的是，这里所示的节点号的分配是与每个矢量X、Y和Z的最小有效比特的序列相对应的。用这种方法分配节点号的顶点，每个节点数据集(例如，一种颜色用8比特数据字，三种颜色为24比特，或四种颜色32比特)可以保存在对应于其节点号的存储器组中。不管节点位于阵列的三维空间的何处，都可以无冲突地同时检索到任何节点。

换句话说，立方点阵是一个可以从一组两维的存储器组进行插值的三维查找表结构。任意两条或多条线的交点表示一个存储器单元。例如，在每一方向上用8比特数据值的系统的存储器组织需要8个512字节或4096字节的组。这样大小的ROM、RAM、ASIC或其它集成电路相对来说是不太昂贵的器件。

现在，改变每个顶点用于表示颜色空间数据的变量，以便把上面描述的一般的存储器组织结构应用于数字色彩模拟。考虑到本示范实施例，假定各变量：

X(水平)＝红(“R”)

Y(反面正交)＝红(“G”)及

Z(垂直)＝蓝(“B”)是具有8比特字节的数据。可以看到被插值的变量也可以是青、深红、黄或以此为目的，任何一组需要关联的变量。

变量分成高、低两段，每段四比特(即，高有效比特(“H”为高)和低有效比特(“L”为低))：

R(7，6，5，4)或RH，

R(3，2，1，0)或RL，

G(7，6，5，4)或GH，

G(3，2，1，0)或GL，

B(7，6，5，4)或BH，以及

B(3，2，1，0)或BL。高有效比特(或段)-RH，GH及BH-用于存储器寻址(分配顶点-节点的指示器)和随后描述的数据排序。低有效比特-RL、GL和BL-用于三维颜色空间数据变量，称为数据插值距离。即，在一个8比特的字节中，四位高有效比特(7...4)—RH，GH和BH—被映射到图5所示的立方体表示中。四位低有效比特段(3...0)—RL，GL及BL—被用作在每一个定义为可寻址的颜色数据点的顶点—节点上进行数据插值；例如，CIE1931年标准色度观察者，例，380毫微米的波长值，这里X＝0.001400，Y＝0.000000及Z＝0.006500。

回忆前面所述，为了能够从任何立方体存贮结构中同时得到所有的8个值，以便在一个存取周期中内插，必须有8个分开的存储器组。因此，立方体存贮阵列结构要分成8个存储器组，使得每个组中的信息在每次计算中不需要存取超过一次。

                  存储器寻址

如图5所示，存储器中存贮的数据点需要立方结构中的地址，该结构中RH为X方向，GH为Y方向，BH为Z方向(或者是系统设计者为了多维变量空间的考虑而选择的其它结构)。

RH、GH和BH合起来形成一个12比特的地址，指向图6所示的三维映射立方体。表示在图6中的立方体上的地址是用于插值的相对地址。图5则可以看作是代表一个可寻址的存贮系统这样的立方结构的三维阵列。也参见图1到图4。

图7采用了图3和4中的顶点命名，代表了图5中所示的GH地址方向上4×4×4阵列的三个面201，203，205。这些顶点的命名是与每个位置有关的存储器组。参看前面的图6，相对地址000，a0，是由RH，GH，BH指向的位置；相对地址001，a1，是由RH，GH，BH+1指向的位置；以此类推(参见，图1)。特别注意在这个例子中有两个可能的地址，地址“A”和地址“B”，各代表相邻的立方体共享的顶点。因此，在一个存取周期事件中，对于所指定的任意地址不会有存储器组的冲突。按照上述的解释，应该可以理解每一个内部顶点可以与八个相邻的立方结构相关联。

采用的寻址机制需要在每个存储器组中选择合适的地址。即，必须在每个存储器组中确定何处可以得到在RH、GH和BH的连接关系中与立方结构相联系的结果(RESULT)数值。参见图1和图4，所示的节点号的分配对应于每个地址字节X(4)，Y(4)，Z(4)的最低有效比特的连接关系。—或者对于示范实施例：即为RH(4)，BH(4)，GH(4)。因此，利用分配了这些节点号的顶点，每个节点都对应于它的节点号存贮在存储器组中，并且不管该节点实际存在于三维颜色空间结构的何处，都可以无冲突地同时检索到它。

特别要注意的是，这样的话，系统是利用存贮地址的最低有效比特做为手段，来同时从所要的任何连接关系中取得存储器数据的。

在8比特系统的例子中，对于一个存储器单元，“M”，这里M是由3比特的二进制数定义的(例，对组6，M＝110)，具有比特“(2...0)，”的连接关系地址可以表示为：X(7，6，5)+X(4)&！M₆(2)，Y(7，6，5)+Y(4)&！M₆(1)，Z(7，6，5)+Z(4)&！(M₆(0)；读作X比特7到5加上X比特4当M₆(比特2)为逻辑0，与Y和Z的运算结果相连接。换句话说，若一个节点号从其缺省位置，即当节点号0(或图6中的000/a0)在下—左—前角，逻辑地向到给定的方向转换，那么地址必须在那个方向上增加，这种情况自动地发生在图9和11所描述的从X(4)，Y(4)和Z(4)的转换中。

地址需要在存储器组内找到合适的位置。由于使用的是8单元的存储器，所以从每一段RH，GH和BH中只需三位最高有效比特。因此，总共只需要9比特，可给出任何存储器组中的所有信息唯一的地址。所有的存贮器组使用不同的地址，如表1，图9所示。根据图3、4、6和7中顶点节点间分配，图10即表2给出了用于地址计算的X(4)，Y(4)，Z(4)值的一个完整列表。表中的值表示了哪个3比特段需要随着指示被寻址的立方体方向的头而增加。

一个如何实施上述方程的范例在图11中表示。加法器电路1101是一般技术所熟知的典型的二进制加法器。

为了更好地理解寻址方案是怎样工作的，下面给出了一个一维系统的例子，它需要同时从存储器中检索二个元素。一个8比特数据字的地址写做X(7...4)。需要的值存贮在X(7...4)以及X(7...4)+1中。现在将存储器分成两个组B₀和B₁。通过使所有的偶地址元素存贮在B₀中，所有的奇地址元素存贮在B₁中，一个元素就可以同时从每个组中存贮及检索。当一个寻址请求指向偶地址时，两个组中的元素将被寻址为X(7，6，5)。但是，当寻址请求指向一个奇地址时，从B₁中取的元素将在地址X(7，6，5)，从B₀中取的元素将在地址X(7，6，5)+1。无论何时地址指向奇数值时，值X(4)为“1”，而无论何时地址指向偶数值时，值X(4)为“0”。所以，如果X(4)总是与X(7，6，5)相加，进入B₀并将地址X(7，6，5)直接带入B₁，那么就可以从存储器中得到正确的值。在图10和11中，将概念扩展到使用8组存储器的三维情况，每个对应于一个顶点(注意该概念可类似的扩展到n维)。

                  数据插值

4个最低有效比特，如RL，GL，BL，是由系统中将被转换的每个颜色分量得到的，用于按照如下的一维插值法在查找表值之间进行插值： $\frac{(a1-a0)*R_L}{16}+a0$

这里a1和a0是数据点，且R_L是它们之间的相对距离。

扩展到三维情况，这个过程将图8所示的三个数据点变量连接起来。插值过程对每个需要转换的颜色进行计算。所以，为了实现从RGB系统到CMY系统的插值，将需要三段存储器，每段对应一种颜色。

特别需要注意的是，这意味着：对于一个给定的典型颜色，它由映射为RH，GH，BH的RGB标度中的数据点值(即，CIE波长值)组成，相应于CMY颜色的地址将按照图8位于插值结果中。颜色转换可以一次进行一个颜色平面，或插值结果通过先对青插值、然后对深红、然后对黄，这样交叉得到，或者复制三个插值器平等进行插值操作。

              数据排序

上面的讨论表明，为了得到代表三维颜色空间的8个顶点的数据，可以同时对8个存储器组进行存取。根据图8中插值器输入的需要对数据进行排序，当需要参考任何立方体时，将得到的数据以逻辑顺序放置。

排列的顺序将取决于哪一个节点号出现在被存取的立方体的下—左—前，LLF角上。按照图3a和6，当节点0处于LLF角时，所有的节点逻辑上都位于各自正确的位置。若在任何其它位置，如图3B，那么所有节点都必须进行排序，使之处于正确顺序。图12即表3表示了这种排列。每一个LLF不是零的立方体都被认为是已经经过了在立方体空间结构三维中的任一维上的逻辑转换。位于LLF角的节点号表明了结构的方向，它是由X(4)，Y(4)和Z(4)共同指明的。

例如，如果节点a₄为LLF，立方体已经在X轴方向上进行了逻辑转换。所以，所有的节点都必然要被该转换所交换和排序。在其它方向上或者各方向的任何组合上也是如此。当节点a₇为LLF，那么节点必须在全部方向上进行交换，即映射为图4所示。

排序可以用多种硬件设备实现。在所优选的实施例中，采用的是一种多级交换网络，图13中给出了其中一部分。每个框1301，1303等等，代表两个2到1的复用器；当该框的控制比特置位时，两个输入在输出端交换位置，而当控制比特没有置位时，输入与输出位于相同的相对位置上。

例如，当立方体在Z方向上转换时(此时节点1在LLF)，节点0和1被交换，将节点1放在a₀位置，为LLF，且节点0放在a₁位置，ULF，并通过控制比特Z(4)置位而被排序。所以，在图4中的镜像立方体401时，当节点7处于a₀位置，所有的控制比特都置位，使得所有的值在所有方向上都进行交换，从输入到输出产生了完全相反的值(见图12，逻辑立方体存储器结构的第一列对应于镜像立方体存储器结构的最后一列。)

                 硬件实现

参见图14，给出了一个示范框图，用于表示实施前面所定义的存储器组织、寻址方案和排序机制的设备的框图。所描述的模型为8比特实施方案而设计(同时见随后描述的存储器输出1413)。

输入总线1401有24条线，用于为每个待转换的数据变量接收一个8比特的字节。可以回忆起最高的4位有效比特(7...4)是用于地址产生的。对RGB，图11给出了产生地址的过程，这里X＝R，Y＝G，Z＝B。而12条控制线被馈送到地址产生电路1405中。

4位最低有效比特(3...0)是用于插值的数据，这是以算述逻辑单元(ALU)1407，三线性插值器做为依据的，在图8中也做了表示。

8个存储器组1409，按照图3和4中所示的颜色空间结构标为0到7，并按照图9、10和11通过控制线1411连接到地址产生器1405上。指明哪个变量将与X、Y、Z值复用的两比特的转换选择信号，以便确定在存取周期内哪个变量被插值。这两比特指定所需的输出颜色，并将由系统，一个状态机或计数器产生，这取决于专业上所熟知的实施方法以及插值是在平面上进行还是交织进行。

根据图13，为了将插值器1407的选择进行排序，从每个存储器组1409选来的值是到多级交换网络1415的输出1413。另一种方法，交换网络可以扩展到提供24比特或32比特实施设备，从而使所有四个变量在单个操作中就能确定，而不是分别进行，省略了两比特的转换选择字1409。

从输入线1401，根据图13，总线1417把比特4馈送到多级交换网络，通过总线1417对数据排序。代表插值距离的4位最低有效比特X(3...0)，Y(3...0)以及Z(3...0)，通过总线1417和1421选择路径，连到三线性插值器上，这是按照图8用于与多级交换网络1415输出端a₀到a₇的输出一同使用的。插值器1407的输出—在图中标为X′Y′Z′—将是从RGB到CMY插值后得到的颜色值。每个颜色的8比特值输出到总线1423(8...32)上。所以，8-，16-，24-或32-比特的总线宽度是比较合适的。

按照前面的示范实施例，很容易造出相当小的这样一个ASIC：它使用大约3300个门组成插值器，600个门做为多级交换网络，30个门做为地址产生器1405，以及12,288个存储器单元位置(8组×512字节×3种颜色)，并采用标准的68脚的封装。

因此，所得到的信息由所描述的系统完成，如图14所示，每个上半段的最低有效比特RH(4)，GH(4)和BH(4)在任意一次存取中，可以没有冗余地产生只寻址8个存储器组的地址，并且为产生排序在所述的一次存取中完成三线性插值而不必进行存储器的复制，即减少了8倍。也就是说，一个三维存储器被分成8片，通过使用这些上段LSB控制线同时存取并排序。

                  范例

参考图15，这是一个RGB将被转换为CMY的颜色空间的存储器结构1501。立方结构的可寻址节点代表了CMY变换颜色空间的样值。给定一个RGB颜色值的集合：6C，32，E8(十六进制)，要解决的问题是将这些值转换成CMY值的集合。所以，对于：

R＝01101100₂，

G＝00110010₂，

B＝11101000₂，以及

R(7...5)＝3  R(4)＝0  R(3...0)＝C₁₆[即12]

G(7...5)＝1  G(4)＝1  G(3...0)＝2。

B(7...5)＝7  B(4)＝0  B(3...0)＝8地址发生器1405的输出示于图15B(即图11加法器的输出)，这里R₊，G₊，B₊是加法器1101的输出。排序装置(如图12和13所示)按照本例绘于图15C，这里最低有效比特-R(4)，G(4)，B(4)—对应于图12中的第三例。本例的数学插值(见图8)用图15C中的一部分表示。插值结果130则是立方体颜色空间中三个(或82₁₆)CMY数据点值中的一个插值。

前面介绍的本发明优选的实施例是为解释和描述的目的而提出的。它并不是很严密的，也并不意味着本发明只局限于它所揭示的精确的形式上。显然，对于行家来说，很多修改和变化都是显而易见的。同样，为了达到相同的结果，前述的任何处理步骤都存在与其它步骤相交换的可能。选择这样的实施例，并进行描述，是为了更好地解释本发明的原理和在具体应用时的最佳模式，从而使得其它精于本专业的人可以了解本发明为了适合其它特殊应用的各种实施例和各类修改。本发明的范围将通过随后的权利要求及其等同物而定义。

Claims (5)

1.一个用于由输入数据字X(m-1，m-2，......，0)，Y(m-1，m-2，.......0)，和Z(m-1，m-2，.......0)(其中m＝一个数据字的总比特数)表示的颜色的第一三维颜色空间三激励颜色交换到由输出数据字X′(m-1，m-2，......，0)，Y′(m-1，m-2，.......0)，和Z′(m-1，m-2，.......0)表示的第二三维颜色空间三激励颜色的设备，其特征在于：

地址发生器(1405)，具有输入装置(1403)和输出装置(1411)，用于通过上述输入装置(1403)接收第一三维颜色空间三激励颜色字的第一组预定比特，并在上述输出装置(1411)上提供地址信号；

一系列8存储器组(1409)，每一个都具有：

输入装置，有选择地连接到上述地址发生器(1405)的上述输出装置(1411)，用于接收地址信号，按照上述第一组预定比特每个访问周期访问上述每一个存储器组(1409)的一个单元；

可寻址存储器单元，存贮对应于上述第一三维颜色空间三激励颜色字的第二三维颜色空间三激励颜色变换字；

输出装置用于从上述单位提供上述三维颜色空间三激励颜色变换字；

一个排序器(1415)，用于排序被访问的位置转换字，包括：

第一输入装置，有选择地连接到上述存储器组(1409)的输出装置，用于接收上述变换字；

第二输入装置，连接以接收上述第一组预定比特的第一预定子集，使得上述变换字按照上述第一预定子集的顺序排序；以及

八输出装置，用于输出上述被排序的变换字；以及

一个三线性插值器(1407)，用于使用上述颜色字的第二组预定比特对上述排序的变换字插值，该插值器具有：

八个第一输入装置，连接到上述排序器输出装置，对应地接收上述排序的变换字；

第二输入装置(1421)，连接以接收上述颜色字的第二组预定比特；以及

输出装置(1423)，用于提供上述第二三维颜色空间三激励颜色；

在插值中，由数据字X(m-1，m-2，......，0)，Y(m-1，m2，.......0)，和Z(m-1，m-2，.......0)表示的颜色的第一三维颜色空间三激励颜色被变换到由数据字X′(m-1，m-2，......，0)，Y′(m-1，m-2，.......0)，和Z′(m-1，m-2，.......0)表示的第二三维颜色空间三激励颜色，它是与上述第一三维颜色空间三激励颜色变换字相关的；

上述存贮的第二三维颜色空间三激励颜色变换字的插值。

2.根据权利要求1所述的装置，其特征在于，每一个所述存储器组(1409)的进一步的特征是：

一个接收有决定作用的信号的输入如确定在当前的访问周期中，变换哪一个三激励颜色X、Y或Z。

3.根据权利要求1或2所述的装置，其特征在于，所述的一系列八存储器组(1409)的特征是：

用于仿真一个三维空间结构的装置，其特征在于存贮着上述变换字，使得上述变换数据的每一个字可以在一个访问周期中访问而不必复制上述一系列八存储器组。

4.根据权利要求3所述的装置，其特征在于，所述仿真一个三维空间结构的装置进一步的特征是：

所述的一系列八存储器组(1409)具有代表一个立方体的八顶点的立方体结构阵列的可寻址的位置，其中，存贮着上述变换字，使得任何立方体结构的八个顶点可以在单一访问周期内通过访问每一个存储器组(1409)并行地访问。

5.根据权利要求1，2，或4所述的装置，其特征在于，所述的排序器(1415)的进一步特征是：

根据函数：X(d，c，b)+X(a)&！bank(c)，Y(d，c，b)+Y(a)&！bank(b)，Z(d，c，b)+

Z(a)&！bank(a)，连结上述第一三维颜色空间三激励颜色的上述第一组预定比特。其中“d，c，b，a”是连续比特，“a”是最低有效比特，并且上述输入数据的上述第一组预定比特的上述第一预定子集和“bank(1)”是上述一系列八存储器的存储器组号。

Images