CN109768138A - 一种发光二极管芯片及其制作方法 - Google Patents

Abstract

本发明公开了一种发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括图形化衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极和反射层；图形化衬底的第一表面包括多个凸起部和位于多个凸起部之间的凹陷部，N型半导体层、有源层和P型半导体层依次层叠在第一表面上；P型半导体层上设有延伸至N型半导体层的第一凹槽，第一凹槽内的N型半导体层上设有延伸至第一表面的第二凹槽；反射层铺设在第二凹槽内的第一表面上，N型电极设置在反射层和第二凹槽周围的N型半导体层上，P型电极设置在P型半导体层上。本发明可以有效提高LED芯片的出光，进而提升LED芯片的发光亮度。

Description

一种发光二极管芯片及其制作方法

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。

背景技术

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。芯片是LED的核心组件。

现有的LED芯片包括衬底、N型半导体层、有源层、P型半导体层、P型电极和N型电极，N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

电极材料会遮挡和吸收有源层发出的光线。对于正装LED芯片来说，P型电极位于有源层的上面，会遮挡和吸收有源层直接射向芯片出光面的光线；而N型电极位于有源层的侧面，虽然不会遮挡和吸收有源层直接射向芯片出光面的光线，但是有源层射向背光面的光线在经过反射之后还是很容易被N型电极吸收，影响LED芯片的出光，降低LED芯片的发光亮度。

发明内容

本发明实施例提供了一种发光二极管芯片及其制作方法，能够解决现有技术的问题。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括图形化衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极和反射层；所述图形化衬底的第一表面包括多个凸起部和位于所述多个凸起部之间的凹陷部，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述第一表面上；所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽，所述第一凹槽内的N型半导体层上设有延伸至所述第一表面的第二凹槽，所述第二凹槽在所述图形化衬底的第二表面上的投影位于所述第一凹槽在所述第二表面上的投影内，所述第二表面为所述图形化衬底上与所述第一表面相对的表面；所述反射层铺设在所述第二凹槽内的第一表面上，所述N型电极设置在所述反射层和所述第二凹槽周围的N型半导体层上，所述P型电极设置在所述P型半导体层上。

可选地，所述第二凹槽内的所有凸起部在所述第二表面上的投影的面积与所述第二凹槽内的凹陷部在所述第二表面上的投影的面积的比值为60％～90％。

优选地，所述凸起部在所述第二表面上的投影中两点之间的最大距离为1μm～5μm。

更优选地，所述凸起部与所述凹陷部之间的夹角为30°～80°。

进一步地，所述多个凸起部与所述凹陷部之间的夹角沿从所述第二凹槽的中心到所述第二凹槽的边缘的方向逐渐减小。

可选地，所述凸起部与所述凹陷部之间的高度差为所述第二凹槽的深度的1/10～1/2。

进一步地，所述多个凸起部与所述凹陷部之间的高度差沿从所述第二凹槽的中心到所述第二凹槽的边缘的方向逐渐增大。

可选地，所述反射层在所述第二表面上的投影的面积小于所述N型电极在所述第二表面上的投影的面积。

可选地，所述反射层为金属层或者分布式布拉格反射镜。

另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：

提供一图形化衬底，所述图形化衬底的第一表面包括多个凸起部和位于所述多个凸起部之间的凹陷部；

在所述第一表面上依次生长N型半导体层、有源层和P型半导体层；

在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；

在所述第一凹槽内的N型半导体层上开设延伸至所述第一表面的第二凹槽，所述第二凹槽在所述图形化衬底的第二表面上的投影位于所述第一凹槽在所述第二表面上的投影内，所述第二表面为所述图形化衬底上与所述第一表面相对的表面；

在所述第二凹槽内的第一表面上形成反射层；

在所述反射层和所述第二凹槽周围的N型半导体层上形成N型电极，在所述P型半导体层上形成P型电极。

本发明实施例提供的技术方案带来的有益效果是：

通过在表面凹凸不平的衬底上依次层叠N型半导体层、有源层和P型半导体层，并在从P型半导体层延伸至N型半导体层的第一凹槽内进一步开设延伸至衬底表面的第二凹槽，第二凹槽内的衬底表面上设有反射层，N型电极设置在反射层和第二凹槽周围的N型半导体层上，一方面N型电极可以通过第二凹槽周围的N型半导体层注入电流，另一方面从衬底反射的光线大部分会被N型电极下面的反射层反射，而不是被N型电极吸收。而且反射层设置在衬底凹凸不平的表面上，有利于光线进行多角度反射，反射效果很好，可以有效提高LED芯片的出光，进而提升LED芯片的发光亮度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管芯片的结构示意图；

图2是本发明实施例提供的图形化衬底在第二凹槽内部分的结构示意图；

图3是本发明实施例提供的一种发光二极管芯片的制作方法的流程图；

图4是本发明实施例提供的制作方法在步骤201执行之后形成的发光二极管芯片的结构示意图；

图5是本发明实施例提供的制作方法在步骤202执行之后形成的发光二极管芯片的结构示意图；

图6是本发明实施例提供的制作方法在步骤203执行之后形成的发光二极管芯片的结构示意图；

图7是本发明实施例提供的制作方法在步骤204执行之后形成的发光二极管芯片的结构示意图；

图8是本发明实施例提供的制作方法在步骤205执行之后形成的发光二极管芯片的结构示意图；

图9是本发明实施例提供的制作方法在步骤206执行之后形成的发光二极管芯片的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管芯片。图1为本发明实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片包括图形化衬底10、N型半导体层21、有源层22、P型半导体层23、N型电极31、P型电极32和反射层40。图形化衬底10的第一表面11包括多个凸起部11a和位于多个凸起部11a之间的凹陷部11b，N型半导体层21、有源层22和P型半导体层23依次层叠在第一表面11上。P型半导体层23上设有延伸至N型半导体层21的第一凹槽100，第一凹槽100内的N型半导体层21上设有延伸至第一表面11的第二凹槽200，第二凹槽200在图形化衬底10的第二表面12上的投影位于第一凹槽100在第二表面12上的投影内，第二表面12为图形化衬底10上与第一表面11相对的表面。反射层40铺设在第二凹槽200内的第一表面11上，N型电极31设置在反射层40和第二凹槽200周围的N型半导体层21上，P型电极32设置在P型半导体层23上。

本发明实施例通过在表面凹凸不平的衬底上依次层叠N型半导体层、有源层和P型半导体层，并在从P型半导体层延伸至N型半导体层的第一凹槽内进一步开设延伸至衬底表面的第二凹槽，第二凹槽内的衬底表面上设有反射层，N型电极设置在反射层和第二凹槽周围的N型半导体层上，一方面N型电极可以通过第二凹槽周围的N型半导体层注入电流，另一方面从衬底反射的光线大部分会被N型电极下面的反射层反射，而不是被N型电极吸收。而且反射层设置在衬底凹凸不平的表面上，有利于光线进行多角度反射，反射效果很好，可以有效提高LED芯片的出光，进而提升LED芯片的发光亮度。另外，反射层与衬底凹凸不平的表面之间的接触粘附性较好，同时N型电极与反射层之间的接触粘附性也较好，有利于提高LED芯片的可靠性。

可选地，第二凹槽200内的所有凸起部11a在第二表面12上的投影的面积与第二凹槽200内的凹陷部11b在第二表面12上的投影的面积的比值可以为60％～90％，如75％。通过限定第二凹槽内凸起部和凹陷部占用面积之比，使反射层对光线的多角度反射效果较好，同时反射层与第一表面之间的接触粘附性也较好。

优选地，如图1所示，凸起部11a在第二表面12上的投影中两点之间的最大距离s1可以为1μm～5μm，如3μm。例如，凸起部在第二表面上的投影为圆形，则两点之间的最大距离为圆形的直径；又如，凸起部在第二表面上的投影为长方形，则两点之间的最大距离为长方形的对角线长度。

相应地，如图1所示，相邻两个凸起部11a之间的距离s2可以为0.5μm～5μm，如3μm。

通过限定凸起部的尺寸大小、以及凸起部之间的距离，控制凸起部的数量；在保证实现效果的情况下，可以尽可能方便实现和降低实现成本。

进一步地，如图1所示，凸起部11a与凹陷部11b之间的夹角α可以为30°～80°，如55°，方便反射层沉积在凸起部和凹陷部上，反射层与第一表面之间的接触粘附性较好，同时反射层对光线的多角度反射效果也较好。

需要说明的是，在实际应用中，凸起部可以呈圆锥状、棱锥状、球冠状、圆台状、圆柱状、棱柱状中的一种。根据凸起部所呈形状的不同，凸起部与凹陷部之间的夹角可以为一个定值，也可以为一个范围。当凸起部与凹陷部之间的夹角为定值时，夹角α可以为这个定值；如果凸起部与凹陷部之间的夹角为一个范围时，夹角α可以为平均值，也可以为凸起部侧面中部与凹陷部之间的夹角。

图2为本发明实施例提供的图形化衬底在第二凹槽内部分的结构示意图。参见图2，优选地，多个凸起部11a与凹陷部11b之间的夹角α沿从第二凹槽200的中心到第二凹槽200的边缘的方向(图2用箭头示出)逐渐减小。通过控制多个凸起部与凹陷部之间的夹角从中心到边缘逐渐减小，使凸起部的侧面越来越陡峭，阻挡作用越来越强，有利于将N型电极固定在第二凹槽内。

在实际应用中，可以多个凸起部在第二表面上的投影的面积相同，通过改变多个凸起部与凹陷部之间的高度差，实现多个凸起部与凹陷部之间的夹角的变化，如图2所示；也可以多个凸起部与凹陷部之间的高度差相同，通过改变多个凸起部在第二表面上的投影的面积，实现多个凸起部与凹陷部之间的夹角的变化。

可选地，如图1所示，凸起部11a与凹陷部11b之间的高度差h1可以为第二凹槽200的深度h2的1/10～1/2，如1/6。通过限定凸起部的高度和第二凹槽的深度之间的关系，有利于将N型电极固定在第二凹槽内。

优选地，如图2所示，多个凸起部11a与凹陷部11b之间的高度差h1可以沿从第二凹槽200的中心到第二凹槽200的边缘的方向(图2用箭头示出)逐渐增大。通过控制多个凸起部与凹陷部之间的高度差从中心到边缘逐渐增大，使凸起部的阻挡作用越来越强，有利于将N型电极固定在第二凹槽内。

在实际应用中，可以在改变多个凸起部与凹陷部之间的高度差的同时，通过将多个凸起部在第二表面上的投影的面积保持相同，使多个凸起部与凹陷部之间的夹角随之变化，如图2所示；也可以在改变多个凸起部与凹陷部之间的高度差的同时，通过改变多个凸起部在第二表面上的投影的面积，使多个凸起部与凹陷部之间的夹角保持不变。

可选地，反射层40在第二表面12上的投影的面积可以小于N型电极31在第二表面12上的投影的面积。通过限定反射层占用面积和N型电极占用面积之间的比例关系，一方面可以保证N型电极与N型半导体层之间可以充分接触，实现电流的注入；另一方面可以保证N型电极对光线的反射效果以及设置的牢固性较好。

进一步地，如图1所示，第二凹槽200的侧面与第二凹槽200的底面之间的夹角β可以为钝角，以方便N型电极的设置。

优选地，钝角可以为100°～170°，如135°，实现效果好。

可选地，反射层40可以为金属层或者分布式布拉格反射镜(英文：DistributedBragg Reflection，简称：DBR)，实现简单方便。

具体地，当反射层40为金属反射层时，反射层40的材料可以为铝(Al)层。进一步地，反射层40的厚度可以为50nm～200nm，如125nm。

当反射层为DBR时，反射层40可以包括交替层叠的多个二氧化硅(SiO₂)层和多个二氧化钛(TiO₂)层。进一步地，二氧化硅(SiO₂)层和二氧化钛(TiO₂)层的数量之和可以为6个～100个，如50个。

具体地，衬底10的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓(GaN)。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。N型电极31和P型电极32的材料可以采用金(Au)、铝(Al)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。

进一步地，N型半导体层21的厚度可以为1μm～5μm，优选为3μm；N型半导体层21中N型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10¹⁹/cm³，优选为5*10¹⁸/cm³。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～15个，优选为10个。P型半导体层23的厚度可以为100nm～800nm，优选为450nm；P型半导体层23中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，该发光二极管芯片还可以包括缓冲层，缓冲层设置在衬底和N型半导体层之间，为外延生长提供成核中心。

具体地，缓冲层的材料采用氮化铝或者氮化铝镓，如Al_xGa_1-xN，0＜x＜1，可以缓解衬底材料和外延材料之间的晶格失配。

进一步地，缓冲层的厚度为0.5nm～5μm，如2.5μm。

可选地，该发光二极管芯片还可以包括透明导电层，透明导电层设置在P型半导体层和P型电极之间。利用透明导电层的横向扩展能力优于P型半导体层，促进P型电极注入的电流进行横向扩展。

具体地，透明导电层的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)、氧化锌(ZnO)、氧化锌锡(ZTO)、镓掺杂的氧化锌透明导电玻璃(GZO)中的一种。

优选地，该发光二极管芯片还可以包括电流阻挡层，电流阻挡层设置在P型半导体层和透明导电层之间，电流阻挡层在P型半导体层的顶面上的投影与P型电极在P型半导体层的顶面上的投影重合。电子阻挡层可以阻挡P型电极注入的电流通过透明导电层直接纵向注入P型半导体层中，使得P型电极注入的电流先在透明导电层中进行横向扩展，再纵向注入P型半导体层中，以促进电流的横向扩展，提高芯片的发光效率。

具体地，电流阻挡层的材料可以采用二氧化硅(SiO₂)、氮化硅(SiN)、二氧化钛(TiO₂)中的一种。

可选地，该发光二极管芯片还可以包括钝化层，钝化层设置在P型半导体层除P型电极设置区域之外的区域、以及凹槽内除N型半导体层设置区域之外的区域上，以对LED芯片进行保护。

具体地，钝化层的材料可以采用二氧化硅(SiO₂)、氮化硅(SiN)、二氧化钛(TiO₂)中的一种。

本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所示的发光二极管芯片。图3为本发明实施例提供的一种发光二极管芯片的制作方法的流程图。参见图3，该制作方法包括：

步骤201：提供一图形化衬底，图形化衬底的第一表面包括多个凸起部和位于多个凸起部之间的凹陷部。

图4为本发明实施例提供的制作方法在步骤201执行之后形成的发光二极管芯片的结构示意图。其中，10表示图形化衬底，11表示第一表面，12表示第二表面，11a表示凸起部，11b表示凹陷部。参见图4，第一表面11和第二表面12为图形化衬底10上相对设置的两个表面，多个凸起部11a均匀分布在第一表面11上，并通过凹陷部11b连接在一起。

在本实施例的一种实现方式中，该步骤201可以包括：

提供一平片衬底；

结合光刻工艺和刻蚀工艺对平片衬底图形化，形成图形化衬底。

在本实施例中的另一种实现方式中，该步骤201可以包括：

提供一平片衬底；

在平片衬底的一个表面上铺设二氧化硅薄膜；

结合光刻工艺和刻蚀工艺对二氧化硅薄膜图形化，形成图形化衬底。

步骤202：在第一表面上依次生长N型半导体层、有源层和P型半导体层。

图5为本发明实施例提供的制作方法在步骤202执行之后形成的发光二极管芯片的结构示意图。其中，21表示N型半导体层，22表示有源层，23表示P型半导体层。参见图5，N型半导体层21、有源层22和P型半导体层23依次铺设在整个第一表面11上。

具体地，该步骤202可以包括：

采用金属有机化合物化学气相沉淀(英文：Metal Organic Chemical VaporDeposition，简称：MOCVD)技术在第一表面上依次生长N型半导体层、有源层和P型半导体层。

可选地，当该发光二极管芯片还包括缓冲层时，则先在第一表面上形成缓冲层，再在缓冲层上依次生长N型半导体层、有源层和P型半导体层。具体地，缓冲层可以采用金属有机化合物化学气相沉淀(英文：Metal Organic Chemical Vapor Deposition，简称：MOCVD)技术生长而成，也可以采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术沉积而成。

步骤203：在P型半导体层上开设延伸至N型半导体层的第一凹槽。

图6为本发明实施例提供的制作方法在步骤203执行之后形成的发光二极管芯片的结构示意图。其中，100为第一凹槽。参见图6，第一凹槽100从P型半导体层23延伸至N型半导体层21。

具体地，该步骤203可以包括：

采用光刻技术在P型半导体层上形成一定图形的光刻胶，光刻胶设置在介质层上除凹槽所在区域之外的区域上；

干法刻蚀没有光刻胶覆盖的P型半导体层和有源层，形成凹槽；

去除光刻胶。

在具体实现时，采用光刻技术形成一定图形的光刻胶，可以包括：

铺设一层光刻胶；

通过一定图形的掩膜版对光刻胶进行曝光；

将曝光后的光刻胶浸泡在显影液中，溶解部分光刻胶，留下的光刻胶即为所需图形的光刻胶。

可选地，当该发光二极管芯片还包括透明导电层时，可以在凹槽形成之后，在P型半导体层上形成透明导电层；也可以先在P型半导体层上形成透明导电层，再在透明导电层上形成延伸至N型半导体层的凹槽。具体地，透明导电层的形成过程都可以包括：先铺设透明导电层，再利用光刻技术和刻蚀技术对透明导电层图形化。

优选地，当该发光二极管芯片还包括电流阻挡层时，则先在P型半导体层上形成电流阻挡层，再在电流阻挡层和P型半导体层上形成透明导电层。具体地，电流阻挡层的形成过程可以包括：先铺设电流阻挡层，再利用光刻技术和刻蚀技术对电流阻挡层图形化。

步骤204：在第一凹槽内的N型半导体层上开设延伸至第一表面的第二凹槽。

在本实施例中，第二凹槽在图形化衬底的第二表面上的投影位于第一凹槽在第二表面上的投影内，第二表面为图形化衬底上与第一表面相对的表面。

图7为本发明实施例提供的制作方法在步骤204执行之后形成的发光二极管芯片的结构示意图。其中，200表示第二凹槽。参见图7，第二凹槽200从第一凹槽100内的N型半导体层21延伸至第一表面11。

具体地，该步骤204可以与步骤203类似，不同之处主要在于图形不同，在此不再详述。需要说明的是，由于形成N型半导体层、有源层和P型半导体层的外延材料的刻蚀气体不会与图形化衬底反应，因此第二凹槽内的第一表面具有多个凸起部和位于多个凸起部之间的凹陷部。

步骤205：在第二凹槽内的第一表面上形成反射层。

图8为本发明实施例提供的制作方法在步骤205执行之后形成的发光二极管芯片的结构示意图。其中，40表示反射层。参见图8，反射层40铺设在第二凹槽200内的第一表面11上。

在本实施例的一种实现方式中，该步骤205可以包括：

在P型半导体层、第一凹槽内和第二凹槽内铺设反射材料；

采用光刻技术在第二凹槽内的反射材料上形成光刻胶；

干法刻蚀没有光刻胶覆盖的反射材料，覆盖有光刻胶的反射材料留下形成反射层；

去除光刻胶。

在本实施例的另一种实现方式中，该步骤205可以包括：

在P型半导体层和第一凹槽内形成光刻胶；

在光刻胶和第二凹槽内铺设反射材料；

去除光刻胶和光刻胶上的反射材料，第二凹槽内的反射材料形成反射层。

步骤206：在反射层和第二凹槽周围的N型半导体层上形成N型电极，在P型半导体层上形成P型电极。

图9为本发明实施例提供的制作方法在步骤206执行之后形成的发光二极管芯片的结构示意图。其中，31表示N型电极，32表示P型电极。参见图9，N型电极31设置在反射层40和第二凹槽200周围的N型半导体层21上，P型电极32设置在P型半导体层23上。

可选地，该步骤204可以包括：

采用光刻技术在凹槽内除N型电极所在区域之外的区域、以及P型半导体层上除P型电极所在区域之外的区域上形成光刻胶；

在光刻胶、石墨烯扩展条和P型半导体层上铺设电极材料；

去除光刻胶和光刻胶上的电极材料，石墨烯扩展条上的电极材料形成N型电极，P型半导体层上的电极材料形成P型电极。

可选地，当该发光二极管芯片还包括钝化层时，则在N型电极和P型电极形成之后，在P型半导体层除P型电极设置区域之外的区域、以及凹槽内除N型半导体层设置区域之外的区域上形成钝化层。具体地，钝化层的形成过程可以包括：先铺设钝化层，再利用光刻技术和刻蚀技术对钝化层图形化。

需要说明的是，利用光刻技术和刻蚀技术对某层(透明导电层、电流阻挡层或者钝化层)图形化的过程可以与凹槽的形成过程类似，因此不再一一详述。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片，其特征在于，所述发光二极管芯片包括图形化衬底、N型半导体层、有源层、P型半导体层、N型电极、P型电极和反射层；所述图形化衬底的第一表面包括多个凸起部和位于所述多个凸起部之间的凹陷部，所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述第一表面上；所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽，所述第一凹槽内的N型半导体层上设有延伸至所述第一表面的第二凹槽，所述第二凹槽在所述图形化衬底的第二表面上的投影位于所述第一凹槽在所述第二表面上的投影内，所述第二表面为所述图形化衬底上与所述第一表面相对的表面；所述反射层铺设在所述第二凹槽内的第一表面上，所述N型电极设置在所述反射层和所述第二凹槽周围的N型半导体层上，所述P型电极设置在所述P型半导体层上。

2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第二凹槽内的所有凸起部在所述第二表面上的投影的面积与所述第二凹槽内的凹陷部在所述第二表面上的投影的面积的比值为60％～90％。

3.根据权利要求2所述的发光二极管芯片，其特征在于，所述凸起部在所述第二表面上的投影中两点之间的最大距离为1μm～5μm。

4.根据权利要求3所述的发光二极管芯片，其特征在于，所述凸起部与所述凹陷部之间的夹角为30°～80°。

5.根据权利要求4所述的发光二极管芯片，其特征在于，所述多个凸起部与所述凹陷部之间的夹角沿从所述第二凹槽的中心到所述第二凹槽的边缘的方向逐渐减小。

6.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述凸起部与所述凹陷部之间的高度差为所述第二凹槽的深度的1/10～1/2。

7.根据权利要求6所述的发光二极管芯片，其特征在于，所述多个凸起部与所述凹陷部之间的高度差沿从所述第二凹槽的中心到所述第二凹槽的边缘的方向逐渐增大。

8.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述反射层在所述第二表面上的投影的面积小于所述N型电极在所述第二表面上的投影的面积。

9.根据权利要求1～5任一项所述的发光二极管芯片，其特征在于，所述反射层为金属层或者分布式布拉格反射镜。

10.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：

提供一图形化衬底，所述图形化衬底的第一表面包括多个凸起部和位于所述多个凸起部之间的凹陷部；

在所述第一表面上依次生长N型半导体层、有源层和P型半导体层；

在所述P型半导体层上开设延伸至所述N型半导体层的第一凹槽；

在所述第一凹槽内的N型半导体层上开设延伸至所述第一表面的第二凹槽，所述第二凹槽在所述图形化衬底的第二表面上的投影位于所述第一凹槽在所述第二表面上的投影内，所述第二表面为所述图形化衬底上与所述第一表面相对的表面；

在所述第二凹槽内的第一表面上形成反射层；

在所述反射层和所述第二凹槽周围的N型半导体层上形成N型电极，在所述P型半导体层上形成P型电极。