CN109755675A - 一种蓄电池bms协议管理系统 - Google Patents

Abstract

本发明公开了一种蓄电池BMS协议管理系统，其特征在于，包括二维码识别器，CPU，AD转换模块，无线信号发射模块，信号处理模块，电源模块，无线信号接收模块，总线接口，以及终端控制器。本发明设置的二维码识别器能在锂电模组的模组过程中对每个锂电模组的BMS协议二维码进行读取，而二维码识别器所读取的BMS协议信息并能通过设置的信号处理模块进行抗干扰处理，其通过信号处理模块处理后的信息并能通过设置的无线信号发射模块通过无线网络传输给终端控制器，使管理者能对模组锂电池的每个锂电模组的BMS协议进行读取，以实现对模组锂电池的每个锂电模组的BMS协议的统一管理。

Description

一种蓄电池BMS协议管理系统

技术领域

本发明涉及一种BMS协议管理系统，具体是指一种蓄电池BMS协议管理系统。

背景技术

随着电动汽车数量不断增多，电动汽车所使用的锂电池的下线量也再不断的增多，这些下线的锂电池多为其放电时间和放电量达不到电动汽车的使用标准，为了能将下线的锂电池进行利旧，我们便会将不同锂电池的锂电模组进行模组，即进行模组利旧。而不同的锂电池的BMS协议也不同，在进行模组利旧时则需通过相应的管理系统对模组的锂电池中的各个锂电模组的BMS协议进行统一管理，以防止模组后的锂电池中的某个锂电模组出现过充电或过放电现象，而影响整个模组锂电池的可靠性和使用寿命。

然而，我们目前在模组锂电池的使用中，其管理系统并不能对模组锂电池的中的锂电模组的BMS协议进行统一管理的问题，导致模组锂电池常出现过充电或过放电现象，致使模组锂电池的使用寿命缩短。因此，提供一种不仅能对模组锂电池的每个锂电模组的BMS协议进行采集，还能同时完成对模组锂电池的锂电模组BMS协议进行统一管理的BMS协议管理系统便是当务之急。

发明内容

本发明的目的在于克服现有的模组锂电池管理系统未实现对模组锂电池内各锂电模组的BMS协议统一管理的缺陷，提供一种蓄电池BMS协议管理系统。

本发明的目的通过下述技术方案现实：一种蓄电池BMS协议管理系统，包括二维码识别器，CPU，分别与CPU相连接的AD转换模块和无线信号发射模块，串接在二维码识别器与AD转换模块之间的信号处理模块，与二维码识别器、CPU、AD转换模块和无线信号发射模块分别相连接的电源模块，与无线信号发射模块相配合的无线信号接收模块，通过总线与无线信号接收模块相连接的总线接口，以及与总线接口相连接的终端控制器。

进一步的，所述信号处理模块包括处理芯片U，分别与处理芯片U相连接的滤波器SAW1和滤波器SAW2，与滤波器SAW1和滤波器SAW2分别相连接的高频补偿电路，与滤波器SAW2和处理芯片U分别相连接的调频电路，正极与处理芯片U的ATC管脚相连接、负极接地的极性电容C4，以及与处理芯片U相连接的差动放大电路；所述二维码识别器与高频补偿电路相连接；所述AD转换模块与差动放大电路相连接；所述电源模块与处理芯片U相连接。

所述总线接口包括信号调制模块，FPGA模块，时钟模块，DSP模块，RAM模块，微机接口模块，以及信号解调模块；

信号解调模块：用于接收所述接收数据路径通道输入的检测信号，并将检测信号转换成5V的TTL信号，且以串行数字信号形式输出给FPGA模块；

FPGA模块：用于对TTL信号进行解码、接收缓存处理，并将数据传输给DSP模块；同时接收DSP模块传输的数据，并将数据进行组包，在时序控制下，将组包后的数据送入到信号调制模块；

时钟模块：用于给FPGA模块设置时序，使FPGA按照时序将信号传输给信号调制模块；

DSP模块：具有可编程性，用于对FPGA模块输出的信号进行修改、删除、强化后返回给FPGA模块，并可控制FPGA模块工作；

RAM模块：为DSP模块与外设主机的通信模块，其可以暂存外设主机要发送的数据；

微机接口：为RAM模块与外设主机的通信号接口；

信号调制模块：用于将FPGA传输的TTL信号转换为数字信号，并根据FPGA模块的控制信号将数字信号发送到设定的输出数据路径通道。

再进一步的，所述高频补偿电路包括三极管Q1，正极与三极管Q1的基极相连接、负极顺次经电阻R1和电阻R4后与三极管Q1的发射极相连接的极性电容C1，一端与极性电容C1的正极相连接、另一端与电阻R1和电阻R4的连接点相连接后接地的电阻R3，负极经电阻R5后与滤波器SAW1的1管脚相连接、正极与三极管Q1的集电极相连接的极性电容C2，一端与滤波器SAW2的1管脚相连接、另一端与极性电容C2的负极相连接的电阻R6，一端与三极管Q1的基极相连接、另一端与极性电容C2的正极相连接的电阻R2，以及一端与三极管Q1的集电极相连接、另一端与处理芯片U的VC管脚相连接的电感L；所述极性电容C1的负极与二维码识别器相连接；所述处理芯片U的SIF1管脚与滤波器SAW1的3管脚相连接，该处理芯片U的SIF2管脚与滤波器SAW1的4管脚相连接；所述处理芯片U的VIF1管脚与滤波器SAW2的2管脚相连接，该处理芯片U的VIF2管脚与滤波器SAW2的4管脚相连接。

所述调频电路包括三极管Q2，N极与滤波器SAW2的1管脚相连接、P极与三极管Q2的集电极相连接的二极管D，正极与三极管Q2的基极相连接、负极经电阻R7后与处理芯片U的AFC管脚相连接的极性电容C3，以及一端与处理芯片U的TADT管脚相连接、另一端与极性电容C3的负极相连接的可调电阻RP1；所述三极管Q2的发射极接地，该三极管Q2的集电极还与滤波器SAW2的3管脚相连接。

所述差动放大电路包括放大器P，一端与放大器P的正极相连接、另一端与处理芯片U的OUT2管脚相连接的电阻R9，正极与处理芯片U的OUT2管脚相连接、负极接地的极性电容C5，一端与极性电容C5的负极相连接。另一端经电阻R8后与处理芯片U的OUT1管脚相连接的可调电阻RP2，一端与放大器P的负极相连接、另一端与可调电阻RP2的调节端相连接的电阻R10，正极与放大器P的输出端相连接、负极接地的极性电容C6，以及一端与极性电容C6的负极相连接、另一端与放大器P的负极相连接的电阻R11；所述放大器P的输出端与AD转换模块相连接。

更进一步的，所述的处理芯片U为N404C的集成芯片。

本发明与现有技术相比具有以下优点及有益效果：

(1)本发明的结构简单，实用性强，该发明设置的二维码识别器能在锂电模组的模组过程中对每个锂电模组的BMS协议二维码进行读取，而二维码识别器所读取的BMS协议信息并能通过设置的信号处理模块进行抗干扰处理，其通过信号处理模块处理后的信息并能通过设置的无线信号发射模块通过无线网络传输给终端控制器，使管理者能对模组锂电池的每个锂电模组的BMS协议进行读取，以实现对模组锂电池的每个锂电模组的BMS协议的统一管理，从而本发明和好的解决了现有的模组锂电池管理系统不能对模组锂电池内各锂电模组的BMS协议进行统一管理的问题，很好的防止了模组后的锂电池中的某个锂电模组出现过充电或过放电现象，有效的提高了模组锂电池的可靠性和使用寿命。

(2)本发明的信号处理模块中设置的高频补偿电路不仅能对输入的信号中的干扰信号进行抑制，还能对信号传输时的高频信号进行补偿；而该信号处理模块中设置的调频电路则能对信号的中频信号的电平进行调整，使中频信号的电平更稳定；同时，该信号处理模块中的差动放大电路能对信号的压差进行调整，使信号能满足AD转换模块的需求，从而该信号处理模块很好的确保了信号的稳定性、准确性。

(3)本发明的总线接口具有很好的抗干扰性能，可以确保检测信号在传输过程中的精度，进而提高基站备用电池电量检测的精度。

附图说明

图1为本发明的结构框图。

图2为本发明的信号处理模块的电路结构示意图。

图3为本发明的总线接口的结构示意图。

具体实施方式

下面结合实施例对本发明作进一步地详细说明，但本发明的实施方式并不限于此。

实施例

如图1～3所示，本发明公开了一种蓄电池BMS协议管理系统，包括二维码识别器，CPU，AD转换模块，无线信号发射模块，信号处理模块，电源模块，无线信号接收模块，总线接口，以及终端控制器。其中，如图2所示，所述的信号处理模块包括处理芯片U，滤波器SAW1，滤波器SAW2，极性电容C4，高频补偿电路，调频电路，以及差动放大电路。所述的总线接口如图3所示，其包括信号调制模块，FPGA模块，时钟模块，DSP模块，RAM模块，微机接口模块，以及信号解调模块。

实施时，二维码识别器用于对锂电模组上的BMS协议二维码进行读取，该二维码识别器为现有的二维码识别器，在具体的使用中可采用不同型号的二维码识别器。具体使用时，在对模组锂电池进行组装时便可通过二维码识别器对每个锂电模组上的BMS协议二维码进行读取，从而实现对每个锂电模组的BMS协议的采集工作。所述的AD转换模块则用于对二维码识别器传输的信号进行转换，该AD转换模块将接收的模拟信号转换为数字信号。为了确保二维码识别器所输出的信号能很好的达到AD转换模块对信号转换的需求，并且能确保AD转换模块所接收到的信号的准确性，在串接在二维码识别器与AD转换模块之间的信号处理模块，该信号处理模块不仅能对信号中干扰信号进行抑制，还能对信号传输时的高频信号进行补偿，并对信号中频信号的电平进行调整，同时可对信号的压差进行调整，使信号能满足AD转换模块的需求，从而该信号处理模块很好的确保了信号的稳定性、准确性。

同时，信号处理模块将处理后的信号传输给AD转换模块，该AD转换模块则将生成的数字信号传输给与其相连接的CPU。该CPU对输入的信号进行分析处理后转换为电流信号后传输给与其相连接的无线信号发射模块。该无线信号发射模块为现有的无线传输模块，该无线信号发射模块用于将CPU所输出的电流信号转换为电波信号，无线信号发射模块并将电波信号通过无线网络发送出去。所述的无线信号接收模块则通过无线网络与无线信号发射模块相配合，其无线信号接收模块型号与无线信号发射模块的型号相匹配，无线信号接收模块不仅可对无线信号发射模块所发射的电波信号进行接收，还可将该电波信号转换为数字电流信号。同时该无线信号接收模块通过总线与总线接口相连接，其数字电流信号经在线接口进行处理后生成可存储、显示和读取的信号。所述的终端控制器与在线接口相连接，该终端控制器在本实施例中优先采用了电脑来实现，使用者可将接收的信息存储于电脑中，并通过显示器掌握每个锂电模组的BMS协议内容，并根据所得到的锂电模组的BMS协议信息来对模组锂电池发充电和放电进行监管，从而确保模组锂电池在使用时不会出现过充和过放的情况，有效的提高了模组锂电池的工作稳定性和使用寿命。

其中，所述的电源模块则分别与二维码识别器、CPU、AD转换模块和无线信号发射模块相连接，该电源模块与外部的直流电池相连接，其可输出二维码识别器、CPU、AD转换模块和无线信号发射模块所所需的工作3.5V直流工作电压。

进一步地，如图3所示，所述的总线接口包括信号调制模块，FPGA模块，时钟模块，DSP模块，RAM模块，微机接口模块，以及信号解调模块。

其中，信号解调模块：用于接收所述接收数据路径通道输入的检测信号，并将检测信号转换成5V的TTL信号，且以串行数字信号形式输出给FPGA模块。

FPGA模块：用于对TTL信号进行解码、接收缓存处理，并将数据传输给DSP模块；同时接收DSP模块传输的数据，并将数据进行组包，在时序控制下，将组包后的数据送入到信号调制模块。

该FPGA模块包括有接收部分和发送部分。其中，接收部分的作用是通过FPGA模块内部的串/并转换模块将串行数据转换为32位并行数据，并通过FPGA模块内部的采样毛刺滤除模块对收到的数据自动实行差错控制，以提高数字消息传输的准确性；同时，FPGA模块内部的字间隔判定逻辑模块则对数据的字间隔、位间隔出错等错误能进行自动检测，若检测无错误，则将数据送至DSP模块，以供读取。

发送部分的作用是将DSP模块送入的数据暂存在FPGA内部的FIFO模块中，等待发送命令。一旦接到外部时钟模块发送的时钟控制指令时，FIFO模块输出数据，并通过FPGA模块内部的并/串转换模块将并行数据转换为串行数据，同时通过FPGA模块内部的分频计数器及字间隔产生器模块加入预先设定的字间隔后，发送给FPGA模块内部的数据组包模块。

数据组包模块将数据进行组包后，并在时钟模块的时序信号控制下，将组包后的数据送入到信号调制模块。

时钟模块：用于给FPGA模块设置时序，使FPGA按照时序将信号传输给信号调制模块。

DSP模块：具有可编程性，用于对FPGA模块输出的信号进行修改、删除、强化后返回给FPGA模块，并可控制FPGA模块工作。

RAM模块：为DSP模块与外设主机的通信模块，其可以暂存外设主机要发送的数据。

微机接口：为RAM模块与外设主机的通信号接口。通过外设主机对DSP模块进行编程控制。

信号调制模块：用于将FPGA传输的TTL信号转换为终端控制器所需的数字电流信号，并通过数据路径通道将信号传输给终端控制器。

再进一步地，所述信号处理模块包括处理芯片U，分别与处理芯片U相连接的滤波器SAW1和滤波器SAW2，与滤波器SAW1和滤波器SAW2分别相连接的高频补偿电路，与滤波器SAW2和处理芯片U分别相连接的调频电路，正极与处理芯片U的ATC管脚相连接、负极接地的极性电容C4，以及与处理芯片U相连接的差动放大电路；所述二维码识别器与高频补偿电路相连接；所述AD转换模块与差动放大电路相连接；所述电源模块与处理芯片U相连接。在本实施例中所述的处理芯片U则优先采用了N404C的集成芯片来实现。

其中，所述高频补偿电路包括型号为3DG12的三极管Q1，阻值为1kΩ的电阻R1、电阻R3和电阻R4，阻值为10kΩ的电阻R2，阻值为4kΩ的电阻R5和电阻R6，容值为0.01μF的极性电容C1和极性电容C2，以及感应值为50μH的电感L。

连接时，极性电容C1的正极与三极管Q1的基极相连接，负极顺次经电阻R1和电阻R4后与三极管Q1的发射极相连接。电阻R3的一端与极性电容C1的正极相连接，另一端与电阻R1和电阻R4的连接点相连接后接地。极性电容C2的负极经电阻R5后与滤波器SAW1的1管脚相连接，正极与三极管Q1的集电极相连接。电阻R6的一端与滤波器SAW2的1管脚相连接，另一端与极性电容C2的负极相连接。电阻R2的一端与三极管Q1的基极相连接，另一端与极性电容C2的正极相连接。电感L的一端与三极管Q1的集电极相连接，另一端与处理芯片U的VC管脚相连接。

所述极性电容C1的负极与二维码识别器相连接；所述处理芯片U的SIF1管脚与滤波器SAW1的3管脚相连接，该处理芯片U的SIF2管脚与滤波器SAW1的4管脚相连接；所述处理芯片U的VIF1管脚与滤波器SAW2的2管脚相连接，该处理芯片U的VIF2管脚与滤波器SAW2的4管脚相连接。

同时，所述调频电路包括型号为3DG12的三极管Q2，阻值为1M的电阻R7，阻值可调范围为0～4.7kΩ的可调电阻RP1，以及容值为2.2μF的极性电容C3。

连接时，二极管D的N极与滤波器SAW2的1管脚相连接，P极与三极管Q2的集电极相连接。极性电容C3的正极与三极管Q2的基极相连接，负极经电阻R7后与处理芯片U的AFC管脚相连接。可调电阻RP1的一端与处理芯片U的TADT管脚相连接，另一端与极性电容C3的负极相连接。所述三极管Q2的发射极接地，该三极管Q2的集电极还与滤波器SAW2的3管脚相连接。

更进一步地，所述差动放大电路包括型号为OP364的放大器P，阻值为2kΩ的电阻R8，阻值为1kΩ的电阻R9和电阻R10，阻值为100kΩ的电阻R11，阻值可调范围为0～502Ω的可调电阻RP2，容值为2.2μF的极性电容C5，以及容值为22μF的极性电容C6。

连接时，电阻R9的一端与放大器P的正极相连接，另一端与处理芯片U的OUT2管脚相连接。极性电容C5的正极与处理芯片U的OUT2管脚相连接，负极接地。可调电阻RP2的一端与极性电容C5的负极相连接，另一端经电阻R8后与处理芯片U的OUT1管脚相连接。电阻R10的一端与放大器P的负极相连接，另一端与可调电阻RP2的调节端相连接。极性电容C6的正极与放大器P的输出端相连接，负极接地。电阻R11的一端与极性电容C6的负极相连接，另一端与放大器P的负极相连接。所述放大器P的输出端与AD转换模块相连接。

信号处理模块具体运行时，从二维码识别器输出的信号经作为阻抗匹配的电阻R1和作为耦合电容的极性电容C1进入三极管Q1的基极，而三极管Q1和电感L可对对信号进入滤波通道时信号的高频损耗进行补偿。同时，电阻R2和电阻R3为三极管Q1的分压式基极偏置电阻，为三极管Q1提供工作电压，而电阻R4为三极管Q1的发射极的电流串联负反馈电阻，以确保三极管Q1的工作稳定性。其经三极管Q1进行高频补偿后的信号通过极性电容C2耦合，并通过电阻R5对信号的高频和中频进行隔离，其高频电流信号经电阻R5后进入到滤波器SAW1的1管脚。

其中，该滤波器SAW1的2管脚接地，即滤波器SAW1的1、2管脚分离，滤波器SAW1对通过滤波器SAW1的1管脚进入信号进行滤波处理，即对信号中干扰信号进行滤除，该滤波器SAW1通过3和4管脚传输给处理芯片U。而被电阻R5隔离出来的中频电流信号经作为耦合的电阻R6进行频率耦合后传输到滤波器SAW2的1管脚。此时，进入滤波器SAW2的中频电流信号经滤波器SAW2的2管脚加载到处理芯片U上，而该中频电流信号经处理芯片U的AFC管脚和TADT管脚传输到调频电路。该调频电路的可调电阻RP1和电阻R7形成电平调制器，通过调整可调电阻RP1的阻值便能实现对中频电流信号的电平进行调整，通过电平调制器调整后的中频电流信号的电平升高，使中频电流信号的带宽达到高频电流信号的带宽，电平升高后的中频电流信号经极性电容C3进行过滤后加载到三极管Q2的基极上，三极管Q1的基极电平升高而导通，中频电流信号通过滤波器SAW2的3管脚回到滤波器SAW2内，滤波器SAW2对中频电流信号中的干扰信号进行抑制后通过其4管脚传输给处理芯片U。本实施例中的滤波器SAW1和滤波器SAW2分别采用了现有的滤波器来实现，其可选用不同信号的滤波器。

此时，处理芯片U通过内置的信号调制电路对输入的高中频电流进行增益调整，并通过频率合成电路对调整后的高中频电流信号进行频率合成处理后通过OUT1和OUT2管脚传输给差动放大电路。而连接的处理芯片U的ATC管脚上的极性电容C4为处理芯片U内置的中放AGC电压滤波电容，极性电容C4直接影响AGC的时间常数，如果电容器的容量太小或电容量太大均会影像AGC对中频电流信号的增益调整效果，因此本实施例将极性电容C4的容值设定为2.2μF，以确保AGC的电压的稳定性，从而提高处理芯片U对中频电流信号的增益效果。

最后，输入差动放大电路的信号通过电阻R1、可调电阻RP2和极性电容C5所形成的测量电桥生成压差信号，该压差信号通过可调电阻RP2的调节输入放大器P，该放大器P对压差信号进行放大后得到基准的电压信号，其极性电容C6和电阻R11形成反馈滤波器，放大器P所输出的电压信号经反馈滤波器进行滤波处理后得到模拟电压信号，该模拟电压信号经放大器P的负极回到放大器P内，放大器P对模拟电压信号进行放大，使模拟电压信号的带宽达到AD转换模块的转换标准，即该放大后的模拟电压信号经放大器P的输出端传输给AD转换模块，从而确保本信号处理模块为AD转换模块提供一个稳定的模拟电压信号。

如上所述，便可很好的实现本发明。

Claims (7)

1.一种蓄电池BMS协议管理系统，其特征在于，包括二维码识别器，CPU，分别与CPU相连接的AD转换模块和无线信号发射模块，串接在二维码识别器与AD转换模块之间的信号处理模块，与二维码识别器、CPU、AD转换模块和无线信号发射模块分别相连接的电源模块，与无线信号发射模块相配合的无线信号接收模块，通过总线与无线信号接收模块相连接的总线接口，以及与总线接口相连接的终端控制器。

2.根据权利要求1所述的一种蓄电池BMS协议管理系统，其特征在于：所述信号处理模块包括处理芯片U，分别与处理芯片U相连接的滤波器SAW1和滤波器SAW2，与滤波器SAW1和滤波器SAW2分别相连接的高频补偿电路，与滤波器SAW2和处理芯片U分别相连接的调频电路，正极与处理芯片U的ATC管脚相连接、负极接地的极性电容C4，以及与处理芯片U相连接的差动放大电路；所述二维码识别器与高频补偿电路相连接；所述AD转换模块与差动放大电路相连接；所述电源模块与处理芯片U相连接。

3.根据权利要求2所述的一种蓄电池BMS协议管理系统，其特征在于：所述总线接口包括信号调制模块，FPGA模块，时钟模块，DSP模块，RAM模块，微机接口模块，以及信号解调模块；

信号解调模块：用于接收所述接收数据路径通道输入的检测信号，并将检测信号转换成5V的TTL信号，且以串行数字信号形式输出给FPGA模块；

FPGA模块：用于对TTL信号进行解码、接收缓存处理，并将数据传输给DSP模块；同时接收DSP模块传输的数据，并将数据进行组包，在时序控制下，将组包后的数据送入到信号调制模块；

时钟模块：用于给FPGA模块设置时序，使FPGA按照时序将信号传输给信号调制模块；

DSP模块：具有可编程性，用于对FPGA模块输出的信号进行修改、删除、强化后返回给FPGA模块，并可控制FPGA模块工作；

RAM模块：为DSP模块与外设主机的通信模块，其可以暂存外设主机要发送的数据；

微机接口：为RAM模块与外设主机的通信号接口；

信号调制模块：用于将FPGA传输的TTL信号转换为数字信号，并根据FPGA模块的控制信号将数字信号发送到设定的输出数据路径通道。

4.根据权利要求3所述的一种蓄电池BMS协议管理系统，其特征在于：所述高频补偿电路包括三极管Q1，正极与三极管Q1的基极相连接、负极顺次经电阻R1和电阻R4后与三极管Q1的发射极相连接的极性电容C1，一端与极性电容C1的正极相连接、另一端与电阻R1和电阻R4的连接点相连接后接地的电阻R3，负极经电阻R5后与滤波器SAW1的1管脚相连接、正极与三极管Q1的集电极相连接的极性电容C2，一端与滤波器SAW2的1管脚相连接、另一端与极性电容C2的负极相连接的电阻R6，一端与三极管Q1的基极相连接、另一端与极性电容C2的正极相连接的电阻R2，以及一端与三极管Q1的集电极相连接、另一端与处理芯片U的VC管脚相连接的电感L；所述极性电容C1的负极与二维码识别器相连接；所述处理芯片U的SIF1管脚与滤波器SAW1的3管脚相连接，该处理芯片U的SIF2管脚与滤波器SAW1的4管脚相连接；所述处理芯片U的VIF1管脚与滤波器SAW2的2管脚相连接，该处理芯片U的VIF2管脚与滤波器SAW2的4管脚相连接。

5.根据权利要求4所述的一种蓄电池BMS协议管理系统，其特征在于：所述调频电路包括三极管Q2，N极与滤波器SAW2的1管脚相连接、P极与三极管Q2的集电极相连接的二极管D，正极与三极管Q2的基极相连接、负极经电阻R7后与处理芯片U的AFC管脚相连接的极性电容C3，以及一端与处理芯片U的TADT管脚相连接、另一端与极性电容C3的负极相连接的可调电阻RP1；所述三极管Q2的发射极接地，该三极管Q2的集电极还与滤波器SAW2的3管脚相连接。

6.根据权利要求5所述的一种蓄电池BMS协议管理系统，其特征在于：所述差动放大电路包括放大器P，一端与放大器P的正极相连接、另一端与处理芯片U的OUT2管脚相连接的电阻R9，正极与处理芯片U的OUT2管脚相连接、负极接地的极性电容C5，一端与极性电容C5的负极相连接。另一端经电阻R8后与处理芯片U的OUT1管脚相连接的可调电阻RP2，一端与放大器P的负极相连接、另一端与可调电阻RP2的调节端相连接的电阻R10，正极与放大器P的输出端相连接、负极接地的极性电容C6，以及一端与极性电容C6的负极相连接、另一端与放大器P的负极相连接的电阻R11；所述放大器P的输出端与AD转换模块相连接。

7.根据权利要求6所述的一种蓄电池BMS协议管理系统，其特征在于：所述的处理芯片U为N404C的集成芯片。