CN204374423U - 一种北斗rdss用户机射频发射信号检测装置 - Google Patents

Abstract

本实用新型涉及一种北斗RDSS用户机射频发射信号检测装置，包括待测用户机、喇叭天线和主机，待测用户机与喇叭天线射频连接，喇叭天线与主机通过射频线缆连接，待测用户机与主机通过串口线连接。主机包括接收通道、ADC模块、FPGA、接口电路和电源模块，接收通道的输入端和输出端分别与喇叭天线的输出端和ADC模块的输入端连接，FPGA的输入端和输出端分别与ADC模块的输出端和接口电路的输出端连接，电源电路分别与喇叭天线、接收通道、ADC模块、FPGA、接口电路连接。本实用新型的一种北斗RDSS用户机射频发射信号检测装置，检测射频信号参数和调制数据，大大降低检验成本，大大提高检验效率。

Description

一种北斗RDSS用户机射频发射信号检测装置

技术领域

本实用新型涉及仪器仪表及自动化检测设备领域，尤其涉及一种北斗RDSS用户机射频发射信号检测装置。

背景技术

北斗卫星导航系统提供的RDSS服务需用户机向导航卫星发射L波段射频信号，其信号射频信号参数和调制数据等参数直接关系RDSS服务的成功率，这些也是衡量北斗一代用户机关键性能指标，在用户机生产时由厂家通过专用设备如功率计、频谱分析仪等进行检测计量。RDSS用户机使用一段时间后，由于电子器件老化，其发射的射频信号功率、频率准确度等存在一定程度的改变，影响用户机性能，严重时可能无法使用，这时如果还使用专用设备进行检测，则检测成本太高，效益低下，目前缺乏该类通用便携式检测设备，以降低检测维护成本。

实用新型内容

本实用新型所要解决的技术问题是提供一种北斗RDSS用户机射频发射信号检测装置，解决了北斗RDSS用户机发射L波段射频信号检测技术复杂、成本高等问题，可检测射频信号参数和调制数据等性能参数，自动判断性能指标是否符合要求，方便快捷，降低检测成本，提高效益。

本实用新型解决上述技术问题的技术方案如下，提供了一种北斗RDSS用户机射频发射信号检测装置，包括待测用户机、喇叭天线和主机，所述待测用户机与喇叭天线射频连接，所述喇叭天线与主机通过射频线缆连接，所 述待测用户机与主机通过串口线连接。所述待测用户机用于向喇叭天线发射射频信号；所述喇叭天线用于接收用户机发射的射频信号，将其转化为电信号并传送至主机；所述主机用于接收喇叭天线发送的电信号并对其进行处理得到射频信号参数和调制数据并输出。

本实用新型的一种北斗RDSS用户机射频发射信号检测装置，采用以FPGA为核心的集成电路，减小电路规模，实现小型化集成；采用喇叭天线作为射频信号接收端，减小设计复杂程度，减少链路标校过程，增强硬件链路可靠性；在检测射频信号参数，如功率、频率准确度、调制质量等的同时，通过内置的ADC模块和FPGA实现数字信号处理，能准确解调出调制的信息，实现RDSS用户机发射链路的诊断功能。大大降低检验成本，方便快捷，大大提高检验效率。

附图说明

图1为本实用新型的一种北斗RDSS用户机射频发射信号检测装置连接示意图；

图2为本实用新型的一种北斗RDSS用户机射频发射信号检测装置主机结构示意图；

图3为本实用新型的一种北斗RDSS用户机射频发射信号检测装置中ADC模块电路图；

图4为本实用新型的一种北斗RDSS用户机射频发射信号检测装置中电源模块框图。

具体实施方式

以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。

如图1示出了本实用新型的一种北斗RDSS用户机射频发射信号检测装置连接示意图，下面将结合图1对本实施例提供的一种北斗RDSS用户机射频发射信号检测装置进行详细的说明。

一种北斗RDSS用户机射频发射信号检测装置，包括待测用户机、喇叭天线和主机，所述待测用户机与喇叭天线射频连接，所述喇叭天线与主机通过射频线缆连接，所述待测用户机与主机通过串口线连接。

如图2所示，所述主机包括接收通道、ADC模块、FPGA、接口电路和电源模块，所述接收通道的输入端和输出端分别与喇叭天线的输出端和ADC模块的输入端连接，所述FPGA的输入端和输出端分别与ADC模块的输出端和接口电路的输出端连接，所述电源电路分别与喇叭天线、接收通道、ADC模块、FPGA、接口电路连接。

本实施例中，所述北斗RDSS用户机射频信号检测装置中，所述主机还包括DDR模块，所述DDR模块与FPGA连接，其包括至少一片DDR2芯片，用于对FPGA中的数据进行缓存。所述DDR2芯片每片容量2Gb，分别连接到FPGA，各片DDR2芯片相互独立，分别控制，互不影响。所述DDR2芯片电源输入为1.8V，两片DDR2芯片采用同一个电源输入，考虑两片芯片布局时距离较远，PCB上也需要考虑电源压降，因此在每个芯片附近都需要串接一个大容量的钽电解电容。

优选地，本实施例中，所述北斗RDSS用户机射频信号检测装置中，所述主机还包括配置电路，实现FPGA的上电加载，加载方式为串行加载。通过在FPGA外部挂接一片SPI FLASH芯片实现配置，SPI FLASH芯片容量为64Mbit，操作时钟可达50MHz，综合后的配置文件小于5MB。所述FPGA中包括DDR2芯片控制器，控制DDR2芯片对数据进行缓存。

本实施例中，所述北斗RDSS用户机射频信号检测装置中，所述主机还包括频率综合器，其用于将本地10MHz参考信号综合后产生本振信号和 62MHz正弦时钟信号。

本实施例中，所述北斗RDSS用户机射频信号检测装置中，所述主机还包括时钟分配模块，其包括比较器电路和时钟分配电路，所述比较器电路将62MHz正弦时钟信号依次经过运放、电压跟随器、电压过零比较电路得到方波形式时钟信号并输出至时钟分配电路，所述时钟分配电路用于将方波形式时钟信号经过功分分成两路，一路输出至FPGA，另一路输出至ADC。

所述ADC模块完成接收通道输出的模拟中频信号的数字化过程，在将模拟信号量化后直接输出给FPGA进行数据采集、数据缓存、数字下变频等处理，由两片双通道的ADC芯片构成，芯片分辨率为8bi t，最大采样率为80MSPS，AD采样率为62MSPS。如图3所示为ADC模块电路图，模拟中频信号采用单端交流耦合方式输入，模拟输入端接模拟地，以确保PCB布线时中频信号不会跨过地分割造成的阻抗不连续；采用芯片本身的参考电源，对双通道的配置上选择双通道均正常工作模式，即S1和S2管脚分别上拉和下拉，DFS管脚下拉数据输出选择偏移二进制码，同时考虑到传输线阻抗匹配和电平过冲的影响，在与FPGA的连线中串接22Ω电阻。

所述电源模块完成不同电源输入的切换功能，给主板正常工作所需的各类电源，具备一定过压和过流保护功能；为了简化设计，同时考虑到相同电压情况下共电源设计，可以在一定程度上改善电源纹波(涓流技术的一种)。如图4为电源模块框图。

具体地，待测用户机向喇叭天线发射射频信号，所述喇叭天线接收用户机发射的射频信号，将其转化为电信号并传送至主机，所述接收通道接收喇叭天线发送的电信号并对电信号进行功分和下变频后得到模拟中频信号并发送至ADC模块，所述ADC模块接收接收通道发送的模拟中频信号，对其进行模拟转换得到数字信号并发送至FPGA，所述FPGA接收ADC模块发送的数字信号并对数字信号进行数据采集、数据缓存、数字下变频处理得到射频信 号参数和调制数据并发送至接口电路，所述接口电路接收并输出FPGA发送的射频信号参数和调制数据。

所述射频信号参数包括信号功率、频率准确度、调制误差等，用来衡量信号强度和质量，所述调制数据用来衡量信号调制准确性，通过射频信号参数得出射频信号频谱图和星座图并输出，通过调制的数据来评价射频信号I Q支路数据调制情况，从而衡量射频信号调制质量。

本实用新型的一种北斗RDSS用户机射频发射信号检测装置，用以FPGA为核心的集成电路，减小电路规模，实现小型化集成；采用喇叭天线作为射频信号接收端，减小设计复杂程度，减少链路标校过程，增强硬件链路可靠性；在检测射频信号参数，如功率、频率准确度、调制误差等的同时，通过内置的ADC模块和FPGA实现数字信号处理，能准确解调出调制的信息，实现RDSS用户机发射链路的诊断功能。大大降低检验成本，方便快捷，大大提高检验效率。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种北斗RDSS用户机射频发射信号检测装置，其特征在于：包括待测用户机、喇叭天线和主机，所述待测用户机与喇叭天线射频连接，所述喇叭天线与主机通过射频线缆连接，所述待测用户机与主机通过串口线连接。

2.根据权利要求1所述的一种北斗RDSS用户机射频发射信号检测装置，其特征在于：所述主机包括接收通道、ADC模块、FPGA、接口电路和电源模块，所述接收通道的输入端和输出端分别与喇叭天线的输出端和ADC模块的输入端连接，所述FPGA的输入端和输出端分别与ADC模块的输出端和接口电路的输出端连接，所述电源电路分别与喇叭天线、接收通道、ADC模块、FPGA、接口电路连接。

3.根据权利要求2所述的一种北斗RDSS用户机射频发射信号检测装置，其特征在于：所述主机还包括DDR模块，所述DDR模块与FPGA连接，其包括至少一片DDR2芯片，用于对FPGA中的数据进行缓存。

4.根据权利要求2所述的一种北斗RDSS用户机射频发射信号检测装置，其特征在于：所述主机还包括频率综合器，其用于将本地10MHz参考信号综合后产生本振信号和62MHz时钟信号。

5.根据权利要求2所述的一种北斗RDSS用户机射频发射信号检测装置，其特征在于：所述主机还包括时钟分配模块，其包括比较器电路和时钟分配电路，所述比较器电路将62MHz正弦时钟信号经过处理后得到方波形式时钟信号并输出至时钟分配电路，所述时钟分配电路用于将方波形式时钟信号经过功分分成两路，一路输出至FPGA，另一路输出至ADC。