CN109755380A - 磁存储器件 - Google Patents

磁存储器件 Download PDF

Info

Publication number
CN109755380A
CN109755380A CN201811317780.7A CN201811317780A CN109755380A CN 109755380 A CN109755380 A CN 109755380A CN 201811317780 A CN201811317780 A CN 201811317780A CN 109755380 A CN109755380 A CN 109755380A
Authority
CN
China
Prior art keywords
electrode
magnetic
memory device
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811317780.7A
Other languages
English (en)
Inventor
尹相俊
金相局
金哉勋
卢恩仙
吴世忠
李成喆
郑大恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109755380A publication Critical patent/CN109755380A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

提供了磁存储器件。一种磁存储器件包括：在基板上的第一电极；磁隧道结图案，包括顺序堆叠在第一电极上的第一磁性层、隧道势垒层和第二磁性层；以及在磁隧道结图案上的第二电极。第一电极和/或第二电极关于磁隧道结图案的表面结合能相对低。

Description

磁存储器件
技术领域
本公开涉及存储器件，更具体地，涉及磁存储器件。
背景技术
已经要求高速度且低电压的存储器件来实现包括存储器件的高速度且低功率的电子装置。磁存储器件已经作为满足这些要求的存储器件被研究。由于其高速度的操作特性和/或非易失性特性，磁存储器件作为下一代存储器件受到关注。
磁存储器件可以使用磁隧道结(MTJ)。磁隧道结可以包括两个磁性层和设置在这两个磁性层之间的隧道势垒层，磁隧道结的电阻可以根据这两个磁性层的磁化方向改变。具体地，磁隧道结可以在这两个磁性层的磁化方向彼此反平行时具有高电阻。相反，磁隧道结可以在这两个磁性层的磁化方向彼此平行时具有低电阻。磁存储器件可以通过使用磁隧道结的电阻之间的差异来写入/感测数据。
具体地，由于其写电流的量随着磁单元的尺寸减小而减小的性质，自旋转移矩磁随机存取存储(STT-MRAM)器件作为高度集成的存储器件已经受到关注。然而，如果电短路形成在磁存储器件的磁隧道结的两个磁性层之间，则磁存储器件的操作会劣化。
发明内容
本发明构思的实施方式可以提供一种具有改善的电特性的磁存储器件。
在一些实施方式中，一种磁存储器件可以包括：在基板上的底电极；磁隧道结图案，包括顺序堆叠在底电极上的第一磁性层、隧道势垒层和第二磁性层；以及在磁隧道结图案上的顶电极。底电极可以包括第一材料，顶电极可以包括第二材料。第一材料关于磁隧道结图案的第一表面结合能可以低于第二材料关于磁隧道结图案的第二表面结合能。
在一些实施方式中，一种磁存储器件可以包括：在基板上的第一电极；磁隧道结图案，包括顺序堆叠在第一电极上的第一磁性层、隧道势垒层和第二磁性层；以及在磁隧道结图案上的第二电极。第一电极可以在第二电极和基板之间。第一电极和第二电极中的至少一个可以包括低能量电极材料。低能量电极材料关于磁隧道结图案的第一表面结合能可以低于钨关于磁隧道结图案的第二表面结合能。
在一些实施方式中，一种磁存储器件可以包括：在基板上的第一电极；磁隧道结图案，包括顺序堆叠在第一电极上的第一磁性层、隧道势垒层和第二磁性层；以及在磁隧道结图案上的第二电极。第一电极可以在第二电极和基板之间。第一电极可以包括第一材料和第二材料，第二电极可以包括第二材料。第一材料关于磁隧道结图案的隧道势垒层的第一表面结合能可以低于第二材料关于磁隧道结图案的隧道势垒层的第二表面结合能。
附图说明
考虑到附图以及伴随的详细描述，本发明构思将变得更加明显。
图1是示出根据本发明构思的一些实施方式的包括磁隧道结图案的磁存储器件的单位存储单元的概念图。
图2是示出根据本发明构思的一些实施方式的包括磁隧道结图案的磁存储器件的单位存储单元的截面图。
图3是图2的部分“Q”的放大图。
图4是示出根据本发明构思的一些实施方式的制造磁存储器件的方法的平面图。
图5至图7是沿着图4的线I-I'截取的截面图，示出根据本发明构思的一些实施方式的制造磁存储器件的方法。
图8和图9是示出根据本发明构思的一些实施方式的磁隧道结图案的概念图。
具体实施方式
图1是示出根据本发明构思的一些实施方式的包括磁隧道结图案的磁存储器件的单位存储单元的概念图。
参照图1，单位存储单元MC可以包括设置在彼此交叉的位线BL和字线WL之间的存储元件ME和选择元件SE。存储元件ME可以包括底电极BE、磁隧道结图案MTJP和顶电极TE。存储元件ME和选择元件SE可以彼此串联电连接。
选择元件SE可以选择性地控制流过磁隧道结图案MTJP的电荷的流动。例如，选择元件SE可以是二极管、PNP双极性晶体管、NPN双极性晶体管、NMOS场效应晶体管或PMOS场效应晶体管。当选择元件SE是三端元件(例如双极性晶体管或MOS场效应晶体管)时，额外的互连线可以连接到选择元件SE。磁隧道结图案MTJP可以包括第一磁性图案MS1、第二磁性图案MS2以及在第一磁性图案MS1和第二磁性图案MS2之间的隧道势垒图案TBP。第一磁性图案MS1和第二磁性图案MS2中的每个可以包括至少一个磁性层。
第一磁性图案MS1和第二磁性图案MS2中的一个的磁化方向可以被固定，而与通常使用的环境中的外部磁场无关。在本说明书中，具有固定的磁化性质(即固定的磁化方向)的磁性层被定义为参考层。参考层可以包括钉扎层和被钉扎层。第一磁性图案MS1和第二磁性图案MS2中的另一个的磁化方向可以通过施加到其的外部磁场或施加到其的编程电流的电子的自旋扭矩而被切换。在本说明书中，具有可切换或可改变的磁化性质(即可切换或可改变的磁化方向)的磁性层被定义为自由层。磁隧道结图案MTJP的电阻可以取决于自由层的磁化方向和参考层的磁化方向。例如，当自由层的磁化方向和参考层的磁化方向彼此反平行时磁隧道结图案MTJP的电阻可以比当自由层的磁化方向和参考层的磁化方向彼此平行时磁隧道结图案MTJP的电阻高得多。结果，磁隧道结图案MTJP的电阻可以通过改变自由层的磁化方向来调整。此原理可以用作在根据本发明构思的一些实施方式的磁存储器件中存储数据的原理。第一磁性图案MS1和第二磁性图案MS2以及隧道势垒图案TBP将在后面参照图8和图9更详细地描述。
图2是示出根据本发明构思的一些实施方式的包括磁隧道结图案的磁存储器件的单位存储单元的截面图。图3是图2的部分“Q”的放大图。
参照图2和图3，可以提供基板110。例如，基板110可以是硅基板、绝缘体上硅(SOI)基板、或锗基板。基板110可以包括选择元件SE。例如，选择元件SE可以是包括字线的选择元件。
可以提供连接到选择元件SE的接触插塞CT。接触插塞CT可以穿过设置在基板110上的第一层间绝缘层120并可以连接到选择元件SE的一个端子。接触插塞CT可以包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)以及金属半导体化合物(例如金属硅化物)中的至少一种。底电极BE、磁隧道结图案MTJP和顶电极TE可以顺序地提供在接触插塞CT上。
磁隧道结图案MTJP可以包括第一磁性图案MS1、第二磁性图案MS2以及在第一磁性图案MS1和第二磁性图案MS2之间的隧道势垒图案TBP。底电极BE、磁隧道结图案MTJP和顶电极TE可以提供在第二层间绝缘层124中。例如，第一层间绝缘层120和第二层间绝缘层124中的每个可以包括硅氧化物层、硅氮化物层和硅氮氧化物层中的至少一个。
底电极BE和顶电极TE中的至少一个可以包括低能量电极材料。例如，在一些实施方式中，底电极BE可以包括低能量电极材料并且顶电极TE可以没有(即可以省略)低能量电极材料。低能量电极材料关于隧道势垒图案TBP的表面结合能可以小于(即低于)钨关于隧道势垒图案TBP的表面结合能。在本说明书中，表面结合能表示从隧道势垒图案TBP的表面(即，附接的部件的表面)去除或分离对应材料的一个原子所需的能量，除非另外地指示。例如，低能量电极材料可以是铜(Cu)、铝(Al)、锗(Ge)、碳(C)、钪(Sc)、钛(Ti)、钽(Ta)和钒(V)中的至少一种。例如，低能量电极材料可以具有比钨的原子量/质量小(即，低)的原子量/质量。低能量电极材料的表面结合能在下面的表1中示出并且小于(即低于)2.72eV(其是钨(W)的表面结合能)。
[表1]
元素 Cu Al Ge C Sc Ti Ta V
表面结合能(eV) 0.99 1.23 1.02 2.24 1.80 2.25 2.25 2.68
低能量电极材料的表面结合能基于从用作隧道势垒图案TBP的镁氧化物(MgO)层的表面去除或分离对应材料的一个原子所需的能量来测量。
根据本发明构思的一些实施方式，低能量电极材料(其表面结合能小于(即低于)通常用作电极材料的钨的表面结合能)可以用作电极材料，因此，可以抑制或防止第一磁性图案MS1和第二磁性图案MS2之间的短路现象，该短路现象可能由在形成电极的图案化工艺中电极材料被再沉积在隧道势垒图案TBP的侧壁上引起。换言之，当低能量电极材料用作电极材料时，可以抑制或防止导电残余物形成在隧道势垒图案TBP的侧壁上。
根据本发明构思的一些实施方式，底电极BE可以包括包含低能量电极材料的导电层。例如，底电极BE可以包括铜层、铝层、锗层、碳层、钪层、钛层、钽层或钒层。锗层可以用III族元素或V族元素掺杂。碳层可以具有导电的晶体结构，诸如石墨烯。
根据本发明构思的一些实施方式，底电极BE可以包括由低能量电极材料形成的导电的金属氮化物层。例如，底电极BE可以包括铝氮化物层、钛氮化物层、钽氮化物层或钒氮化物层。在一些实施方式中，底电极BE可以包括低能量电极材料的层和由该低能量电极材料形成的导电的金属氮化物层。
根据本发明构思的一些实施方式，顶电极TE可以包括包含低能量电极材料的导电层。例如，顶电极TE可以包括铜层、铝层、锗层、碳层、钪层、钛层、钽层或钒层。锗层可以用III族元素或V族元素掺杂。碳层可以具有导电的晶体结构，诸如石墨烯。
根据本发明构思的一些实施方式，顶电极TE可以包括由该低能量电极材料形成的导电的金属氮化物层。例如，顶电极TE可以包括铝氮化物层、钛氮化物层、钽氮化物层或钒氮化物层。在一些实施方式中，顶电极TE可以包括低能量电极材料的层和由该低能量电极材料形成的导电的金属氮化物层。在一些实施方式中，顶电极TE可以由与底电极BE相同的材料形成。或者，顶电极TE可以由与底电极BE的材料不同的材料形成。
根据本发明构思的一些实施方式，底电极BE可以包括第一材料并且顶电极TE可以包括第二材料。第一材料关于隧道势垒图案TBP的表面结合能可以小于(即低于)第二材料关于隧道势垒图案TBP的表面结合能。由于顶电极TE用作用于形成磁隧道结图案MTJP的掩模，所以第二材料对于蚀刻工艺(例如对于蚀刻工艺的离子束)的蚀刻抵抗性可以大于(即高于)第一材料对于蚀刻工艺(例如对于蚀刻工艺的离子束)的蚀刻抵抗性。结果，可以抑制、最小化或防止再沉积现象而不增大磁隧道结图案MTJP的厚度。
在一些实施方式中，第一材料可以是表1中示出的低能量电极材料中的至少一种。换言之，第一材料可以是铜(Cu)、铝(Al)、锗(Ge)、碳(C)、钪(Sc)、钛(Ti)、钽(Ta)和钒(V)中的至少一种。第二材料可以是钨。底电极BE可以包括第一材料的层和/或由第一材料形成的导电的氮化物层。顶电极TE可以包括钨层和/或钨氮化物层。
在一些实施方式中，第一材料在元素周期表中的族数可以大于(即高于)第二材料在元素周期表中的族数。例如，第一材料可以是国际纯粹与应用化学联合会(IUPAC)的11至14族的材料，第二材料可以是IUPAC的3至6族的材料。第一材料可以从以下表2的第一材料组选择，第二材料可以从以下表2的第二材料组选择。换言之，第一材料可以是铜(Cu)、铝(Al)、锗(Ge)和碳(C)中的至少一种，第二材料可以是钪(Sc)、钛(Ti)、钽(Ta)、钒(V)和钨(W)中的至少一种。底电极BE可以包括第一材料的层和/或由第一材料形成的导电的氮化物层。顶电极TE可以包括第二材料的层和/或由第二材料形成的导电的氮化物层。
[表2]
在一些实施方式中，底电极BE可以包括第一材料和第二材料，顶电极TE可以包括第二材料。第一材料关于隧道势垒图案TBP的表面结合能可以小于(即低于)第二材料关于隧道势垒图案TBP的表面结合能。例如，当第二材料是钨(W)时，底电极BE可以包括铜(Cu)、铝(Al)、锗(Ge)、碳(C)、钪(Sc)、钛(Ti)、钽(Ta)和钒(V)中的至少一种与钨(W)的化合物。底电极BE中的第一材料与第二材料的重量比可以在从约1:1至约1:20的范围内。第一材料在底电极BE中的比例可以在从约5wt％至约50wt％的范围内。
底电极BE可以包括第一材料和第二材料的化合物层和/或由第一材料和第二材料形成的导电的氮化物层。顶电极TE可以包括第二材料的层和/或由第二材料形成的导电的氮化物层。
在一些实施方式中，底电极BE和顶电极TE中的每个可以包括第一材料和第二材料。在一些实施方式中，第一材料在底电极BE中的比例/浓度可以基本上等于第一材料在顶电极TE中的比例/浓度。例如，第一材料在底电极BE和顶电极TE的每个中的比例/浓度可以在从约5wt％至约50wt％的范围内。或者，第一材料在底电极BE中的比例/浓度可以大于(即高于)第一材料在顶电极TE中的比例/浓度。例如，第一材料在底电极BE中的比例/浓度可以在从约15wt％至约50wt％的范围内，第一材料在顶电极TE中的比例/浓度可以在从约5wt％至约15wt％的范围内。底电极BE和顶电极TE中的每个可以包括第一材料和第二材料的化合物层和/或由第一材料和第二材料形成的导电的氮化物层。
顶电极TE的厚度T2可以大于(即厚于)底电极BE的厚度T1。例如，顶电极TE的厚度T2可以在从底电极BE的厚度T1的约2倍至约10倍的范围内。例如，底电极BE的厚度T1可以在从约至约的范围内。
在一些实施方式中，顶电极TE可以包括金属氮化物图案141和在金属氮化物图案141上的金属图案144。位线BL可以提供在顶电极TE上。金属氮化物图案141可以提高金属图案144和磁隧道结图案MTJP的粘附力。金属图案144可以比金属氮化物图案141厚。例如，金属图案144的厚度可以在从金属氮化物图案141的厚度的约2倍至约7倍的范围内。金属图案144的厚度可以在从约至约的范围内。磁隧道结图案MTJP可以比金属图案144厚。例如，磁隧道结图案MTJP的厚度可以在从金属图案144的厚度的约1.5倍至约2倍的范围内。磁隧道结图案MTJP的厚度可以在从约至约的范围内。
包括顶电极TE、磁隧道结图案MTJP和底电极BE的结构在第一方向D1上的宽度可以在第三方向D3上从顶电极TE朝向底电极BE逐渐变得更大(即更宽)。因此，所述结构的宽度(例如，包括顶电极TE的宽度)可以远离基板110逐渐变小。相对于接触插塞CT的顶表面凹陷的凹陷区域RS可以提供在第一层间绝缘层120的上部中。
图4是示出根据本发明构思的一些实施方式的制造磁存储器件的方法的平面图。图5至图7是沿着图4的线I-I'截取的截面图，示出根据本发明构思的一些实施方式的制造磁存储器件的方法。
参照图4和图5，第一层间绝缘层120可以提供在基板110上。基板110可以是包括硅、绝缘体上硅(SOI)、硅锗(SiGe)、锗(Ge)或砷化镓(GaAs)的半导体基板。选择元件SE可以提供在基板110中，第一层间绝缘层120可以覆盖选择元件SE。选择元件SE可以是场效应晶体管或二极管。第一层间绝缘层120可以包括氧化物层、氮化物层和氮氧化物层中的至少一种。例如，第一层间绝缘层120可以包括硅氧化物层、硅氮化物层、硅碳化物层和铝氧化物层中的至少一种。
接触插塞CT可以提供在第一层间绝缘层120中。每个接触插塞CT可以穿过第一层间绝缘层120从而电连接到选择元件SE中的对应(例如相应)一个的一个端子。接触孔可以形成在第一层间绝缘层120中，接触插塞CT可以通过用导电材料填充接触孔而形成。接触插塞CT可以包括掺杂的半导体材料(例如掺杂的硅)、金属(例如钨、钛或钽)、导电的金属氮化物(例如钛氮化物、钽氮化物或钨氮化物)和金属半导体化合物(例如金属硅化物)中的至少一种。在一些实施方式中，接触插塞CT的顶表面可以与第一层间绝缘层120的顶表面基本上共平面。
底电极层132可以形成在接触插塞CT上。底电极层132可以形成为覆盖多个接触插塞CT。底电极层132可以由参照图2和图3描述的底电极BE的材料形成。底电极层132可以通过溅射工艺形成。平坦化工艺可以在形成底电极层132之后执行。然而，本发明构思的实施方式不限于此。
磁隧道结层160和顶电极层170可以顺序地形成在底电极层132上。磁隧道结层160可以包括顺序地堆叠在底电极层132上的第一磁性层162、隧道势垒层164和第二磁性层166。第一磁性层162和第二磁性层166中的一个可以是具有被固定在一个方向上的磁化方向的参考层(或被钉扎层)，第一磁性层162和第二磁性层166中的另一个可以是具有可改变为平行或反平行于参考层的被固定的磁化方向的磁化方向的自由层。
在一些实施方式中，参考层的磁化方向和自由层的磁化方向可以基本上垂直于隧道势垒层164和第二磁性层166之间的界面。在一些实施方式中，参考层的磁化方向和自由层的磁化方向可以基本上平行于隧道势垒层164和第二磁性层166之间的界面。参考层的磁化方向和自由层的磁化方向将在后面参照图8和图9更详细地描述。第一磁性层162、隧道势垒层164和第二磁性层166中的每个可以通过物理气相沉积(PVD)工艺(例如溅射工艺)或化学气相沉积(CVD)工艺形成。
顶电极层170可以由参照图2和图3描述的顶电极TE的材料形成。例如，顶电极层170可以包括金属氮化物层172和金属层174。或者，金属氮化物层172和金属层174中的一个可以被省略。
参照图4和图6，可以执行图案化工艺。图案化工艺可以包括离子束蚀刻工艺。首先，顶电极层170可以被图案化以形成顶电极TE。在一些实施方式中，每个顶电极TE可以包括金属氮化物图案141和在金属氮化物图案141上的金属图案144。磁隧道结层160和底电极层132可以使用顶电极TE作为蚀刻掩模被图案化。因此，可以形成底电极BE和磁隧道结图案MTJP。每个磁隧道结图案MTJP可以包括第一磁性图案MS1、隧道势垒图案TBP和第二磁性图案MS2。在本图案化工艺中，凹陷区域RS可以形成在第一层间绝缘层120的上部中。
根据本发明构思的一些实施方式，底电极层132和/或顶电极层170可以由其关于隧道势垒图案TBP的表面结合能相对低的材料形成。结果，可以减少或最小化在图案化工艺期间电极材料被再沉积在隧道势垒图案TBP的侧壁上的现象。
参照图4和图7，第二层间绝缘层124可以形成为覆盖顶电极TE、磁隧道结图案MTJP和底电极BE的侧壁。例如，第二层间绝缘层124可以由硅氧化物层、硅氮化物层和硅氮氧化物层中的至少一种形成。例如，第二层间绝缘层124可以通过CVD工艺形成。在一些实施方式中，覆盖磁隧道结图案MTJP的侧壁的保护层可以在形成第二层间绝缘层124之前形成。例如，保护层可以包括硅氮化物层或铝氧化物层。
位线BL可以形成在顶电极TE上。位线BL可以由金属、金属氮化物和掺杂的半导体材料中的至少一种形成。例如，位线BL可以使用溅射工艺形成。
图8和图9是示出根据本发明构思的一些实施方式的磁隧道结图案的概念图。磁隧道结图案MTJP可以包括第一磁性图案MS1、隧道势垒图案TBP和第二磁性图案MS2。第一磁性图案MS1和第二磁性图案MS2中的一个可以是磁隧道结(MTJ)的自由图案，第一磁性图案MS1和第二磁性图案MS2中的另一个可以是参考图案。在下文，为了说明的容易和方便的目的，第一磁性图案MS1将被描述为参考图案，第二磁性图案MS2将被描述为自由图案。然而，相反地，第一磁性图案MS1可以是自由图案，第二磁性图案MS2可以是参考图案。磁隧道结图案MTJP的电阻可以取决于自由图案的磁化方向和参考图案的磁化方向。例如，当自由图案的磁化方向和参考图案的磁化方向彼此反平行时磁隧道结图案MTJP的电阻可以比当自由图案的磁化方向和参考图案的磁化方向彼此平行时磁隧道结图案MTJP的电阻高得多。结果，磁隧道结图案MTJP的电阻可以通过改变自由图案的磁化方向来调整。此原理可以用作在根据本发明构思的一些实施方式的磁存储器件中存储数据的原理。
参照图8，第一磁性图案MS1和第二磁性图案MS2可以包括用于形成其中磁化方向基本上平行于隧道势垒图案TBP的顶表面的水平磁化结构的磁性层。在一些实施方式中，第一磁性图案MS1可以包括包含反铁磁材料的层和包含铁磁材料的层。包含反铁磁材料的层可以包括PtMn、IrMn、MnO、MnS、MnTe、MnF2、FeCl2、FeO、CoCl2、CoO、NiCl2、NiO和Cr中的至少一种。在一些实施方式中，包含反铁磁材料的层可以包括从贵金属选择的至少一种。贵金属可以包括钌(Ru)、铑(Rh)、钯(Pd)、锇(OS)、铱(Ir)、铂(Pt)、金(Au)和银(Ag)。包含铁磁材料的层可以包括CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO2、MnOFe2O3、FeOFe2O3、NiOFe2O3、CuOFe2O3、MgOFe2O3、EuO和Y3Fe5O12中的至少一种。
第二磁性图案MS2可以包括具有可改变的磁化方向的材料。第二磁性图案MS2可以包括铁磁材料。例如，第二磁性图案MS2可以包括FeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、CrO2、MnOFe2O3、FeOFe2O3、NiOFe2O3、CuOFe2O3、MgOFe2O3、EuO和Y3Fe5O12中的至少一种。
在一些实施方式中，第二磁性图案MS2可以包括多个层。例如，第二磁性图案MS2可以包括多个铁磁材料层和设置在相邻的铁磁材料层之间的非磁性材料层。在这种情形下，铁磁材料层和非磁性材料层可以构成合成的反铁磁层。合成的反铁磁层可以降低磁存储器件的临界电流密度并可以提高磁存储器件的热稳定性。
隧道势垒图案TBP可以包括镁氧化物(MgO)、钛氧化物(TiO)、铝氧化物(AlO)、镁锌氧化物(MgZnO)、镁硼氧化物(MgBO)、钛氮化物(TiN)和钒氮化物(VN)中的至少一种。例如，隧道势垒图案TBP可以是由镁氧化物(MgO)形成的单层。或者，隧道势垒图案TBP可以包括多个层。隧道势垒图案TBP可以使用CVD工艺形成。
参照图9，第一磁性图案MS1和第二磁性图案MS2可以具有其中磁化方向基本上垂直于隧道势垒图案TBP的顶表面的垂直磁化结构。在一些实施方式中，第一磁性图案MS1和第二磁性图案MS2中的每个可以包括具有L10晶体结构的材料、具有密排六方(HCP)晶格结构的材料和非晶的稀土过渡金属(非晶RE-TM)合金中的至少一种。在一些实施方式中，第一磁性图案MS1和第二磁性图案MS2中的每个可以包括具有L10晶体结构的材料，其包括Fe50Pt50、Fe50Pd50、Co50Pt50、Co50Pd50和Fe50Ni50中的至少一种。或者，第一磁性图案MS1和第二磁性图案MS2中的每个可以包括具有HCP晶格结构和10at％至45at％的铂(Pt)含量的钴铂(CoPt)无序合金，或具有HCP晶格结构的Co3Pt有序合金。在一些实施方式中，第一磁性图案MS1和第二磁性图案MS2中的每个可以包括包含铁(Fe)、钴(Co)和镍(Ni)中的至少一种和铽(Tb)、镝(Dy)和钆(Gd)中的至少一种的非晶RE-TM合金。Tb、Dy和Gd可以对应于稀土金属。
在一些实施方式中，第一磁性图案MS1和第二磁性图案MS2中的每个可以包括具有界面垂直磁各向异性的材料。界面垂直磁各向异性表示具有本征水平磁化性质的磁性层具有受磁性层与相邻于该磁性层的另一层之间的界面影响的垂直磁化方向的现象。这里，本征水平磁化性质可以表示当外界因素不存在时磁性层具有平行于磁性层的最宽表面的磁化方向。例如，当具有本征水平磁化性质的磁性层形成在基板上并且外界因素不存在时，磁性层的磁化方向可以基本上平行于基板的顶表面。
例如，第一磁性图案MS1和第二磁性图案MS2中的每个可以包括钴(Co)、铁(Fe)和镍(Ni)中的至少一种。在一些实施方式中，第一磁性图案MS1和第二磁性图案MS2中的每个还可以包括从包括硼(B)、锌(Zn)、铝(Al)、钛(Ti)、钌(Ru)、钽(Ta)、硅(Si)、银(Ag)、金(Au)、铜(Cu)、碳(C)和氮(N)的非磁性材料中选择的至少一种。例如，第一磁性图案MS1和第二磁性图案MS2中的每个可以包括CoFe或NiFe并且还可以包括硼(B)。此外，为了减小第一磁性图案MS1和第二磁性图案MS2的饱和磁化，第一磁性图案MS1和第二磁性图案MS2还可以包括钛(Ti)、铝(Al)、硅(Si)、镁(Mg)和钽(Ta)中的至少一种。第一磁性图案MS1和第二磁性图案MS2中的每个可以使用溅射工艺或CVD工艺形成。
根据本发明构思的一些实施方式，底电极和/或顶电极可以由其关于隧道势垒图案的表面结合能相对低的材料形成。结果，可以在图案化工艺期间抑制或防止电极材料被再沉积在隧道势垒图案的侧壁上。
根据本发明构思的一些实施方式，底电极可以由关于隧道势垒图案具有低表面结合能的材料形成，顶电极可以由具有相对高的蚀刻抵抗性的材料形成。结果，可以抑制、最小化或防止再沉积现象而不增大磁隧道结图案的厚度。
以上公开的主题将被认为是说明性的而不是限制性的，权利要求书旨在涵盖所有这样的修改、改进以及落入实质精神和范围内的其它实施方式。因而，至法律允许的最大程度，所述范围将由权利要求书及其等同物的最宽可允许解释来确定，而不应受之前的详细描述约束或限制。
本申请要求于2017年11月8日在韩国知识产权局提交的韩国专利申请第10-2017-0148212号的优先权，其公开内容通过引用整体地结合于此。

Claims (20)

1.一种磁存储器件，包括：
在基板上的底电极；
磁隧道结图案，包括顺序堆叠在所述底电极上的第一磁性层、隧道势垒层和第二磁性层；以及
在所述磁隧道结图案上的顶电极，
其中所述底电极包括第一材料，所述顶电极包括第二材料，并且
其中所述第一材料关于所述磁隧道结图案的第一表面结合能低于所述第二材料关于所述磁隧道结图案的第二表面结合能。
2.根据权利要求1所述的磁存储器件，其中所述第一材料包括铜(Cu)、锗(Ge)、铝(Al)、钪(Sc)、碳(C)、钛(Ti)、钽(Ta)和钒(V)中的至少一种。
3.根据权利要求2所述的磁存储器件，其中所述第二材料包括钨(W)。
4.根据权利要求1所述的磁存储器件，其中所述第一材料的第一原子量低于所述第二材料的第二原子量。
5.根据权利要求1所述的磁存储器件，其中所述第一材料在元素周期表中的第一族数高于所述第二材料在所述元素周期表中的第二族数。
6.根据权利要求5所述的磁存储器件，
其中所述第一材料包括铜(Cu)、铝(Al)、锗(Ge)和碳(C)中的至少一种，并且
其中所述第二材料包括钪(Sc)、钛(Ti)、钽(Ta)、钒(V)和钨(W)中的至少一种。
7.根据权利要求5所述的磁存储器件，
其中所述底电极包括铜(Cu)、铝(Al)、锗(Ge)、碳(C)及其任何氮化物中的至少一种，并且
其中所述顶电极包括钪(Sc)、钛(Ti)、钽(Ta)、钒(V)、钨(W)及其任何氮化物中的至少一种。
8.根据权利要求1所述的磁存储器件，其中所述顶电极具有对于蚀刻工艺的比所述底电极高的蚀刻抵抗性。
9.根据权利要求1所述的磁存储器件，
其中所述顶电极比所述底电极厚，并且
其中所述顶电极的宽度远离所述基板逐渐减小。
10.根据权利要求1所述的磁存储器件，其中所述顶电极包括：
金属氮化物层；和
在所述金属氮化物层上的金属层。
11.根据权利要求1所述的磁存储器件，其中所述底电极还包括所述第二材料。
12.根据权利要求11所述的磁存储器件，其中所述底电极中的所述第一材料与所述第二材料的重量比在从1:1至1:20的范围内。
13.根据权利要求11所述的磁存储器件，
其中所述顶电极还包括所述第一材料，并且
其中所述底电极中的所述第一材料的第一浓度高于所述顶电极中的所述第一材料的第二浓度。
14.一种磁存储器件，包括：
在基板上的第一电极；
磁隧道结图案，包括顺序堆叠在所述第一电极上的第一磁性层、隧道势垒层和第二磁性层；以及
在所述磁隧道结图案上的第二电极，
其中所述第一电极在所述第二电极和所述基板之间，并且
其中所述第一电极和所述第二电极中的至少一个包括低能量电极材料，该低能量电极材料关于所述磁隧道结图案的第一表面结合能低于钨关于所述磁隧道结图案的第二表面结合能。
15.根据权利要求14所述的磁存储器件，
其中所述第一电极包括所述低能量电极材料，并且
其中所述第二电极没有所述低能量电极材料。
16.根据权利要求14所述的磁存储器件，其中所述第一电极中的所述低能量电极材料的第一浓度高于所述第二电极中的所述低能量电极材料的第二浓度。
17.根据权利要求16所述的磁存储器件，
其中所述第一电极中的所述低能量电极材料的所述第一浓度在从15wt％至50wt％的范围内，并且
其中所述第二电极中的所述低能量电极材料的所述第二浓度在从5wt％至15wt％的范围内。
18.根据权利要求14所述的磁存储器件，
其中所述低能量电极材料包括铜(Cu)、铝(Al)、锗(Ge)、碳(C)、钪(Sc)、钛(Ti)、钽(Ta)和钒(V)中的至少一种，并且
其中所述第二电极具有对于蚀刻工艺的比所述第一电极高的蚀刻抵抗性。
19.一种磁存储器件，包括：
在基板上的第一电极；
磁隧道结图案，包括顺序堆叠在所述第一电极上的第一磁性层、隧道势垒层和第二磁性层；以及
在所述磁隧道结图案上的第二电极，
其中所述第一电极在所述第二电极和所述基板之间，
其中所述第一电极包括第一材料和第二材料，所述第二电极包括所述第二材料，并且
其中所述第一材料关于所述磁隧道结图案的所述隧道势垒层的第一表面结合能低于所述第二材料关于所述磁隧道结图案的所述隧道势垒层的第二表面结合能。
20.根据权利要求19所述的磁存储器件，
其中所述第二电极还包括所述第一材料，并且
其中所述第一电极中的所述第一材料的第一浓度高于所述第二电极中的所述第一材料的第二浓度。
CN201811317780.7A 2017-11-08 2018-11-07 磁存储器件 Pending CN109755380A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170148212A KR20190052492A (ko) 2017-11-08 2017-11-08 자기 메모리 장치
KR10-2017-0148212 2017-11-08

Publications (1)

Publication Number Publication Date
CN109755380A true CN109755380A (zh) 2019-05-14

Family

ID=66327670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811317780.7A Pending CN109755380A (zh) 2017-11-08 2018-11-07 磁存储器件

Country Status (3)

Country Link
US (1) US20190140163A1 (zh)
KR (1) KR20190052492A (zh)
CN (1) CN109755380A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11898243B2 (en) * 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
US11991932B2 (en) 2020-07-17 2024-05-21 Taiwan Semiconductor Manufacturing Company Limited Post-treatment processes for ion beam etching of magnetic tunnel junction and structures formed by the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832220A (zh) * 2011-06-13 2012-12-19 三星电子株式会社 具有双交叉点阵列的三维半导体存储器器件及其制造方法
US20140117477A1 (en) * 2012-10-31 2014-05-01 Jongchul PARK Magnetic memory devices and methods of fabricating the same
US20150236250A1 (en) * 2014-02-18 2015-08-20 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
US20170062031A1 (en) * 2015-08-25 2017-03-02 Yoon-Sung HAN Magnetic devices and methods of manufacturing the same
US20170069827A1 (en) * 2015-09-09 2017-03-09 Samsung Electronics Co., Ltd. Semiconductor apparatus including magnetoresistive device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832220A (zh) * 2011-06-13 2012-12-19 三星电子株式会社 具有双交叉点阵列的三维半导体存储器器件及其制造方法
US20140117477A1 (en) * 2012-10-31 2014-05-01 Jongchul PARK Magnetic memory devices and methods of fabricating the same
US20150236250A1 (en) * 2014-02-18 2015-08-20 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
US20170062031A1 (en) * 2015-08-25 2017-03-02 Yoon-Sung HAN Magnetic devices and methods of manufacturing the same
US20170069827A1 (en) * 2015-09-09 2017-03-09 Samsung Electronics Co., Ltd. Semiconductor apparatus including magnetoresistive device

Also Published As

Publication number Publication date
KR20190052492A (ko) 2019-05-16
US20190140163A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
CN107452871B (zh) 磁存储器件及其制造方法
KR102456674B1 (ko) 자기 메모리 장치 및 이의 제조 방법
US8981505B2 (en) Mg discontinuous insertion layer for improving MTJ shunt
US20140203383A1 (en) Perpendicular magnetoresistive memory element
US20170092848A1 (en) Magnetic memory device and method for manufacturing the same
US20170062709A1 (en) Method for forming patterns and method for manufacturing magnetic memory device using the same
CN108023015B (zh) 磁存储器件
CN103022342A (zh) 用于具有氧吸收保护层的mram器件的结构和方法
US10431733B2 (en) Perpendicular magnetic tunnel junction devices with high thermal stability
KR20140111508A (ko) 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법
JP2012182217A (ja) 半導体記憶装置
KR20170037706A (ko) 자기 메모리 장치 및 그 제조 방법
CN107845725A (zh) 磁阻元件和磁存储器
CN109755269A (zh) 可变电阻存储器件
US20130207209A1 (en) Top-pinned magnetic tunnel junction device with perpendicular magnetization
US10396275B2 (en) Magnetic memory device
CN109935682A (zh) 磁性存储器装置和用于制造其的方法
CN109755380A (zh) 磁存储器件
US10003011B2 (en) Magnetic memory devices and methods for manufacturing the same
US10580965B2 (en) Magnetic memory device
US20200220071A1 (en) Perpendicular magnetoresistive elements
WO2019005082A1 (en) JUNCTION DEVICES WITH MAGNETIC TUNNEL EFFECT WITH SIDE WALL DEGREASER
JP2012156167A (ja) 磁気ランダムアクセスメモリ及びその製造方法
US11342495B2 (en) Magnetic memory devices for reducing electrical shorts between magnetic tunnel junction patterns
CN107968150A (zh) 制造磁存储器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190514

WD01 Invention patent application deemed withdrawn after publication