CN109753393A - 一种基于自测试的1553总线接口电路快速筛选系统及方法 - Google Patents
一种基于自测试的1553总线接口电路快速筛选系统及方法 Download PDFInfo
- Publication number
- CN109753393A CN109753393A CN201811564868.9A CN201811564868A CN109753393A CN 109753393 A CN109753393 A CN 109753393A CN 201811564868 A CN201811564868 A CN 201811564868A CN 109753393 A CN109753393 A CN 109753393A
- Authority
- CN
- China
- Prior art keywords
- test
- self
- circuit
- under
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 223
- 238000012216 screening Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000005611 electricity Effects 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 22
- 230000006870 function Effects 0.000 abstract description 11
- 239000002699 waste material Substances 0.000 abstract description 5
- 230000005284 excitation Effects 0.000 abstract 1
- 238000001914 filtration Methods 0.000 abstract 1
- 238000013461 design Methods 0.000 description 6
- 102100035115 Testin Human genes 0.000 description 5
- 101710070533 Testin Proteins 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种基于自测试的1553总线接口电路快速筛选系统及方法，用于对Mini‑ACE系列1553总线接口电路在完成MCM封装后做功能异常筛选，剔除协议失效和存储器失效电路。系统包括：一次供电、二次供电、主控处理器、I/O输入输出、逻辑解码、VGA控制器、结果提示和显示器。主控处理器按照对应的筛选模式通过待测电路的HOST接口顺序对其输入筛选激励：启动RAM测试‑停止RAM测试‑启动协议测试‑停止协议测试，根据筛选情况将结果通过提示模块和显示器输出给筛选人员。本发明用于具有自测试功能的1553系列接口电路的生产过程，可在早期剔除失效电路，避免了在生产过程中对失效电路进行常规的反熔丝结构熔烧、三温测试和有效性测试等工作，大大减少了工时浪费，提高了生产效率及产能。
Description
技术领域
本发明涉及一种基于自测试的1553总线接口电路快速筛选方法及测试系统，适用于具有自测试功能的1553总线接口电路的筛选。
背景技术
在MINI-ACE系列1553总线接口电路的生产过程中，从外协生产圆片、采购管壳、盖板、电容到划片、完成MCM封装，然后就直接进入了常规的反熔丝结构熔烧、三温测试和有效性测试等生产环节，由于后边的三个生产环节工作复杂、测试难度大、耗费工时长，所以一旦在MCM封装完成后，电路功能有异常，那么后续的巨大工作量将毫无意义，浪费人力财力。目前，市场上还没有类似的测试系统设计方案，所以发明了本筛选方法及测试系统，用于具有自测试功能的1553系列接口电路的生产过程，在完成MCM封装后，先使用该方法和测试系统对电路进行筛选，可在早期剔除失效电路，避免了在生产过程中对失效电路进行复杂的熔烧、测试等工作，大大减少了工时浪费，提高了生产效率及产能。
发明内容
本发明的技术解决问题是：针对具有自测试功能的1553系列接口电路，提供了一种基于自测试的1553总线接口电路快速筛选系统及方法，实现了对该系列电路的快速筛选，完善了生产流程。
本发明的技术解决方案是：
一种基于自测试的1553总线接口电路快速筛选系统，包括：一次供电模块、二次供电模块、主控处理器、I/O输入模块、I/O输出模块、逻辑解码模块、VGA控制器以及结果显示模块；
一次供电模块接收外部输入的DC+5V，为其他模块供电；
二次供电模块的输入为一次供电模块的输出，经隔离输出至被测电路，为被测电路供电，二次供电模块的输出可控，实现对被测电路的上/下电控制；
I/O输入模块是主控处理器的用户接口，将用户的动作转化为机器输入，送给主控处理器；
I/O输出模块驱动结果显示模块对主控处理器输出的结果进行显示；
VGA控制器作为主控处理器和显示器之间的接口电路，完成TFT显示到VGA显示的转换，将主控处理器输出的结果在显示器上进行显示；
逻辑解码接收主控处理器发送的上/下电指令，将指令解析后，提供给二次供电模块，进而实现对被测电路的上/下电控制；
逻辑解码接收主控处理器发送的寄存器访问指令，将指令解析后，提供给被测电路，进而实现对被测电路内部寄存器的访问；
逻辑解码接收主控处理器发送的结果显示指令，将指令解析后，提供给VGA控制器，进而将测试结果显示在通用显示器上；
被测电路为MINI-ACE系列1553总线接口电路。
结果显示模块对主控处理器输出的结果进行显示采用类LED方式，显示器采用标准VGA接口。
所述被测电路中包括启动/复位寄存器，地址0x03，另一个是BIT测试状态寄存器，地址0x1C。
所述启动/复位寄存器的位定义为：
| BIT | DESCRIPTION |
| 15(MSB) | RESERVED |
| 14 | RESERVED |
| 13 | RESERVED |
| 12 | RESERVED |
| 11 | CLEAR RT HALT |
| 10 | CLEAR SELF-TEST REGISTER |
| 9 | INITIATE RAM SELF-TEST |
| 8 | RESERVED |
| 7 | INITIATE PROTOCOL SELF-TEST |
| 6 | BC/MT Stop-ON-MESSAGE |
| 5 | BC Stop-ON-FRAME |
| 4 | TIME TAG TEST CLOCK |
| 3 | TIME TAG RESET |
| 2 | INTERRUPT RESET |
| 1 | BC/MT START |
| O(LSB) | RESET |
，
其中，
CLEAR SELF-TEST REGISTER：对该位写“1”将会清除BIT测试状态寄存器的值，清为默认值“0x0000”；
INITIATE RAM SELF-TEST：对该位写“1”将会启动被测电路内部4K X 16RAM的自测试；
INITIATE PROTOCOL SELF-TEST：对该位写“1”将会启动被测电路内部协议的自测试。
所述BIT测试状态寄存器的位定义为：
| BIT | DESCRIPTION |
| 15(MSB) | PROTOCOL BUILT-IN TEST COMPLETE |
| 14 | PROTOCOL BUILT-IN TESTIN PROGRESS |
| 13 | PROTOCOL BUILT-IN TEST PASSED |
| 12 | PROTOCOL BUILT IN TEST ABORT |
| 11 | PROTOCOL BUILT-IN TESTIN PROGRESS OR COMPLETE |
| 10 | LOGIC“0” |
| 9 | LOGIC“0” |
| 8 | LOGIC“0” |
| 7 | RAM BUILT-IN TEST COMPLETE |
| 6 | RAM BUILT-IN TESTIN PROGRESS |
| 5 | RAM BUILT-IN TEST PASSED |
| 4 | LOGIC“0” |
| 3 | LOGIC“0” |
| 2 | LOGIC“0” |
| 1 | LOGIC“0” |
| 0(LSB) | LOGIC“0” |
，
其中，
PROTOCOL BUILT-IN TEST COMPLETE：在上电复位完成后，该位被置为默认值逻辑“0”，在被测电路完成协议自测试后，该位将变为逻辑“1”；
PROTOCOL BUILT-IN TEST IN PROGRESS：如果该位为逻辑“1”，表示被测电路正在进行协议自测试，在协议自测试完成后，该位将被清为逻辑“0”；
PROTOCOL BUILT-IN TEST PASSED：如果该位为逻辑“1”，表示被测电路协议自测试通过；
PROTOCOL BUILT IN TEST ABORT：如果该位为逻辑“1”，表示被测电路协议自测试被终止；
RAM BUILT-IN TEST COMPLETE：在上电复位完成后，该位被置为默认值逻辑“0”，在被测电路完成RAM自测试后，该位将变为逻辑“1”；
RAM BUILT-IN TEST IN PROGRESS：如果该位为逻辑“1”，表示被测电路正在进行RAM自测试，在RAM自测试完成后，该位将被清为逻辑“0”；
RAM BUILT-IN TEST PASSED：如果该位为逻辑“1”，表示被测电路RAM自测试通过。
一种基于所述1553总线接口电路快速筛选系统实现的筛选方法，步骤如下：
(1)写数据“0x0200”到寄存器地址“0x03”，即启动/复位寄存器，启动RAM自测试；
(2)读BIT测试状态寄存器地址“0x1C”，如果读出值为“0x00A0”，表示RAM自测试通过，否则不通过；
(3)写数据“0x0400”到寄存器地址“0x03”，清除寄存器地址“0x1C”的数据；
(4)写数据“0x0080”到寄存器地址“0x03”，启动协议自测试；
(5)读寄存器地址“0x1C”，如果读出值为“0xA800”，表示协议自测试通过，否则不通过；
(6)然后根据步骤(2)和步骤(5)中分析的自测试情况，将筛选结论输出显示
本发明与现有技术相比带来的有益效果为：
(1)现有的MINI-ACE系列1553总线接口电路生产流程中并未设置快速筛选环节，本发明测试系统的发明完善了MINI-ACE系列1553总线接口电路的生产流程，可在早期剔除失效电路，避免了在生产过程中对失效电路进行常规的反熔丝结构熔烧、三温测试和有效性测试等工作，大大减少了工时浪费，提高了生产效率及产能。
(2)筛选系统的设计原理及筛选方法是以1553总线接口电路的自测试功能为基础的，而自测试功能是被测电路的固有特性，是电路设计时设计在功能内部的，所有的测试向量和测试结果的生成都由电路自主完成，所以测试结果100％准确、可靠，并且测试耗时非常短，在标准时钟输入的情况下，根据电路系列的不同，耗时在4.6ms～44ms之间，系统设计简单、可靠，携带方便。
附图说明
图1为本发明系统组成原理图；
图2为本发明方法流程图。
具体实施方式
下面就结合附图对本发明做进一步介绍。
如图1所示，本发明将MINI-ACE系列1553总线接口电路作为被测电路，提出一种基于自测试的1553总线接口电路快速筛选系统，包括：一次供电模块、二次供电模块、主控处理器、I/O输入模块、I/O输出模块、逻辑解码模块、VGA控制器以及结果显示模块；
一次供电模块接收外部输入的DC+5V，为其他模块供电；
二次供电模块的输入为一次供电模块的输出，经隔离输出至被测电路，为被测电路供电，二次供电模块的输出可控，实现对被测电路的上/下电控制；
I/O输入模块是主控处理器的用户接口，将用户的动作转化为机器输入，送给主控处理器；
I/O输出模块驱动结果显示模块对主控处理器输出的结果进行显示；
VGA控制器作为主控处理器和显示器之间的接口电路，完成TFT显示到VGA显示的转换，将主控处理器输出的结果在显示器上进行显示；
逻辑解码接收主控处理器发送的上/下电指令，将指令解析后，提供给二次供电模块，进而实现对被测电路的上/下电控制；
逻辑解码接收主控处理器发送的寄存器访问指令，将指令解析后，提供给被测电路，进而实现对被测电路内部寄存器的访问；
逻辑解码接收主控处理器发送的结果显示指令，将指令解析后，提供给VGA控制器，进而将测试结果显示在通用显示器上；
结果显示模块对主控处理器输出的结果进行显示采用类LED方式，显示器采用标准VGA接口。
MINI-ACE系列1553总线接口电路是我国自主研发的国产1553接口电路，其功能性能兼容进口DDC公司的对应系列，电路采用DC+3.3V供电，QFP80封装，外形尺寸约28mm X28mm，内部集成了两块收发器芯片、一块协议芯片和一块4K RAM芯片，且具有自测试功能。
MINI-ACE系列1553总线接口电路(被测电路)内部有两个寄存器与本测试系统相关，一个是启动/复位寄存器(地址0x03)，另一个是BIT测试状态寄存器(地址0x1C)，位定义如下：
所述启动/复位寄存器的位定义为：
| BIT | DESCRIPTION |
| 15(MSB) | RESERVED |
| 14 | RESERVED |
| 13 | RESERVED |
| 12 | RESERVED |
| 11 | CLEAR RT HALT |
| 10 | CLEAR SELF-TEST REGISTER |
| 9 | INITIATE RAM SELF-TEST |
| 8 | RESERVED |
| 7 | INITIATE PROTOCOL SELF-TEST |
| 6 | BC/MT Stop-ON-MESSAGE |
| 5 | BC Stop-ON-FRAME |
| 4 | TIME TAG TEST CLOCK |
| 3 | TIME TAG RESET |
| 2 | INTERRUPT RESET |
| 1 | BC/MT START |
| 0(LSB) | RESET |
，
其中，
CLEAR SELF-TEST REGISTER：对该位写“1”将会清除BIT测试状态寄存器的值，清为默认值“0x0000”；
INITIATE RAM SELF-TEST：对该位写“1”将会启动被测电路内部4K X 16RAM的自测试；
INITIATE PROTOCOL SELF-TEST：对该位写“1”将会启动被测电路内部协议的自测试。
BIT测试状态寄存器的位定义为：
| BIT | DESCRIPTION |
| 15(MSB) | PROTOCOL BUILT-IN TEST COMPLETE |
| 14 | PROTOCOL BUILT-IN TEST IN PROGRESS |
| 13 | PROTOCOL BUILT-IN TEST PASSED |
| 12 | PROTOCOL BUILTIN TEST ABORT |
| 11 | PROTOCOL BUILT-IN TESTIN PROGRESS OR COMPLETE |
| 10 | LOGIC“0” |
| 9 | LOGIC“0” |
| 8 | LOGIC“0” |
| 7 | RAM BUILT-IN TEST COMPLETE |
| 6 | RAM BUILT-IN TESTIN PROGRESS |
| 5 | RAM BUILT-IN TEST PASSED |
| 4 | LOGIC“0” |
| 3 | LOGIC“0” |
| 2 | LOGIC“0” |
| 1 | LOGIC“0” |
| 0(LSB) | LOGIC“0” |
，
其中，
PROTOCOL BUILT-IN TEST COMPLETE：在上电复位完成后，该位被置为默认值逻辑“0”，在被测电路完成协议自测试后，该位将变为逻辑“1”；
PROTOCOL BUILT-IN TESTIN PROGRESS：如果该位为逻辑“1”，表示被测电路正在进行协议自测试，在协议自测试完成后，该位将被清为逻辑“0”；
PROTOCOL BUILT-IN TEST PASSED：如果该位为逻辑“1”，表示被测电路协议自测试通过；
PROTOCOL BUILT IN TEST ABORT：如果该位为逻辑“1”，表示被测电路协议自测试被终止；
RAM BUILT-IN TEST COMPLETE：在上电复位完成后，该位被置为默认值逻辑“0”，在被测电路完成RAM自测试后，该位将变为逻辑“1”；
RAM BUILT-IN TEST IN PROGRESS：如果该位为逻辑“1”，表示被测电路正在进行RAM自测试，在RAM自测试完成后，该位将被清为逻辑“0”；
RAM BUILT-IN TEST PASSED：如果该位为逻辑“1”，表示被测电路RAM自测试通过。
更进一步的，基于所述1553总线接口电路快速筛选系统，本发明还提出了一种筛选方法，如图2所示，步骤如下：
(1)写数据“0x0200”到寄存器地址“0x03”，即启动/复位寄存器，启动RAM自测试；
(2)读BIT测试状态寄存器地址“0x1C”，如果读出值为“0x00A0”，表示RAM自测试通过，否则不通过；
(3)写数据“0x0400”到寄存器地址“0x03”，清除寄存器地址“0x1C”的数据；
(4)写数据“0x0080”到寄存器地址“0x03”，启动协议自测试；
(5)读寄存器地址“0x1C”，如果读出值为“0xA800”，表示协议自测试通过，否则不通过；
(6)然后根据步骤(2)和步骤(5)中分析的自测试情况，将筛选结论输出显示。
具体的，本发明给出实施例如下：
硬件设计方案：
主控处理器模块：由于被测1553系列接口电路支持HOST端8位、16位和32位等接口，所以主控处理器的选择较多，考虑到成本和对显示模块的可扩展性等因素，本实施例采用三星公司的S3C2410，ARM9内核，自带LCD控制器，可以很方便控制驱动扫描式接口的LCD显示；
被测电路模块：考虑到本测试系统发明的目的，被测模块不采用直接装焊的方式，须使用对应电路的测试插座，上/下电路方便，且不对电路造成损伤；
逻辑解码：接收主控处理器的指令，将指令解析后，转发给各外设模块，也就是二次供电、被测MINI-ACE系列1553总线接口电路和VGA控制器，控制被测电路上下电、启动测试和判断测试结果及输出测试结论；
I/O输入：将用户的动作转化为机器输入，送给主控处理器，为一个标准电平I/O量；
I/O输出：驱动结果显示模块，也就是三基色LED，所以本实施例中使用了3个输出的I/O量；
VGA接口：利用高性能视频D/A转换芯片ADV7120将S3C2410自带的LCD扫描式接口转换为VGA接口，然后使用带有VGA接口的显示器显示。
LED模块：模块设计有三个三基色LED灯，分别指示被测电路测试结果(RSL)、存储器测试结果(MEM)和协议测试结果(PTL)，绿色表示通过测试，红色表示未通过测试。
电源模块：测试测试系统硬件采用DC+5V电源供电，VGA显示器采用AC220V供电。
软件设计方案：
根据选择的主控处理器，软件开发环境使用Kei l，编程语言为C语言，软件的主要工作是：系统初始化、被测电路上/下电、启动RAM/协议自测试、读取测试结果、清除测试结果和显示测试结果等。
本发明用于具有自测试功能的1553系列接口电路的生产过程，可在早期剔除失效电路，避免了在生产过程中对失效电路进行常规的反熔丝结构熔烧、三温测试和有效性测试等工作，大大减少了工时浪费，提高了生产效率及产能。
本发明未详细说明部分属本领域技术人员公知常识。
Claims (7)
1.一种基于自测试的1553总线接口电路快速筛选系统，其特征在于包括：一次供电模块、二次供电模块、主控处理器、I/O输入模块、I/O输出模块、逻辑解码模块、VGA控制器以及结果显示模块；
一次供电模块接收外部输入的DC+5V，为其他模块供电；
二次供电模块的输入为一次供电模块的输出，经隔离输出至被测电路，为被测电路供电，二次供电模块的输出可控，实现对被测电路的上/下电控制；
I/O输入模块是主控处理器的用户接口，将用户的动作转化为机器输入，送给主控处理器；
I/O输出模块驱动结果显示模块对主控处理器输出的结果进行显示；
VGA控制器作为主控处理器和显示器之间的接口电路，完成TFT显示到VGA显示的转换，将主控处理器输出的结果在显示器上进行显示；
逻辑解码接收主控处理器发送的上/下电指令，将指令解析后，提供给二次供电模块，进而实现对被测电路的上/下电控制；
逻辑解码接收主控处理器发送的寄存器访问指令，将指令解析后，提供给被测电路，进而实现对被测电路内部寄存器的访问；
逻辑解码接收主控处理器发送的结果显示指令，将指令解析后，提供给VGA控制器，进而将测试结果显示在通用显示器上。
2.根据权利要求1所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：被测电路为MINI-ACE系列1553总线接口电路。
3.根据权利要求1所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：结果显示模块对主控处理器输出的结果进行显示采用类LED方式，显示器采用标准VGA接口。
4.根据权利要求1所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：所述被测电路中包括启动/复位寄存器，地址0x03，另一个是BIT测试状态寄存器，地址0x1C。
5.根据权利要求4所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：所述启动/复位寄存器的位定义为：
，
其中，
CLEAR SELF-TEST REGISTER：对该位写“1”将会清除BIT测试状态寄存器的值，清为默认值“0x0000”；
INITIATE RAM SELF-TEST：对该位写“1”将会启动被测电路内部4K X16RAM的自测试；
INITIATE PROTOCOL SELF-TEST：对该位写“1”将会启动被测电路内部协议的自测试。
6.根据权利要求4所述的一种基于自测试的1553总线接口电路快速筛选系统，其特征在于：所述BIT测试状态寄存器的位定义为：
，
其中，
PROTOCOL BUILT-IN TEST COMPLETE：在上电复位完成后，该位被置为默认值逻辑“0”，在被测电路完成协议自测试后，该位将变为逻辑“1”；
PROTOCOL BUILT-IN TEST IN PROGRESS：如果该位为逻辑“1”，表示被测电路正在进行协议自测试，在协议自测试完成后，该位将被清为逻辑“0”；
PROTOCOL BUILT-IN TEST PASSED：如果该位为逻辑“1”，表示被测电路协议自测试通过；
PROTOCOL BUILT IN TEST ABORT：如果该位为逻辑“1”，表示被测电路协议自测试被终止；
RAM BUILT-IN TEST COMPLETE：在上电复位完成后，该位被置为默认值逻辑“0”，在被测电路完成RAM自测试后，该位将变为逻辑“1”；
RAM BUILT-IN TEST IN PROGRESS：如果该位为逻辑“1”，表示被测电路正在进行RAM自测试，在RAM自测试完成后，该位将被清为逻辑“0”；
RAM BUILT-IN TEST PASSED：如果该位为逻辑“1”，表示被测电路RAM自测试通过。
7.一种基于权利要求1-6中任一项所述1553总线接口电路快速筛选系统实现的筛选方法，其特征在于步骤如下：
(1)写数据“0x0200”到寄存器地址“0x03”，即启动/复位寄存器，启动RAM自测试；
(2)读BIT测试状态寄存器地址“0x1C”，如果读出值为“0x00A0”，表示RAM自测试通过，否则不通过；
(3)写数据“0x0400”到寄存器地址“0x03”，清除寄存器地址“0x1C”的数据；
(4)写数据“0x0080”到寄存器地址“0x03”，启动协议自测试；
(5)读寄存器地址“0x1C”，如果读出值为“0xA800”，表示协议自测试通过，否则不通过；
(6)然后根据步骤(2)和步骤(5)中分析的自测试情况，将筛选结论输出显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811564868.9A CN109753393A (zh) | 2018-12-20 | 2018-12-20 | 一种基于自测试的1553总线接口电路快速筛选系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811564868.9A CN109753393A (zh) | 2018-12-20 | 2018-12-20 | 一种基于自测试的1553总线接口电路快速筛选系统及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109753393A true CN109753393A (zh) | 2019-05-14 |
Family
ID=66403972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811564868.9A Pending CN109753393A (zh) | 2018-12-20 | 2018-12-20 | 一种基于自测试的1553总线接口电路快速筛选系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109753393A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113419160A (zh) * | 2021-06-18 | 2021-09-21 | 珠海美佳音科技有限公司 | 芯片检测接口电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201751897U (zh) * | 2010-07-01 | 2011-02-23 | 珠海欧比特控制工程股份有限公司 | 1553b总线测试设备 |
| CN105572565A (zh) * | 2015-12-23 | 2016-05-11 | 中国电子科技集团公司第五十八研究所 | 适用于1553总线协议的内建自测试电路 |
| US20180246796A1 (en) * | 2017-02-24 | 2018-08-30 | Intel Corporation | Mechanism to provide back-to-back testing of memory controller operation |
-
2018
- 2018-12-20 CN CN201811564868.9A patent/CN109753393A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201751897U (zh) * | 2010-07-01 | 2011-02-23 | 珠海欧比特控制工程股份有限公司 | 1553b总线测试设备 |
| CN105572565A (zh) * | 2015-12-23 | 2016-05-11 | 中国电子科技集团公司第五十八研究所 | 适用于1553总线协议的内建自测试电路 |
| US20180246796A1 (en) * | 2017-02-24 | 2018-08-30 | Intel Corporation | Mechanism to provide back-to-back testing of memory controller operation |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113419160A (zh) * | 2021-06-18 | 2021-09-21 | 珠海美佳音科技有限公司 | 芯片检测接口电路 |
| CN113419160B (zh) * | 2021-06-18 | 2023-09-29 | 珠海美佳音科技有限公司 | 芯片检测接口电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104361909B (zh) | 一种片上ram内建自测试方法及电路 | |
| CN103226506B (zh) | 内嵌于芯片的usb转jtag调试装置及其调试方法 | |
| CN209746085U (zh) | 一种soc芯片测试与验证系统 | |
| CN106575249A (zh) | 针对片上系统(soc)和系统的低功率调试架构 | |
| CN109633419A (zh) | 一种基于ate的芯片测试方法 | |
| CN102750243B (zh) | 复用sd接口的易调试嵌入式系统 | |
| US20090100305A1 (en) | Reprogrammable built-in-self-test integrated circuit and test method for the same | |
| CN109801665A (zh) | Sram自测试系统、架构及方法、存储介质 | |
| WO2018053910A1 (zh) | 一种提高冰箱控制器通用性的方法及系统、冰箱 | |
| CN109753393A (zh) | 一种基于自测试的1553总线接口电路快速筛选系统及方法 | |
| CN112131109A (zh) | 基于Python的芯片自动化验证测试系统及方法 | |
| CN110197699A (zh) | 一种多芯片共用晶圆测试电路 | |
| CN204480644U (zh) | 显示模组edid数据读写测试装置 | |
| CN202995708U (zh) | 带有仿真数据显示和仿真数据存储功能的仿真器 | |
| CN206369789U (zh) | 一种多功能数字芯片测试仪 | |
| CN103064011B (zh) | 一种rfid读写器芯片中测系统及方法 | |
| CN111060807B (zh) | 基于SoC的高速集成电路测试平台及其测试方法 | |
| CN111176927A (zh) | 功能板卡的检测系统和检测方法 | |
| CN204666787U (zh) | 74/54系列中规模组合逻辑门电路芯片测试装置 | |
| CN105791770A (zh) | 基于arm9的嵌入式视频采集系统 | |
| CN208887677U (zh) | 一种基于蓝牙通信的现场检测数据采集装置 | |
| CN106324484A (zh) | 芯片的无线调试电路和方法 | |
| CN112492246A (zh) | 新型dp和hdmi信号源设备 | |
| CN103035035B (zh) | 自动售检票系统主控单元 | |
| CN101286181A (zh) | 基于dw8051核的现场可编程门阵列片上可编程系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190514 |
|
| RJ01 | Rejection of invention patent application after publication |